JPS62297885A - アクテイブマトリクス基板 - Google Patents
アクテイブマトリクス基板Info
- Publication number
- JPS62297885A JPS62297885A JP61142205A JP14220586A JPS62297885A JP S62297885 A JPS62297885 A JP S62297885A JP 61142205 A JP61142205 A JP 61142205A JP 14220586 A JP14220586 A JP 14220586A JP S62297885 A JPS62297885 A JP S62297885A
- Authority
- JP
- Japan
- Prior art keywords
- write
- write element
- integrated
- impurity
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims description 22
- 239000011159 matrix material Substances 0.000 title claims description 8
- 239000012535 impurity Substances 0.000 claims description 40
- 230000000694 effects Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- XUKUURHRXDUEBC-SXOMAYOGSA-N (3s,5r)-7-[2-(4-fluorophenyl)-3-phenyl-4-(phenylcarbamoyl)-5-propan-2-ylpyrrol-1-yl]-3,5-dihydroxyheptanoic acid Chemical compound C=1C=CC=CC=1C1=C(C=2C=CC(F)=CC=2)N(CC[C@@H](O)C[C@H](O)CC(O)=O)C(C(C)C)=C1C(=O)NC1=CC=CC=C1 XUKUURHRXDUEBC-SXOMAYOGSA-N 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔産業上の利用分野〕
本発明は半導体基板上に多数の駆動電極と各駆動電極に
信号を書き込み、または消去する為の走査回路及び制御
回路を集積化したアクティブマトリクス基板に関する。
信号を書き込み、または消去する為の走査回路及び制御
回路を集積化したアクティブマトリクス基板に関する。
本発明はアクティブマトリクス基板において、書込み素
子の集積化される領域と他の各素子群の集積化される領
域を少な（とも２つ以上の領域に分離し、また書込み素
子を２素子を１組として構成し且つそれぞれの書込み素
子を互いに異なる書込み接地線に接続することによりア
クティブマトリクス基゛板の書込み特性を改善し、表示
品質低下の原因となる信号電流のばらつきを低減するも
のである。
子の集積化される領域と他の各素子群の集積化される領
域を少な（とも２つ以上の領域に分離し、また書込み素
子を２素子を１組として構成し且つそれぞれの書込み素
子を互いに異なる書込み接地線に接続することによりア
クティブマトリクス基゛板の書込み特性を改善し、表示
品質低下の原因となる信号電流のばらつきを低減するも
のである。
従来例を第２図に示す、従来は同一基板上に、複数の垂
直スイッチ２、複数の駆動電極１、複数の水平スイッチ
５、水平走査回路２０、垂直走査回路２１、制御素子６
．７が集積化され、信号は制御回路（書込み素子、消去
素子）により制御され、水平スイッチ５、垂直スイッチ
２により選択され駆動電極１に伝達される。
直スイッチ２、複数の駆動電極１、複数の水平スイッチ
５、水平走査回路２０、垂直走査回路２１、制御素子６
．７が集積化され、信号は制御回路（書込み素子、消去
素子）により制御され、水平スイッチ５、垂直スイッチ
２により選択され駆動電極１に伝達される。
（発明が解決しようとする問題点〕
第２図に従来例を示すが、書込み素子７をドレイン電流
の飽和領域で使用する場合、すなわち書込み素子７を定
電流源として動作させる時理想的にはドレインを流は書
込み素子７のドレイン電圧によらず一定でなければなら
ないが、実際にはチャンネル下の空乏層が拡がりドレイ
ン電流はドレイン電圧の増加にともない増加する。ドレ
イン電流の増加は信号電流のばらつきにつながり表示品
質低下の原因となる。書込み素子７のみに着目すれば、
チャンネル下の基板の不純物濃度を高める事によりこの
傾向は低減される。しかし他の素子群たとえば水平走査
回路の能力は基板の不純物濃度を高める事により低下す
る。また、書込み素子７をドレイン電流の定電流領域で
動作させる場合、すなわち定電流源として使用する時基
板上の各書き込み素子は全て同一電流値で書込み動作が
なされなければならない。
の飽和領域で使用する場合、すなわち書込み素子７を定
電流源として動作させる時理想的にはドレインを流は書
込み素子７のドレイン電圧によらず一定でなければなら
ないが、実際にはチャンネル下の空乏層が拡がりドレイ
ン電流はドレイン電圧の増加にともない増加する。ドレ
イン電流の増加は信号電流のばらつきにつながり表示品
質低下の原因となる。書込み素子７のみに着目すれば、
チャンネル下の基板の不純物濃度を高める事によりこの
傾向は低減される。しかし他の素子群たとえば水平走査
回路の能力は基板の不純物濃度を高める事により低下す
る。また、書込み素子７をドレイン電流の定電流領域で
動作させる場合、すなわち定電流源として使用する時基
板上の各書き込み素子は全て同一電流値で書込み動作が
なされなければならない。
原理的には各素子のサイズを同一にする事により同一電
流値で書込みが出来るはずであるが、実際には各書込み
素子の接続される書込み接地線が共通で、ある有限な抵
抗値をもつ為、書込み電流値は電流の取り出し側から遠
くなるに従い小さい値となる。この現象は次の様に説明
される。
流値で書込みが出来るはずであるが、実際には各書込み
素子の接続される書込み接地線が共通で、ある有限な抵
抗値をもつ為、書込み電流値は電流の取り出し側から遠
くなるに従い小さい値となる。この現象は次の様に説明
される。
ある書込み素子により書込み電流を取り出した時書込み
接地線の砥抗により書込み接地線に電圧降下を生じ、書
込み素子のソース電位が上昇し、書込み素子のゲートル
ソース間電圧が減少する。
接地線の砥抗により書込み接地線に電圧降下を生じ、書
込み素子のソース電位が上昇し、書込み素子のゲートル
ソース間電圧が減少する。
これにより書込み素子のドレイン電流が減少し、また、
書込み電流の取り出し側から遠ければ遠い程電圧降下が
増加し電流値は減少する０本発明の目的は上記信号′Ｈ
，流のばらつきを低減し、表示品質の向上を計り動作特
性の良好なアクティブマトリクス基板を提供することに
ある。
書込み電流の取り出し側から遠ければ遠い程電圧降下が
増加し電流値は減少する０本発明の目的は上記信号′Ｈ
，流のばらつきを低減し、表示品質の向上を計り動作特
性の良好なアクティブマトリクス基板を提供することに
ある。
本発明のアクティブマトリクス基板は、ａ）上記制御素
子の内、書込み素子の集積化される領域と上記各素子群
を少なくとも２つ以上の領域に集積化し、上記書込み素
子と各素子群の素子特性を変える手段として、基板と異
なる不純物層を設け、該不純物ＮＳｉ域の中に各素子群
を集積化し各素子群の素子特性をそれぞれに変えられる
よう構成する、 ｂ）異なる不純物層領域に集積化される素子の特性を変
える手段として、基板主表面に設ける上記異なる不純物
層領域の不純物濃度を基板の不純物濃度より高め、かつ
それぞれの領域ごとに不純物濃度を異ならしめ、必要な
素子特性に従い各素子群を異なる不純物濃度の領域に集
積化する、Ｃ）上記書込み素子の集積化される不純物Ｎ
ｔＩＩ域の不純物濃度を他の素子群の集積化される不純
物層領域の不純物濃度よりも高（ならしめた、ｄ）書込
み素子は第１書込み素子と第２書込み素子の２素子から
なり、 ｅ）第１書込み素子は第２書込み素子のドレインは水平
スイッチのソースに接続され、第１書込み素子のソース
は第１書込み接地線に接続され、第２書込み素子のソー
スは第２書込み接地点に接続され、第１書込み素子と第
２書込み素子のゲートは書込みゲート制御線に接続され
る、 ｆ）該書込み素子のチャンネル長を上記各素子群のチャ
ンネル長と異ならしめ、 ｇ）３ｇ書込み素子のチャンネル長を１０μｍ以上とし
、 ｈ）書込み素子の集積化される基板の不純物濃度を１×
１０１Ｓ以上とするような構成としたことを特徴とする
。
子の内、書込み素子の集積化される領域と上記各素子群
を少なくとも２つ以上の領域に集積化し、上記書込み素
子と各素子群の素子特性を変える手段として、基板と異
なる不純物層を設け、該不純物ＮＳｉ域の中に各素子群
を集積化し各素子群の素子特性をそれぞれに変えられる
よう構成する、 ｂ）異なる不純物層領域に集積化される素子の特性を変
える手段として、基板主表面に設ける上記異なる不純物
層領域の不純物濃度を基板の不純物濃度より高め、かつ
それぞれの領域ごとに不純物濃度を異ならしめ、必要な
素子特性に従い各素子群を異なる不純物濃度の領域に集
積化する、Ｃ）上記書込み素子の集積化される不純物Ｎ
ｔＩＩ域の不純物濃度を他の素子群の集積化される不純
物層領域の不純物濃度よりも高（ならしめた、ｄ）書込
み素子は第１書込み素子と第２書込み素子の２素子から
なり、 ｅ）第１書込み素子は第２書込み素子のドレインは水平
スイッチのソースに接続され、第１書込み素子のソース
は第１書込み接地線に接続され、第２書込み素子のソー
スは第２書込み接地点に接続され、第１書込み素子と第
２書込み素子のゲートは書込みゲート制御線に接続され
る、 ｆ）該書込み素子のチャンネル長を上記各素子群のチャ
ンネル長と異ならしめ、 ｇ）３ｇ書込み素子のチャンネル長を１０μｍ以上とし
、 ｈ）書込み素子の集積化される基板の不純物濃度を１×
１０１Ｓ以上とするような構成としたことを特徴とする
。
本発明の作用を述べれば、第３図に示すように不純物濃
度Ａの不純物層上の素子の■。−■、特性と不純物濃度
Ｂの不純物層上の素子のＶＤ−１゜特性を比較すれば、
ドレイン電流Ｉ１１のばらつきΔ１．は以下の様になり
不純物濃度Ａの不純物層上の素子はドレイン電流Ｉ０の
ドレイン電圧■。に対する依存性が少なくなり、信号電
流のばらつきの原因となる書込み素子のドレイン電流の
ばらつきが低減される。
度Ａの不純物層上の素子の■。−■、特性と不純物濃度
Ｂの不純物層上の素子のＶＤ−１゜特性を比較すれば、
ドレイン電流Ｉ１１のばらつきΔ１．は以下の様になり
不純物濃度Ａの不純物層上の素子はドレイン電流Ｉ０の
ドレイン電圧■。に対する依存性が少なくなり、信号電
流のばらつきの原因となる書込み素子のドレイン電流の
ばらつきが低減される。
１＋ａ＋ ＋ １ｏｓｔ不純物濃
度Ａ〉不純物Ｂのとき Δ Ｉ １１轟 〈 Δ ＩＩＩｍまた、第１図に
示す様に、垂直信号線４が１本に対し書込み素子を７と
７１の様に２素子を１組として構成し、書込み素子７と
書込み素子７１のソースをそれぞれ異なる書込み接地点
８．８１に接続し、書込み動作を書込み素子７と７１を
通して行なう、このとき書込み素子７に流れる書込み電
流は書込み接地線８により取り出され、書込み素子７１
に流れる電流は書込み接地線８１により取り出され、書
込み接地線には書込み電流と書込み接地線の抵抗に比例
した電圧降下を生じる。この電圧降下は各書込み素子の
基板上の位置により異なるが、書込み接地線８と書込み
接地線８１に流れる書込み電流を互いに反対方向から取
り出し合成する事により、書込み接地線の位置による電
圧降下値の差は補償される事となる。すなわち各書込み
素子の書込み電流値の位置による依存性が補償され、信
号電流のばらつきが低減される。
度Ａ〉不純物Ｂのとき Δ Ｉ １１轟 〈 Δ ＩＩＩｍまた、第１図に
示す様に、垂直信号線４が１本に対し書込み素子を７と
７１の様に２素子を１組として構成し、書込み素子７と
書込み素子７１のソースをそれぞれ異なる書込み接地点
８．８１に接続し、書込み動作を書込み素子７と７１を
通して行なう、このとき書込み素子７に流れる書込み電
流は書込み接地線８により取り出され、書込み素子７１
に流れる電流は書込み接地線８１により取り出され、書
込み接地線には書込み電流と書込み接地線の抵抗に比例
した電圧降下を生じる。この電圧降下は各書込み素子の
基板上の位置により異なるが、書込み接地線８と書込み
接地線８１に流れる書込み電流を互いに反対方向から取
り出し合成する事により、書込み接地線の位置による電
圧降下値の差は補償される事となる。すなわち各書込み
素子の書込み電流値の位置による依存性が補償され、信
号電流のばらつきが低減される。
第１図に本発明の一実施例を示す。
駆動電極１、垂直スイッチ２、水平スイッチ５、消去素
子６、書込み素子７、書込み素子７１はアレイ状に複数
個配置され、書込み信号は駆動電極１から、垂直走査回
路２１により選択される垂直スイッチ２を通り垂直信号
線４に伝達される。
子６、書込み素子７、書込み素子７１はアレイ状に複数
個配置され、書込み信号は駆動電極１から、垂直走査回
路２１により選択される垂直スイッチ２を通り垂直信号
線４に伝達される。
さらに水平走査回路２０により選択される水平スイッチ
５を通った信号は、書込み素子７を通りそれぞれ書込み
接地線８と８１に伝達される。書込み接地線８と８１に
伝達した書込み信号を互いに反対方向から取り出し合成
すれば、各書込み素子の位置による電流値の依存性が少
ない一定の書込み信号が得られ、書込み素子の集積化さ
れる領域７００の不純物濃度を他の素子群の集積化され
る領域１００の不純物濃度より高めることにより、書込
み素子７．７１のドレイン電圧の変動に対し安定な書込
み信号が得られる。
５を通った信号は、書込み素子７を通りそれぞれ書込み
接地線８と８１に伝達される。書込み接地線８と８１に
伝達した書込み信号を互いに反対方向から取り出し合成
すれば、各書込み素子の位置による電流値の依存性が少
ない一定の書込み信号が得られ、書込み素子の集積化さ
れる領域７００の不純物濃度を他の素子群の集積化され
る領域１００の不純物濃度より高めることにより、書込
み素子７．７１のドレイン電圧の変動に対し安定な書込
み信号が得られる。
本発明によれば、書込み素子の集積化される不純物層領
域の不純物濃度を他の素子群の集積化される不純物層の
不純物濃度よりも高め、かつ書込み素子のチャンネル長
を１０μｍ以上とするような構成としたことにより、従
来よりも信号電流のばらつきを大幅に低減でき、表示品
質の向上に大きな効果があり、また他の素子群の特性も
向上する。また書込み素子を２素子で１ｍとし、それぞ
れの四込み素子のソースを互いに異なる書込み接地線に
接続する様な構成とし、書込み電流を互いに反対方向か
ら取り出し合成する事により、各書込み素子の基板上の
位置による書込み電流値の依存性を補償する事ができ、
従来よりも信号電流のばらつきが大幅に低減される。
域の不純物濃度を他の素子群の集積化される不純物層の
不純物濃度よりも高め、かつ書込み素子のチャンネル長
を１０μｍ以上とするような構成としたことにより、従
来よりも信号電流のばらつきを大幅に低減でき、表示品
質の向上に大きな効果があり、また他の素子群の特性も
向上する。また書込み素子を２素子で１ｍとし、それぞ
れの四込み素子のソースを互いに異なる書込み接地線に
接続する様な構成とし、書込み電流を互いに反対方向か
ら取り出し合成する事により、各書込み素子の基板上の
位置による書込み電流値の依存性を補償する事ができ、
従来よりも信号電流のばらつきが大幅に低減される。
また本発明によれば、従来の様に書込み接地線の抵抗値
を減少させる為に書込み接地部の幅を大幅に拡げる必要
が少なくなり設計上の余裕度が太き（なりチップサイズ
の減少が計れ、コストダウンにも大きな効果がある。
を減少させる為に書込み接地部の幅を大幅に拡げる必要
が少なくなり設計上の余裕度が太き（なりチップサイズ
の減少が計れ、コストダウンにも大きな効果がある。
第１図は本発明の実施例を示す回路図。
第２図は従来例を示す回路図。
第３図はドレイン電圧、ドレイン電流特性図。
Claims (1)
- 【特許請求の範囲】 二次元状に配列した複数個の駆動電極と上記駆動電極の
選択を行なう複数個の垂直スイッチと上記垂直スイッチ
を接続する複数の垂直信号線と上記垂直信号線を任意に
選択するための水平スイッチと上記垂直信号線の信号を
制御するための複数の制御素子と上記垂直スイッチの開
閉を行なう垂直走査回路及び上記水平スイッチの開閉を
行なう水平走査回路を備えたアクティブマトリクス基板
において、 ａ）書込み素子の集積化される領域と上記各素子群を少
なくとも２つ以上の領域に集積化し、上記書込み素子と
各素子群の素子特性を変える手段として、基板と異なる
不純物層を設け、該不純物層領域の中に各素子群を集積
化し各素子群の素子特性をそれぞれに変えられるよう構
成されており、ｂ）異なる不純物層領域に集積化される
素子の特性を変える手段として、基板主表面に設ける上
記異なる不純物層領域の不純物濃度を基板の不純物濃度
より高め、かつそれぞれの領域ごとに不純物濃度を異な
らしめ、必要な素子特性に従い各素子群を異なる不純物
濃度の領域に集積化しており、ｃ）上記書込み素子の集
積化される不純物層領域の不純物濃度を他の素子群の集
積化される不純物層領域の不純物濃度よりも高くならし
めており、ｄ）書込み素子は第１書込み素子と第２書込
み素子の２素子からなり、 ｅ）第１書込み素子と第２書込み素子のドレインは水平
スイッチのソースに接続されており、第１書込み素子の
ソースは第１書込み接地線に接続されており、第２書込
み素子のソースは第２書込み接地線に接続されており、
第１書込み素子と第２書込み素子のゲートは書込みゲー
ト制御線に接続されており、 ｆ）該書込み素子のチャンネル長を上記各素子群のチャ
ンネル長と異ならしめ、 ｇ）該書込み素子のチャンネル長を１０μｍ以上とし、 ｈ）書込み素子の集積化される基板の不純物濃度を１×
１０＾１＾５以上とすることを特徴とするアクティブマ
トリクス基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61142205A JPS62297885A (ja) | 1986-06-18 | 1986-06-18 | アクテイブマトリクス基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61142205A JPS62297885A (ja) | 1986-06-18 | 1986-06-18 | アクテイブマトリクス基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62297885A true JPS62297885A (ja) | 1987-12-25 |
Family
ID=15309833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61142205A Pending JPS62297885A (ja) | 1986-06-18 | 1986-06-18 | アクテイブマトリクス基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62297885A (ja) |
-
1986
- 1986-06-18 JP JP61142205A patent/JPS62297885A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2845414B2 (ja) | 半導体読み出し専用メモリ | |
| JPH05167042A (ja) | 読出専用メモリ | |
| US7349251B2 (en) | Integrated memory circuit arrangement | |
| US20030031064A1 (en) | Semiconductor capacitance device, booster circuit and nonvolatile semiconductor storage device | |
| US7671399B2 (en) | Semiconductor storage device | |
| US7158398B2 (en) | Semiconductor memory device having row decoder in which high-voltage-applied portion is located adjacent to low-voltage-applied portion | |
| JP3474758B2 (ja) | 不揮発性半導体記憶装置 | |
| KR20030055132A (ko) | 반도체 기억장치 및 기록과 판독의 제어방법 | |
| JPS62297885A (ja) | アクテイブマトリクス基板 | |
| JPS62297890A (ja) | アクテイブマトリクス基板 | |
| JPS62297888A (ja) | アクテイブマトリクス基板 | |
| JPS62297889A (ja) | アクテイブマトリクス基板 | |
| JPS62297884A (ja) | アクテイブマトリクス基板 | |
| JPH0793017B2 (ja) | 不揮発性半導体メモリ | |
| JP2007005448A (ja) | 不揮発性半導体記憶装置 | |
| JP6426940B2 (ja) | 半導体装置及びフォーミング方法 | |
| JPS62297891A (ja) | アクテイブマトリクス基板 | |
| JPS62299357A (ja) | アクテイブマトリクス基板 | |
| JPS62297883A (ja) | アクテイブマトリクス基板 | |
| JP5112731B2 (ja) | Ｆｌｏｔｏｘ型ｅｅｐｒｏｍ | |
| US6611457B2 (en) | Read-only nonvolatile memory | |
| JPS62299065A (ja) | アクテイブマトリクス基板 | |
| KR100259673B1 (ko) | 반도체 메모리 | |
| JPS62297899A (ja) | アクテイブマトリクス基板 | |
| US5821588A (en) | Transistor and semiconductor device |