JPS6229162A - イメ−ジセンサ - Google Patents

イメ−ジセンサ

Info

Publication number
JPS6229162A
JPS6229162A JP60167272A JP16727285A JPS6229162A JP S6229162 A JPS6229162 A JP S6229162A JP 60167272 A JP60167272 A JP 60167272A JP 16727285 A JP16727285 A JP 16727285A JP S6229162 A JPS6229162 A JP S6229162A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
image sensor
section
drive circuit
circuit section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60167272A
Other languages
English (en)
Inventor
Zensaku Watanabe
渡辺　善作
Hitoshi Chiyoma
仁 千代間
Takushi Nakazono
中園　卓志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP60167272A priority Critical patent/JPS6229162A/ja
Publication of JPS6229162A publication Critical patent/JPS6229162A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明は、光電変換素子を用いて原稿などの画像面上
の画像を読取って電気信号に変換するイメージセンサに
関する。
［発明の技術的背景］ 近年ファクシミリなどにおいて画像読取り装置を小型化
するため、画像情報をほぼ１：１の大きさで読取る密着
型イメージセンサが使用されている。
この種のイメージセンサとしては、例えば第９図に示す
電荷Ｍ積型の密着イメージセンサが知られている。同図
に示すように、このイメージセンサは光電変換素子Ｐ１
〜ｐＨが複数個並列に配列されてなる光電変換部ＱＰ、
光電変換素子Ｐ１〜Ｐ１１からの出力信号を順次読み出
す駆動回路部１１および前記光電変換部ＱＰと駆動回路
部１とを接続する接続部Ｒとから構成されている。
光電変換素子Ｐ１は、素子容ａ　Ｃｏと光量に応じた電
荷量を流ずフォトダイオードＤからなる電荷蓄積型の光
電変換素子であり、通常−列に配列されている。これら
の光電変換索子Ｐｉの各一端は電源Ｅに接続され、各他
端は駆動回路部Ｉのスイッチング素子Ｓｉに配線パター
ンＬを介してそれぞれ接続されている。スイッチング素
子３ｉはシフトレジスタＳＲにより順次駆動され、光電
変換素子Ｐｉに蓄積されている電荷信号が読出される。
接続部Ｒにおいて、符号Ｃ１は対地容量、符号Ｃ２は配
線間容量を表わす。
このような密着型イメージセンサは、次のように動作す
る。すなわち、スイッチング素子８１〜Ｓｎが順次ＯＮ
状態となると、各スイッチング素子８１〜Ｓ、に対応す
る光電変換素子Ｐ１〜Ｐ。
が順次駆動されて１ラインの読取りが行なわれる。
スイッチング素子８１〜Ｓｌ＋が再びＯＮ状態となるま
での時間、光電変模索子Ｐｉの発生電荷は素子容ｆｆｔ
ｃｏに蓄積され、その蓄積電荷をスイッチング素子３ｉ
のうちの対応するスイッチング素子Ｓｉが再度ＯＮ状態
になったときに読み出すのである。そしてこの読出し電
荷が出力端子ＯＵＴから読取り出力として出力される。
しかしながら、このような従来のイメージセンサにおい
ては、前述したように光電変換部ＱＰと駆動回路部１と
が絶縁基板上に形成された配線パターンＬにより接続さ
れるが、集積回路の実装上これらの配線パターンの配線
長が一定とならず、各々の配線パターンＬの持つ配線各
市も不均一となるため出ノ〕信号にゆがみが生じ、これ
に伴う種々の弊害が生じるという問題があった。
づなわち、配線パターンしは対地容ＩＣ＋と配線間容量
Ｃ２の２つの配線容伍を持ち、駆動用回路部■等により
発生する残りの容量をＯ３，光電変換素子Ｐ１の素子容
量をＣｏ、光電変換素子Ｐｉに蓄積される電荷けをＱと
すると、電圧読取方式の場合配線パターン端部の光電変
換素子Ｐ１、Ｐｆｉの出力信号は次の（１）式で表わさ
れ、それ以外の部分の光電変換素子Ｐ２〜Ｐｎ　　Ｉの
出力信号は次ぎの（２）式で表わされる。
Ｑ／（Ｃｏ＋Ｃ＋＋Ｃ２＋Ｇ：＋）　　・　（１）Ｑ／
　（Ｃｏ　＋ＣＩ　＋２０２−１−Ｏ３）−（２＞従っ
て、配線パターンＬが長尺または高密度になると、配線
容ｆｆ１（Ｃ＋＋０２）のばらつきが大きくなって、こ
れに伴ない出力信号のばらつきが大きくなり、第１０図
に示すように、マーク、例えば黒マーク１とこれよりや
や淡色のマーク３をイメージセンサ５により読取る場合
、各光電変換索子Ｐｉからの出力信号が一定とならず、
第１１図に示すように、出力にゆがみが生じるのである
。
第１１図において、Ｏ８は出力信号を表わし、横軸はイ
メージセンサ５の長さが対応している。このため、一般
に出力信号を“１″と０″とで読む場合には、しきい値
ＳＬをとることが行なわれている。゛例えば同図の場合
黒マーク１、淡色のマーク３の部分の出力信号Ｏ８がし
きい値ＳＬよりも小さいので、１１０１１となり他の部
分の出力信号は”　１　”となる。
ところで、カラーセン４ノ等の場合には第１２図に示す
ように、２つのしぎい値ＳＬ＋　、ＳＬ２を必要とする
ため、出力補正回路を用いて出力信号を一日、第１３図
に示づように補正する必要が生じる。
しかしながら、このように補正回路を付加することは、
イメージセンサの構成を複雑にし、製品コストを高くす
るという問題がある。
また、このような出力のばらつきを補正する手段として
、第１４図に示すように配線パターンＬの配線幅を配線
長の長いものほど細くなるように変化させ、対地容量Ｃ
１を調整して、配線容量（ＣＩ　＋０２　）のばらつき
を均一にする方法も提案されている。なお、同図におい
てＴは光電変換素子の接続端子、Ｗはボンディングワイ
ヤである。
しかし、この場合には通常光電変換素子の配列ピッチが
等しくなっていることから配線パターンの対地容ｆｆ１
ｃ＋の補正はできても配線問答ｆｆｉ　Ｃ２が隣接配線
パターン間の間隔が一定とならないためにその不均一を
まねくという問題がある。
また図示していないが、光電変換素子Ｐ１の素子容量Ｃ
ｏを変えて配線長の差によって配線パターン１−に生じ
る浮遊容量の不均一を補正する方法も提案されているが
、高密度イメージセンサ−について考えると、配線パタ
ーンＬの配線容ｆｆ１ｃ＋、Ｃ２が素子容ａ　Ｃｏより
大きくなることにより、その補正効果は少なく、逆に光
電変換素子の素子容量Ｃｏ決定する電極の良さく副走査
方向をさす）を変えて素子容Ｅｌ！Ｉ　Ｃｏを大きく−
すると副走査方向の読取位置が各々の充電変換素子間で
異なってくるため、やはり、その読取粘度の而で実用上
の問題があった。さらに配線容量の補正にともない配線
パターンが長大なものとなり、イメージセンサが大型化
するという問題もあった。
［背狽技術の問題点］ 以上述べたように、従来のイメージセンサにＪ３いては
出力信号にゆがみが生じ、このためカラーセンサにおい
てしきい値を設けるにあたり出力信号を補正するための
複雑で高価な補正回路が必要となるという問題があった
。
また、前記出力信号のゆがみを補正するために配線パタ
ーンＬの配線幅を配線長の長いものほど細くするように
変化させても配線問答ａ　Ｃ２が一定にならないため、
出力信号のゆがみを完全に除去できないという問題があ
った。
ざらに光電変換素子の素子容ｆｆ１ｃｏを変えて配線長
の差によって配線パターンＬに生じる浮遊容量の不均一
を補正する場合には、その補正効果が少ない上に、読取
精度が下がり、しかもイメージセン１すが大型化すると
いう問題があった。
〔発明の目的１ 本発明の目的は、イメージセンサを大型化することなく
配線パターン等の容量を均一化し、出力信号の均一なイ
メージセンサを提供することにある。
［発明の概要コ 上述の目的を達成づるために本発明は、基板上に形成さ
れた、複数個の光電変換変換素子を配列してなる光電変
換部と、この光電変換部の各光電変換素子からの出力信
号を順次読出す集積回路により構成された駆動回路部と
を有するイメージセンサにおいて、前記光電変換部にお
（〕る光光電変換部と前記駆動回路部における入力用ボ
ンディングパッドとを、ほぼ一定長の電気伝導体により
電気的に接続することにより、光電変換部の各個別電極
と駆動回路部の入力用ボンディングパッド間の配線容量
を全て等しくして光電変換部の出力信号を均一化させた
ものである。
［発明の実施例］ 以下本発明の実施例を図面を参照して訂細に説明する。
第１図は本発明の第１の実施例のイメージセンサの断面
図、第２図はそのＪＥ要部を拡大して概略的示す平面図
である。
第１図おＪ：び第２図に示されるように、このイメージ
センサは、セラミック、ガラス等からなる絶縁基板１１
上に光電変換部Ｑ　Ｉ）と、駆動回路部Ｉとを形成し、
光電変換部ＱＰと駆ａ」回路部［とを接続細線１３によ
り直接接続して構成されている。
光電変換素子部ＱＰには、絶縁基板１１上にΔ℃、（：
ｒ、　Ａｕ等からなる個別電極部１５が形成されている
。この個別電極部１５は下部電極部１７と駆動回路部と
の接続用リード線部１９から構成されている。
航配下部電極部１７上に光電変換素子材としてのアモル
ファスシリコン膜２１が着膜され、このアモルファスシ
リコン膜２１にＩＴＯ（インジウム錫酸化物）等の透明
膜からなる、光電変換素子の共通電極となる上部電極２
３が形成されている。
この上部電極２３は前記絶縁基板１１上に個別電極部１
５ど同時に形成される共通電極配線パターン２５に接続
されるように形成される。
接続用リード線部１９上には、絶縁用フート部２７が形
成されている。この絶縁用フート部２７、ｔ３よび上部
電極２３の上部および周囲には透明絶縁樹脂２９がポツ
ティングされ、かつこの透明絶縁樹脂２９によって上部
の保護ガラス３１が絶縁基板１１に対して固着されてい
る。
駆動回路部Ｉには、絶縁基板１１上にＡ℃、Ｏｒ、Ａｕ
等を用いて薄膜法もしくは厚膜法により載置用パッド３
３が形成されており、この載置用パッド３３上には導電
性エポキシ樹脂膜３５を介して内部にシフトレジスタ等
を含む集積回路３７が搭載されている。また絶縁雄板１
１上には、外部からの制御用信号および電源を入力し外
部に対して信りを出力するための配線パターン３９が形
成されている。
さらに集積回路３７の上面には入力用ボンディングパッ
ド４１および出力用ボンディングパッド４３がそれぞれ
複数個配列され、この入力用ボンディングパッド４１と
光電変換部ＱＰの接続用リード線部１つとは接続細線１
３により接続され、出力用ボンディングパッド４３と配
線パターン３９とは接続細線４５により接続されている
。すなわち、充電変換部ＱＰで読取られた画像信号は接
続網Ｉ！１３、集積回路３７、接続細線４５、配線パタ
ーン３９を介して外部に出力されるようになっている。
そして集積回路３７から周辺の配線パターン３９および
個別電極部１５にかけて絶縁性樹脂４７がボッティング
されている。また配線パターン３９上には絶縁用フート
材４９が設けられ、前記絶縁性樹脂４７を覆うように保
護キャップ５１が設けられている。この絶縁用フート材
４９は、保護ギャップ５１に導通性のある金属を用いた
ときの絶縁体として機能づるものであり、ポリカーボネ
ート樹脂等の耐湿性の良好な合成樹脂を用いたときに【
よ耐湿性膜として機能する。
このように接続リード線部１９と集積回路３７の入力用
ボンディングパッド４１とを接続細線１３により接続し
たこと（光電変換素子と駆動回路３７における入力用ボ
ンディングパット４１とが、ほぼ一定長の電気伝導体す
なわち接続リード部１９と接続細線１３とにより電気的
に接続されていること）により、接続リード線部１９に
生ずる配線容量が各接続リード線部１９で略同−となる
ためこの接続リード線部１９から出力される出力信号は
均一化される。
第３図は本発明の第２の実施例のイメージセンサを示し
ている。なお、以下の実施例において前述した第１の実
施例と共通する部分には、同一符号を付して重複する説
明を省略する。
この実施例では、光電変換素子の密度が８ｄｏｔｓ／ｌ
ｌ１１以上のように高密度に形成されたものに適するよ
うに、個別電極部１５の接続リード線部１つのボンディ
ングエリア部と、集積回路３７の入力ボンディングパッ
ド４１とを、それぞれ千鳥配置として、内側と内側、外
側と外側を接続細線１３によりそれぞれ接続されて構成
されている。この実施例では、接続細線１３に多少の良
さの差が生ずるが、これらの接続ＩＩＩＩ線１３の長さ
の差は通常０．２〜０．５ｉｎ程度であり、出力の均一
性からみた場合実用上問題はない範囲である。また図示
していないが、この実施例において、それぞれの千鳥状
パッド配置の内側と外側、外側と内側を接続すればその
長さの差を小さくできることはいうまでもない。
第４図は、本発明の第３の実施例のイメージセンサを示
す断面図である。この実施例においては、光電変換部Ｑ
Ｐが絶縁基板１１上に固着された第２の絶縁基板６１上
に形成されている。
第５図は、本発明の第４の実施例を示し、この実施例で
は光電変換部ＱＰおよび駆動回路ＮＩ　Ｉをそれぞれ絶
縁基板１１上に固着された第１の絶縁基板６１および第
２の絶縁基板６３上に形成されている。
第６図は、本発明の第５の実施例を示し、この実施例で
は、充電変換部ＱＰ、駆動回路部Ｉの集積回路３７、お
よび駆動回路部Ｉのその他の駆動回路部Ｉを、それぞれ
別の絶縁基板６１．６５．６７上に形成し、これらを共
通の絶縁基板１１上に固着して構成されている。
上述した第３から第５の実施例においては、光電変換部
ＱＰの下部ｌｆｆ１部１７と集積回路３７の入力用ボン
ディングパッド４１間の電気伝導部の長さは同一にでき
るので第１の実施例と同一の効果を奏することができ、
さらにイメージセンサの主要構成部分をそれぞれ別工程
で製作し、良品のみを合体させることができるので、製
品歩留りを向上させることができる。
第７図および第８図は、本発明の第６の実施例のイメー
ジセンサの断面図および平面図である。
この実施例では、光電変換部ＱＰを絶縁基板１１の短辺
方向のほぼ中央部に配置し、この光電変換部ＱＰをはさ
んでその両側に駆動回路部Ｉを配置したものであり、と
くに１６ｃｌｏｔｓ／ｍｕ以上の高解像度イメージセン
サのように配線密度の高いイメージセンサに好適してい
る。なお、この実施例の上部Ｎ極部２３は、イメージセ
ンサの長手方向（これらの図の紙面表裏方向）の両端に
配設された、図示しない共通電極配線パターンとして取
り出すようにずれば個別電極とも短絡することなく実現
することができる。
［発明の効果］ 以上説明したように本発明のイメージセンサは、光電変
換部の各光電変換素子と駆動回路部の入力用ボンデ゛イ
ングバッド部とが、ほぼ一定長の電気伝導体により電気
的に接続したので、イメージセンサを大型化することな
く配線パターンの浮遊容量をほぼ一定とすることができ
出力信号の均一性を向上させることができる。
またイメージセンサの主要構成部を分割製作ずれば、歩
留り生産性の向上を図ることができる。
また光電変換部と駆動回路部間の接続点がなくなり全体
として接続点が減少するので生産性が向上し、かつ製品
の信頼性も向上する。
【図面の簡単な説明】
第１図および第２図は本発明の第１の実施例のイメージ
センサの断面図およびその要部の拡大平面図、第３図は
本発明の第２の実施例を概略的に示す平面図、第４図か
ら第６図はそれぞれ本発明の第３、第４、第５の実施例
のイメージセンサの拡大断面図、第７図および第８図は
本発明の第６の実施例のイメージセンサの断面図および
その要部の拡大平面図、第９図はイメージセンサの等価
回路図、第１０図から第１３図は従来のイメージセンサ
において出力信号のバラツキを解消する方法を説明する
ための図、第１４図は従来のイメージセンサの出力信号
のバラツキを解消する一手段を示で平面図である。 １１・・・・・・・・・・・・絶縁基板１３・・・・・
・・・・・・・接続細線１５・・・・・・・・・・・・
個別電極部２１・・・・・・・・・・・・光電変換材２
３・・・・・・・・・・・・共通電極３７・・・・・・
・・・・・・集積回路４１・・・・・・・・・・・・入
力用ボンディングパッド４３・・・・・・・・・・・・
出力用ボンディングパッド６１・・・・・・・・・・・
・第１基板６３・・・・・・・・・・・・第２基板６５
．６７・・・基板

Claims (7)

    【特許請求の範囲】
  1. （１）基板上に形成された、複数個の光電変換変換素子
    を配列してなる光電変換部と、この光電変換部の各光電
    変換素子からの出力信号を順次読出す集積回路により構
    成された駆動回路部とを有するイメージセンサにおいて
    、前記光電変換部における光電変換素子と前記駆動回路
    部における入力用ボンディングパッドとが、ほぼ一定長
    の電気伝導体により電気的に接続されてなることを特徴
    とするイメージセンサ。
  2. （２）前記駆動回路部における集積回路の入力用ボンデ
    ィングパッドと、出力、制御信号、および電源用ボンデ
    ィングパッドとが、この集積回路の相対向する辺部に形
    成されていることを特徴とする特許請求の範囲第１項記
    載のイメージセンサ。
  3. （３）前記光電変換部と前記駆動回路部とが、同一基板
    上に形成されていることを特徴とする特許請求の範囲第
    １項または第２項記載のイメージセンサ。
  4. （４）前記光電変換部と駆動回路部とが、別個の基板上
    に形成され、かつこれらの基板が別個の基板上に固着さ
    れていることを特徴とする特許請求の範囲第１項ないし
    第３項のいずれか１項記載のイメージセンサ。
  5. （５）前記光電変換部と駆動回路部とが、別個の基板上
    に形成され、かつ光電変換部の形成された基板が駆動回
    路部の形成された基板上に固着されていることを特徴と
    する特許請求の範囲第１項ないし第３項のいずれか１項
    記載のイメージセンサ。
  6. （６）前記駆動回路部における集積回路が独立した基板
    上に搭載され、かつこの基板が駆動回路部の他の部分の
    形成された基板上に固着されて駆動回路部が構成されて
    いることを特徴とする特許請求の範囲第１項ないし第３
    項のいずれか１項記載のイメージセンサ。
  7. （７）前記光電変換部が基板の短辺方向のほぼ中央部に
    配置され、かつ２個の駆動回路部がこの光電変換部を挾
    んで配置されていることを特徴とする特許請求の範囲第
    １項ないし第６項のいずれか１項記載のイメージセンサ
    。
JP60167272A 1985-07-29 1985-07-29 イメ−ジセンサ Pending JPS6229162A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60167272A JPS6229162A (ja) 1985-07-29 1985-07-29 イメ−ジセンサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60167272A JPS6229162A (ja) 1985-07-29 1985-07-29 イメ−ジセンサ

Publications (1)

Publication Number Publication Date
JPS6229162A true JPS6229162A (ja) 1987-02-07

Family

ID=15846665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60167272A Pending JPS6229162A (ja) 1985-07-29 1985-07-29 イメ−ジセンサ

Country Status (1)

Country Link
JP (1) JPS6229162A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6428065U (ja) * 1987-08-10 1989-02-17
JPH01137486U (ja) * 1988-03-14 1989-09-20
JPH0236057U (ja) * 1988-09-02 1990-03-08
JPH0977U (ja) * 1996-06-28 1997-02-07 株式会社島津製作所 放射線検出器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5575378A (en) * 1978-12-01 1980-06-06 Fuji Xerox Co Ltd Thin film type pickup element
JPS5797776A (en) * 1980-12-10 1982-06-17 Fuji Xerox Co Ltd Image pickup device for reading original
JPS60138959A (ja) * 1983-12-27 1985-07-23 Toshiba Corp イメ−ジセンサ
JPS60170254A (ja) * 1984-02-15 1985-09-03 Fuji Xerox Co Ltd 原稿読取装置
JPS61184869A (ja) * 1985-02-12 1986-08-18 Mitsubishi Electric Corp イメ−ジセンサ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5575378A (en) * 1978-12-01 1980-06-06 Fuji Xerox Co Ltd Thin film type pickup element
JPS5797776A (en) * 1980-12-10 1982-06-17 Fuji Xerox Co Ltd Image pickup device for reading original
JPS60138959A (ja) * 1983-12-27 1985-07-23 Toshiba Corp イメ−ジセンサ
JPS60170254A (ja) * 1984-02-15 1985-09-03 Fuji Xerox Co Ltd 原稿読取装置
JPS61184869A (ja) * 1985-02-12 1986-08-18 Mitsubishi Electric Corp イメ−ジセンサ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6428065U (ja) * 1987-08-10 1989-02-17
JPH01137486U (ja) * 1988-03-14 1989-09-20
JPH0543429Y2 (ja) * 1988-03-14 1993-11-01
JPH0236057U (ja) * 1988-09-02 1990-03-08
JPH0977U (ja) * 1996-06-28 1997-02-07 株式会社島津製作所 放射線検出器

Similar Documents

Publication Publication Date Title
US4607168A (en) Photosensor array devices
US4288702A (en) Image pickup device having electrode matrix coupling
KR900003772B1 (ko) 이미지 센서(image sensor)
EP0297413B1 (en) Photoelectric conversion device
JPS6229162A (ja) イメ−ジセンサ
EP0239955A2 (en) Solid state image sensor with cell array of amorphous semiconductor photoelectric converting elements
US5191202A (en) Photoelectric conversion device
US4680477A (en) Contact type document reading device with uniform line-to-line conductor capacitance
JPS6298767A (ja) イメ−ジセンサ
JPH0521348B2 (ja)
JPH0683335B2 (ja) 光電変換装置
JP2586317B2 (ja) 原稿読取装置
US4695678A (en) Electronic device carrier
JPH0650772B2 (ja) イメージセンサ
JPH022165A (ja) イメージセンサ
JPH0744026Y2 (ja) イメ−ジセンサ
JP2589999Y2 (ja) 画像読取装置
JPH01276758A (ja) 画像読取装置
JPH024147B2 (ja)
JPS60218968A (ja) 光学的読取装置
JPS60263457A (ja) 混成集積化光センサ用光電変換素子アレイ
JPH01184865A (ja) 密着型イメージセンサ
JP3152552B2 (ja) 液晶表示モジュールの信号配線構造
JPS61263157A (ja) イメ−ジセンサ
JPS61129864A (ja) イメ−ジセンサ