JPH0650772B2 - イメージセンサ - Google Patents

イメージセンサ

Info

Publication number
JPH0650772B2
JPH0650772B2 JP59250879A JP25087984A JPH0650772B2 JP H0650772 B2 JPH0650772 B2 JP H0650772B2 JP 59250879 A JP59250879 A JP 59250879A JP 25087984 A JP25087984 A JP 25087984A JP H0650772 B2 JPH0650772 B2 JP H0650772B2
Authority
JP
Japan
Prior art keywords
wiring pattern
wiring
photoelectric conversion
capacitance
image sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59250879A
Other languages
English (en)
Other versions
JPS61128565A (ja
Inventor
仁 千代間
善作 渡辺
雅博 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59250879A priority Critical patent/JPH0650772B2/ja
Priority to KR1019850008472A priority patent/KR900003772B1/ko
Priority to US06/802,160 priority patent/US4679088A/en
Priority to EP85308577A priority patent/EP0183525B1/en
Priority to DE8585308577T priority patent/DE3579890D1/de
Publication of JPS61128565A publication Critical patent/JPS61128565A/ja
Publication of JPH0650772B2 publication Critical patent/JPH0650772B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Facsimile Heads (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は、光電変換素子を用いて原稿等の画像面上の画
像を電気信号に変換するイメージセンサに係わり、特に
電荷蓄積型の密着型イメージセンサに関する。
［発明の技術的背景とその問題点］ ファクシミリ等に用いられる画像読取り装置を小型化す
るために、密着型イメージセンサが使用されている。
この密着型イメージセンサは、画像情報をほぼ１：１の
大きさで読取るイメージセンサであって、特に電荷蓄積
型の密着型イメージセンサの信号読取方式は電圧読取方
式により行われている。
この種のイメージセンサは、基本的に第５図に示すよう
に構成されている。
すなわち、同図においてＰは、素子容量Ｃｏと光量に応
じた電荷量を流すフォトダイオードＤからなる電荷蓄積
型の光電変換素子であり、通常一列に配列されている。
これらの光電変換素子Ｐの各一端は電源Ｅに接続され、
各地端は集積回路Ｉのスイッチング素子Ｓに配線パター
ンＬを介してそれぞれ接続されている。スイッチング素
子ＳはシフトレジスタＳＲにより順次駆動され、光電変
換素子Ｐに蓄積されている電荷信号が読出される。
すなわち、スイッチング素子Ｓが順次ＯＮ状態となり、
１ラインの読取りが終了した後、再びＯＮ状態となるま
での時間、光電変換素子Ｐの発生電荷を素子容量Ｃｏに
蓄積し、その蓄積電荷をスイッチング素子Ｓのうちの対
応するスイッチング素子Ｓが再度ＯＮ状態になったとき
に読出すのである。そして、この読出し電荷が検出回路
を介して読取り出力として出力される。
しかしながら、このような従来のイメージセンサにおい
ては、主に光電変換素子から構成された光電変換部と駆
動回路部とが同一絶縁基板上に形成されているため、光
電変換部と駆動回路部との実装を平行して行なうことが
できず作業性が悪く、歩留りも低いという難点があっ
た。
ところで、前述したように光電変換素子Ｐと集積回路Ｉ
とは絶縁基板上に形成された配線パターンＬにより接続
されるが、集積回路の実装上これらの配線パターンＬは
配線長が一定とならず、各々の配線パターンＬの持つ配
線容量も不均一となるため出力信号にゆがみが生じると
いう問題がある。
すなわち、配線パターンＬは対地容量Ｃ１と配線間容量
Ｃ２の２つの配線容量を持ち、集積回路Ｉ等により発生
する残りの容量をＣ３、光電変換素子Ｐに蓄積される電
荷量をＱとすると、電圧読取方式の場合、配線パターン
端部の光電変換素子の出力信号は次の（１）式で表さ
れ、それ以外の部分の光電変換素子の出力信号は次の
（２）で表わされる。
Ｑ／（Ｃ０＋Ｃ１＋Ｃ２＋Ｃ３）……（１） Ｑ／（Ｃ０＋Ｃ１＋２Ｃ２＋Ｃ３）……（２） 従って、配線パターンＬが長尺または高密度になると、
配線容量（Ｃ１＋Ｃ２）のばらつきが大きくなって、出
力信号のばらつきが大きくなり、例えば第６図に示すよ
うに、マーク、例えば黒マーク１ａとこれよりやや淡色
のマーク１ｂとをイメージセンサ２により読取る場合、
各光電変換素子Ｐからの出力信号が一定とならず、第７
図に示すように、出力にゆがみが生ずるのである。この
ため、一般に出力信号を“１”と“０”とで読む場合に
は、しきい値ＳＬをとることが行なわれている。
しかしながら、例えばカラーセンサ等の場合には、第８
図に示すように、２つのしきい値ＳＬ１、ＳＬ２を必要
とするため、出力補正回路を用いて出力信号を一旦、第
９図に示すように補正する必要が生じる。
しかしながら、このように補正回路を付加することは、
イメージセンサの構成を複雑にし、製品コストを高くす
るという問題がある。
また、このような出力のばらつきを補正する手段とし
て、第１０図に示すように、集積回路Ｉの配線パターン
Ｌの配線幅を配線長の長いものほど細くなるように変化
させ、対地容量Ｃ１を調整して、配線容量（Ｃ１＋
Ｃ２）のばらつきを均一にする方法も提案されている。
なお同図においてＴは光電変換素子の接続端子、Ｗはボ
ンディングワイヤである。
しかしながら、従来の密着型イメージセンサでは、駆動
回路部と光電変換部とが同一絶縁基板上に形成されてい
るため、配線容量の補正に伴い配線パターンが長大なも
のなり、イメージセンサが大型化するという問題があっ
た。さらに配線パターンが高密度である場合には、この
ような配線容量補正が不可能となるという問題もあっ
た。
［発明の目的］ 本発明はこのような従来の難点を解消すべくなされたも
ので、生産性が良好で、しかも大型化することなく配線
パターン等の容量歪みにより発生する出力信号のばらつ
きを補正できるイメージセンサを提供することを目的と
する。
［発明の概要］ すなわち、この発明は、第１の基板の一主面上に複数個
の光電変換素子が配列されてなる光電変換部と、第２の
基板の一主面上に前記光電変換素子が配列される方向に
沿って配置される複数の接続用配線パターンと，この接
続用配線パターンに接続され前記光電変換素子からの出
力を順次読出す駆動回路とからなる駆動回路部と、前記
光電変換部と前記駆動回路部とを前記接続用配線パター
ンを介して電気的に接続する接続手段とを具備したイメ
ージセンサであって、前記第１の基板は前記第２の基板
の前記一主面上に積層して配置されると共に、前記第２
の基板の前記積層して配置される部分には隣接する前記
接続用配線パターン間で異なる配線容量を略等しく調整
する容量調整用配線パターンが配置されて成ることを特
徴としている。
［発明の実施例］ 以下本発明の実施例を図面に基づいて説明する。
第１図は本発明の一実施例を示す断面図、第２図はその
配線パターンを示す部分断面図である。
この実施例のイメージセンサは、駆動回路部Ａと光電変
換部Ｂとにより構成されている。
駆動回路部Ａは、セラミック基板３と、この上に形成さ
れたアルミニウムまたは金等の薄膜よりなる配線パター
ン４と、この配線パターン４上に導電性エポキシ樹脂５
により固着されたアナログスイッチ機能を有する集積回
路６とからその主要部分が構成されている。
配線パターン４は、接続用配線パターン４ａと容量調整
用配線パターン４ｂとから構成されている。
接続用配線パターン４ａは従来の配線パターンと同様に
両端に配置されたものほど配線長が長くなる配線長の不
均等（個々の配線長が実質的に異なる）な同一線幅の配
線パターンからなる。一方容量調整用配線パターン４ｂ
は、これらの接続用配線パターン４ａにそれぞれ接続さ
れている。さらにこの容量調整用配線パターン４ｂは、
配線長の長い接続用配線パターン４ａに接続されたもの
ほど面積が大きくなるように形成されて、接続用配線パ
ターン４ａと容量調整用配線パターン４ｂとの面積の和
がほぼ等しくなるように調整された接続用配線パターン
よりも幅広の配線パターンからなっている。
集積回路６は、金ワイヤ７を介して接続用配線パターン
４ａと電気的に接続されている。また容量調整用配線パ
ターン４ｂ上には、光電変換部Ｂのガラス基板がエポキ
シ樹脂１５により固着されている。なお、集積回路６か
ら接続用配線パターン４ａの接続端子にかけて絶縁性樹
脂８がポッティングされ、その外周は保護キャップ９で
覆われている。
一方、光電変換部Ｂは、ガラス基板１０と、このガラス
基板１０上にクロムまたはアルミ薄膜を用いて形成され
た個別電極１１ａ、この個別電極１１ａ上に順に着膜さ
れたα−Ｓｉ：Ｈ等からなる高抵抗光導電膜１１ｂ、Ｓ
ｎＯ２、ＩＴＯ膜等の透明導電膜１１ｃからなる光電変
換素子１１とから構成されている。この光電変換素子１
１の各個別電極１１ａには金薄膜の着膜によりボンディ
ングパットが形成され、金ワイヤ１２により接続用配線
パターン４ａに接続されている。
なお、光電変換素子１１上には保護ガラス板１３が透明
絶縁樹脂１４により固着され、かつ保護ガラス板１３の
周囲から保護キャップ９にかけて同一樹脂がポッティン
グされている。
この実施例のイメージセンサでは、光電変換素子の出力
信号は、金ワイヤ１２、接続用配線パターン４ａおよび
金ワイヤ７を介して集積回路６に導通される。
この実施例のイメージセンサでは、駆動回路部Ａと光電
変換部Ｂとが別々の絶縁基板上に形成されているので、
組立てをそれぞれ別工程において並行して進行させるこ
とができ、したがって作業性が改善され、歩留りも向上
する。また配線パターン４を光電変換部Ｂの下側に延長
してその面積が等しくなるようにしたので、全体を大型
化することなく配線容量歪みの補正を完全に行なうこと
ができる。
第３図は他の実施例を示す断面図である。なお、以下の
説明する図において、第１図と共通する部分には同一符
号を付して重複する説明を省略する。
この実施例では、個々の光電変換素子に対応する各接続
用配線パターン４ａをＬ字状に形成するとともに、これ
らに接続された容量調整用配線パターン４ｂを、それら
の延長上に点対称となるように形成して、隣接配線間隔
の同一な部分の配線長さの和を全配線パターン４を通じ
て同一長さとする。これによって各配線パターン４の対
地容量Ｃ１と配線間容量Ｃ２とをそれぞれほぼ等しくな
るように調整している。
第４図はさらに他の実施例の要部を示す断面図である。
この実施例においては、セラミック基板３上の光電変換
部Ｂの下側に位置する面に、容量調整用配線パターン４
ｂが形成されるだけの間隔をおいて、アルミニウムまた
は金等の薄膜よりなる長さの異なる細条パターン２３を
形成し、これらの細条パターン２３間にそれぞれ接続用
配線パターン４ａに接続された容量調整用配線パターン
４ｂを、それぞれ対地容量Ｃ１と配線間容量Ｃ２とが等
しくなるように形成させて構成されている。
この実施例のイメージセンサでは、主として容量調整用
配線パターン４ｂと細条パターン１２とにより配線間容
量Ｃ２の補正が行なわれて、配線パターン４の配線容量
（Ｃ１＋Ｃ２）がほぼ等しく調整される。
［発明の効果］ 以上説明したように本発明のイメージセンサは、駆動回
路部と光電変換部とが別個の絶縁基板上に形成されてい
るので、両者を別々の工程で並行して組立てることがで
き、生産性が向上するとともに歩留りが向上する。ま
た、光電変換素子と集積回路とを結ぶ接続用配線パター
ンにそれぞれ接続させて光電変換部の下側に容量調整用
配線パターンを形成するようにしたから大型化すること
なく、配線パターン等の容量歪みにより発生する出力信
号のばらつきを完全に補正することができる。
【図面の簡単な説明】
第１図は本発明の一実施例の断面図、第２図ないし第４
図はそれぞれ本発明の実施例の要部を示す平面図、第５
図は密着型イメージセンサの等価回路図、第６図ないし
第９図は従来のイメージセンサにおいて出力信号にバラ
ツキを解消する方法を説明するための図、第１０図は従
来の出力信号のバラツキを解消したイメージセンサの要
部を示す平面図である。 ３……セラミック基板 ４……配線パターン ４ａ……接地用配線パターン ４ｂ……容量調整用配線パターン ５……導電性エポキシ樹脂 ６……集積回路 ７、１２…金ワイヤ ８……絶縁性樹脂 ９……保護キャップ １０……ガラス基板 １１……光電変換素子 １１ａ……個別電極 １１ｂ……高抵抗光導電膜 １１ｃ……透明性導電膜 １３……保護ガラス板 １４……透明絶縁樹脂 １５……エポキシ樹脂 ２３……細条パターン Ａ……駆動回路部 Ｂ……光電変換部 Ｃ０……素子容量 Ｃ１……対地容量 Ｃ２……配線間容量 Ｄ……フォトダイオード Ｅ……電源 Ｌ……配線パターン Ｐ……光電変換素子 Ｓ……スイッチ ＳＲ……シフトレジスタ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 1/028 Ｚ 8721−5Ｃ 9355−4Ｍ Ｈ０１Ｌ 23/12 Ｎ (72)発明者 渡辺 善作 神奈川県川崎市幸区堀川町72番地 株式会 社東芝堀川町工場内 (72)発明者 中川 雅博 神奈川県川崎市幸区堀川町72番地 東芝電 子デバイスエンジニアリング株式会社内 (56)参考文献 特開 昭55−141767（ＪＰ，Ａ)

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】第１の基板の一主面上に複数個の光電変換
    素子が配列されてなる光電変換部と、 第２の基板の一主面上に前記光電変換素子が配列される
    方向に沿って配置される複数の接続用配線パターンと，
    この接続用配線パターンに接続され前記光電変換素子か
    らの出力を順次読出す駆動回路とからなる駆動回路部
    と、 前記光電変換部と前記駆動回路部とを前記接続用配線パ
    ターンを介して電気的に接続する接続手段とを具備した
    イメージセンサであって、 前記第１の基板は前記第２の基板の前記一主面上に積層
    して配置されると共に、前記第２の基板の前記積層して
    配置される部分には隣接する前記接続用配線パターン間
    で異なる配線容量を略等しく調整する容量調整用配線パ
    ターンが配置されて成ることを特徴とするイメージセン
    サ。
  2. 【請求項２】光電変換素子は、電荷蓄積型の光電変換素
    子であることを特徴とする特許請求の範囲第１項記載の
    イメージセンサ。
  3. 【請求項３】容量調整用配線パターンは、前記接続用配
    線パターンの長さが長いほど面積が小さく調整されてい
    ることを特徴とする特許請求の範囲第２項記載のイメー
    ジセンサ。
  4. 【請求項４】容量調整用配線パターンは、隣接する前記
    容量調整用配線パターン間の配線間容量が、これらと接
    続される前記接続用配線パターンの長さが長いほど小さ
    くなるようにその長さおよび配線間隔が調整されている
    ことを特徴とする特許請求の範囲第３項記載のイメージ
    センサ。
  5. 【請求項５】第２の基板の一主面上には容量調整用配線
    パターンに近接して接地された細条パターンが形成さ
    れ、かつこの細条パターンと前記容量調整用配線パター
    ンの間の配線容量が、これらと接続される前記接続配線
    パターンの長さが長いほど小さくなるようにその長さお
    よび配線間隔が調整されていることを特徴とする特許請
    求の範囲第２項記載のイメージセンサ。
JP59250879A 1984-11-28 1984-11-28 イメージセンサ Expired - Lifetime JPH0650772B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP59250879A JPH0650772B2 (ja) 1984-11-28 1984-11-28 イメージセンサ
KR1019850008472A KR900003772B1 (ko) 1984-11-28 1985-11-13 이미지 센서(image sensor)
US06/802,160 US4679088A (en) 1984-11-28 1985-11-25 Image sensor with means to adjust capacitance of signal leads
EP85308577A EP0183525B1 (en) 1984-11-28 1985-11-26 Image sensor
DE8585308577T DE3579890D1 (de) 1984-11-28 1985-11-26 Bildsensor.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59250879A JPH0650772B2 (ja) 1984-11-28 1984-11-28 イメージセンサ

Publications (2)

Publication Number Publication Date
JPS61128565A JPS61128565A (ja) 1986-06-16
JPH0650772B2 true JPH0650772B2 (ja) 1994-06-29

Family

ID=17214370

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59250879A Expired - Lifetime JPH0650772B2 (ja) 1984-11-28 1984-11-28 イメージセンサ

Country Status (1)

Country Link
JP (1) JPH0650772B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5421475B2 (ja) * 2012-07-04 2014-02-19 誠 雫石 撮像素子、半導体集積回路及び撮像装置
JP5424371B1 (ja) 2013-05-08 2014-02-26 誠 雫石 固体撮像素子及び撮像装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55141767A (en) * 1979-04-24 1980-11-05 Fuji Xerox Co Ltd One-dimensional image sensor

Also Published As

Publication number Publication date
JPS61128565A (ja) 1986-06-16

Similar Documents

Publication Publication Date Title
US4288702A (en) Image pickup device having electrode matrix coupling
US4617471A (en) Image sensing device
EP0297413B1 (en) Photoelectric conversion device
EP0183525B1 (en) Image sensor
EP0239955A2 (en) Solid state image sensor with cell array of amorphous semiconductor photoelectric converting elements
US4567374A (en) Photoelectric converting device with a plurality of divided electrodes
US4742239A (en) Line photosensor with crosstalk suppression
US4680477A (en) Contact type document reading device with uniform line-to-line conductor capacitance
JPH0650772B2 (ja) イメージセンサ
JP2586317B2 (ja) 原稿読取装置
JPS60218870A (ja) フオトセンサアレイ
JPH0588552B2 (ja)
JPH0521348B2 (ja)
JPS6229162A (ja) イメ−ジセンサ
JPS6298767A (ja) イメ−ジセンサ
JPS61263156A (ja) イメ−ジセンサ
JPH0744026Y2 (ja) イメ−ジセンサ
JPH09462U (ja) 画像読取装置
JPH022165A (ja) イメージセンサ
JPS6214708Y2 (ja)
JPH024147B2 (ja)
JPH0728365B2 (ja) 密着型イメ−ジセンサ
JPS60218869A (ja) フオトセンサアレイ
JPH0531986B2 (ja)
JPS60263457A (ja) 混成集積化光センサ用光電変換素子アレイ