JPS62272766A - ビデオ信号処理装置 - Google Patents
ビデオ信号処理装置Info
- Publication number
- JPS62272766A JPS62272766A JP61116380A JP11638086A JPS62272766A JP S62272766 A JPS62272766 A JP S62272766A JP 61116380 A JP61116380 A JP 61116380A JP 11638086 A JP11638086 A JP 11638086A JP S62272766 A JPS62272766 A JP S62272766A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- amplifier
- sag
- level
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 17
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000002411 adverse Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は低周波情報が失なわれたことによって生じたい
わゆるビデオ信号のサグを除去するビデオ信号処理装置
に関する。
わゆるビデオ信号のサグを除去するビデオ信号処理装置
に関する。
［従来の技術］
従来この種のサグを除去する手法においては、ビデオ信
号の５ＹＮＣ（同期）チップを（同期信号の先端部分）
ダイオードクランプする方法、５ＹＮＣあるいはそのバ
ックポーチ等でパルスクランプする方法などがある。
号の５ＹＮＣ（同期）チップを（同期信号の先端部分）
ダイオードクランプする方法、５ＹＮＣあるいはそのバ
ックポーチ等でパルスクランプする方法などがある。
［発明が解決しようとする問題点］
しかしながら、前者の方法では、５ＹＮＣ信号部分がつ
ぶされるという問題かあり、また後者の方法では、クラ
ンプパルスをつくるためにあらかじめ５ＹＮＣ信号を分
離しなくてはならないので、もともとの人力信号にサグ
等があった場合は、５ＹＮＣ信号を正しく分離出来ず、
結局クランプ用パルスに位相ずれが生じ、画像信号に関
して、正しく低周波信号の再生が出来ないという問題が
あった。
ぶされるという問題かあり、また後者の方法では、クラ
ンプパルスをつくるためにあらかじめ５ＹＮＣ信号を分
離しなくてはならないので、もともとの人力信号にサグ
等があった場合は、５ＹＮＣ信号を正しく分離出来ず、
結局クランプ用パルスに位相ずれが生じ、画像信号に関
して、正しく低周波信号の再生が出来ないという問題が
あった。
本発明は、以上のような問題を解消したビデオ信号処理
装置を提供することを目的とする。
装置を提供することを目的とする。
［問題点を解決するための手段］
本発明は、ビデオ信号における同期信号の先端部のレベ
ルを検出する検出手段と、検出手段からの検出信号とビ
デオ信号とを相対的に反転して加算する手段とを具える
。
ルを検出する検出手段と、検出手段からの検出信号とビ
デオ信号とを相対的に反転して加算する手段とを具える
。
［作 用コ
本発明によれば、同期信号の先端部のレベル検出信号と
ビデオ化とを相対的に反転して加算することによって、
ビデオ信号に、悪影響を与えることなく、かつ確実にサ
グを抑制する。
ビデオ化とを相対的に反転して加算することによって、
ビデオ信号に、悪影響を与えることなく、かつ確実にサ
グを抑制する。
［実施例］
以下に図面を参照して本発明の詳細な説明する。
第１図は本発明のビデオ信号処理回路の要部の基本構成
例を示すブロック図である。
例を示すブロック図である。
１は入力端子であって、ビデオ信号が人力される。２は
出力端子、３は入力ビデオ信号と後述するＤＣアンプ６
からの信号とを一定の割合で加算出力する加算器である
。
出力端子、３は入力ビデオ信号と後述するＤＣアンプ６
からの信号とを一定の割合で加算出力する加算器である
。
４はＤＣ直結の反転アンプ、５は反転アンプ４の出力ビ
デオ信号における５ＹＮＣ信号の先端部分（ＳＹＮＣチ
ップ）の電圧を検出し、次の５ＹＮＣイ４号がくるまで
、その電圧を保持する５ＹＮＣチップ検出回路、６は５
ＹＮＣチップ検出回路５で検出した５ＹＮＣチツプの電
圧を直流増幅するＤＣアンプである。
デオ信号における５ＹＮＣ信号の先端部分（ＳＹＮＣチ
ップ）の電圧を検出し、次の５ＹＮＣイ４号がくるまで
、その電圧を保持する５ＹＮＣチップ検出回路、６は５
ＹＮＣチップ検出回路５で検出した５ＹＮＣチツプの電
圧を直流増幅するＤＣアンプである。
このような構成においては、入力端子１に第２図に示す
信号ａのようなサグをもった信号が、入力されると、加
算器３は、入力信号とＤＣアンプ６より出力される信号
とを加算し、ＤＣアンプ４はその信号を反転増幅して出
力端子２に出力すると同時に、５ＹＮＣチップ検出回路
５に送出する。５ＹＮＣチップ検出回路５は出力信号の
５ＹＮＣチツプのＤＣレベル及びサグを検出し、ＤＣア
ンプ６に入力する。ＤＣアンプ６は該ＤＣレベルとサグ
とを増幅し、前記加算器３に人力する。
信号ａのようなサグをもった信号が、入力されると、加
算器３は、入力信号とＤＣアンプ６より出力される信号
とを加算し、ＤＣアンプ４はその信号を反転増幅して出
力端子２に出力すると同時に、５ＹＮＣチップ検出回路
５に送出する。５ＹＮＣチップ検出回路５は出力信号の
５ＹＮＣチツプのＤＣレベル及びサグを検出し、ＤＣア
ンプ６に入力する。ＤＣアンプ６は該ＤＣレベルとサグ
とを増幅し、前記加算器３に人力する。
加算器３に入力されたＤＣ信号（第２図ｂ）は人力信号
のＤＣレベルが上昇すると下降するというように帰還さ
れることになるので、ＤＣ反転アンプ４の入力ＤＣレベ
ルと出力ＤＣレベルとは安定する。また加算器３に入力
されるサグはＤＣアンプ４を通ることにより人力信号の
サグとは逆極性になる。よってＤＣ反転アンプ４の出力
信号（第２図Ｃ）に残るサグはＤＣ反転アンプ４とＣア
ンプ６の合成ゲイン、・分の１に改善され、後段に設定
される信号処理回路、５ＹＮＣ分離回路等に送られる。
のＤＣレベルが上昇すると下降するというように帰還さ
れることになるので、ＤＣ反転アンプ４の入力ＤＣレベ
ルと出力ＤＣレベルとは安定する。また加算器３に入力
されるサグはＤＣアンプ４を通ることにより人力信号の
サグとは逆極性になる。よってＤＣ反転アンプ４の出力
信号（第２図Ｃ）に残るサグはＤＣ反転アンプ４とＣア
ンプ６の合成ゲイン、・分の１に改善され、後段に設定
される信号処理回路、５ＹＮＣ分離回路等に送られる。
以上のように５ＹＮＣチツプより検出したサグを入力段
に帰還してやることにより、ビデオ信号に生じてしまっ
たサグを改善すると共に系をＤＣ帰還することによりビ
デオ信号の増幅回路の温度変動等によるバイアス変動を
改善することができる。
に帰還してやることにより、ビデオ信号に生じてしまっ
たサグを改善すると共に系をＤＣ帰還することによりビ
デオ信号の増幅回路の温度変動等によるバイアス変動を
改善することができる。
第３図は本発明の具体的実施例、を示す。
入力端子１１に人力された信号はエミッタフォロア７を
介して抵抗１７および１８からなる加算器３の一方入力
端に入力され、同加算器３の他方入力端に入力されるＦ
ＥＴ２７からのソースフォロア出力信号と加算される。
介して抵抗１７および１８からなる加算器３の一方入力
端に入力され、同加算器３の他方入力端に入力されるＦ
ＥＴ２７からのソースフォロア出力信号と加算される。
加算された信号はＴｒ１９、Ｔｒ２２、抵抗２０ 、２
１ 、２３からなるＤＣ反転アンプ４で増幅され、Ｔｒ
２２からのエミッタフォロアで出力端子２９に出力され
ると同時に５ＹＮＣチップ検出回路５に入力される。こ
の５ＹＮＣチップ検出回路５においては、ダイオード２
４、抵抗２６、コンデンサ２５によって反転アンプ４か
らの反転ビデオ信号のピークレベル、すなわち５ＹＮＣ
信号の先頭値を検出して、ＦＥＴ２７のゲートに人力す
る。ＦＥＴ２７はソースフォロアとして加算器３に出力
信号を人力する。本回路によれば第１図に示すＤＣアン
プ６を省略することができる。
１ 、２３からなるＤＣ反転アンプ４で増幅され、Ｔｒ
２２からのエミッタフォロアで出力端子２９に出力され
ると同時に５ＹＮＣチップ検出回路５に入力される。こ
の５ＹＮＣチップ検出回路５においては、ダイオード２
４、抵抗２６、コンデンサ２５によって反転アンプ４か
らの反転ビデオ信号のピークレベル、すなわち５ＹＮＣ
信号の先頭値を検出して、ＦＥＴ２７のゲートに人力す
る。ＦＥＴ２７はソースフォロアとして加算器３に出力
信号を人力する。本回路によれば第１図に示すＤＣアン
プ６を省略することができる。
第４図は本発明の他の具体的実施例を示す。
図中第３図と同じ符合をつけたものは同一の働きをし、
Ｔｒ２２までは第３図と同様であるので以下Ｔｒ２２の
エミッタ出力以降について説明を加える。Ｔｒ２２のエ
ミッタから出力される反転ビデオ信号Ｙ＋ＳをＯＰアン
プ３０、ダイオード２４、抵抗２６、コンデンサ２５で
構成されたピーク検出回路に人力して、５ＹＮＣチップ
信号を検出し、この検出信号をＯＰアンプ３１、リファ
レンス電圧３５、抵抗３４（抵抗値Ｒ３４）、３３（抵
抗値Ｒ３３）コンデンサ３２で構成された低周波増幅回
路に人力し、ここ他は第３図と全く同様である。
Ｔｒ２２までは第３図と同様であるので以下Ｔｒ２２の
エミッタ出力以降について説明を加える。Ｔｒ２２のエ
ミッタから出力される反転ビデオ信号Ｙ＋ＳをＯＰアン
プ３０、ダイオード２４、抵抗２６、コンデンサ２５で
構成されたピーク検出回路に人力して、５ＹＮＣチップ
信号を検出し、この検出信号をＯＰアンプ３１、リファ
レンス電圧３５、抵抗３４（抵抗値Ｒ３４）、３３（抵
抗値Ｒ３３）コンデンサ３２で構成された低周波増幅回
路に人力し、ここ他は第３図と全く同様である。
［発明の効果］
以上説明したように、画像信号からきわめて安定かつ確
実にサグを除去することができる。
実にサグを除去することができる。
第１図は本発明のビデオ信号処理回路の要部構成を示す
ブロック図、 第２図は第１図の各点における信号波形を示す図、 第３図は本発明の具体的な実施例の回路図、第４図は本
発明の他の具体的な実施例の回路図である。 １・・・入力端子、 ２・・・出力端子、 ３・・・加算器、 ４・・・ＤＣ反転アンプψ′ 第１図
ブロック図、 第２図は第１図の各点における信号波形を示す図、 第３図は本発明の具体的な実施例の回路図、第４図は本
発明の他の具体的な実施例の回路図である。 １・・・入力端子、 ２・・・出力端子、 ３・・・加算器、 ４・・・ＤＣ反転アンプψ′ 第１図
Claims (1)
- 【特許請求の範囲】 ビデオ信号における同期信号の先端部のレベルを検出す
る検出手段と、 該検出手段からの検出信号とビデオ信号とを相対的に反
転して加算する手段とを具えたことを特徴とするビデオ
信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61116380A JPS62272766A (ja) | 1986-05-21 | 1986-05-21 | ビデオ信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61116380A JPS62272766A (ja) | 1986-05-21 | 1986-05-21 | ビデオ信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62272766A true JPS62272766A (ja) | 1987-11-26 |
Family
ID=14685568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61116380A Pending JPS62272766A (ja) | 1986-05-21 | 1986-05-21 | ビデオ信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62272766A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0651565A1 (en) * | 1993-11-02 | 1995-05-03 | Nec Corporation | Circuit for compensating the drift of the level of the direct current of a video signal |
-
1986
- 1986-05-21 JP JP61116380A patent/JPS62272766A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0651565A1 (en) * | 1993-11-02 | 1995-05-03 | Nec Corporation | Circuit for compensating the drift of the level of the direct current of a video signal |
| US5508749A (en) * | 1993-11-02 | 1996-04-16 | Nec Corporation | Sag compensation circuit for a video signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920009186A (ko) | Ccd영상센서 신호용 샘플홀드회로 | |
| US3002154A (en) | Pulse amplitude detection system | |
| JPS62272766A (ja) | ビデオ信号処理装置 | |
| JP3547970B2 (ja) | 同期分離回路 | |
| GB2131257A (en) | Switching network with suppressed switching transients | |
| JPS6272278A (ja) | 同期信号分離装置 | |
| KR940002286Y1 (ko) | 모니터용 직류 클램프 장치 | |
| JPS61120584A (ja) | 同期信号分離・クランプ装置 | |
| KR950005041B1 (ko) | 영상신호 파형 정형회로 | |
| JPS595789A (ja) | 映像信号に含まれるデ−タ信号分離回路 | |
| JP2581251B2 (ja) | 映像回線監視回路 | |
| JPH0638073A (ja) | 同期分離回路 | |
| JPH0213514B2 (ja) | ||
| KR970008091B1 (ko) | 복합영상신호의 동기신호 분리회로 | |
| JPS6214780Y2 (ja) | ||
| KR930003975Y1 (ko) | 비디오신호의 동기신호 보호회로 | |
| KR930006988Y1 (ko) | 동기신호 분리회로 | |
| JPH0583645A (ja) | 電荷結合素子の出力信号処理回路 | |
| JPH04280578A (ja) | 映像信号増幅器 | |
| KR800001740Y1 (ko) | 자동이득 제어장치(自動利得制御裝置) | |
| JP2513495Y2 (ja) | 映像信号用クランプ回路 | |
| JPH05115020A (ja) | ビデオ信号直流成分再生回路 | |
| JPH06253170A (ja) | ビデオ信号処理回路 | |
| JPS5816382B2 (ja) | エイゾウシンゴウクランプカイロ | |
| JPH06121250A (ja) | 利得制御回路 |