JPS62272766A - Video signal processor - Google Patents
Video signal processorInfo
- Publication number
- JPS62272766A JPS62272766A JP61116380A JP11638086A JPS62272766A JP S62272766 A JPS62272766 A JP S62272766A JP 61116380 A JP61116380 A JP 61116380A JP 11638086 A JP11638086 A JP 11638086A JP S62272766 A JPS62272766 A JP S62272766A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- amplifier
- sag
- level
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 17
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000002411 adverse Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は低周波情報が失なわれたことによって生じたい
わゆるビデオ信号のサグを除去するビデオ信号処理装置
に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a video signal processing device for removing so-called sag in a video signal caused by loss of low frequency information.
［従来の技術］
従来この種のサグを除去する手法においては、ビデオ信
号の５ＹＮＣ（同期）チップを（同期信号の先端部分）
ダイオードクランプする方法、５ＹＮＣあるいはそのバ
ックポーチ等でパルスクランプする方法などがある。[Prior art] Conventionally, in the method of removing this type of sag, the 5YNC (synchronization) chip of the video signal (the leading edge of the synchronization signal) is
There are methods such as diode clamping and pulse clamping using 5YNC or its back porch.
［発明が解決しようとする問題点］
しかしながら、前者の方法では、５ＹＮＣ信号部分がつ
ぶされるという問題かあり、また後者の方法では、クラ
ンプパルスをつくるためにあらかじめ５ＹＮＣ信号を分
離しなくてはならないので、もともとの人力信号にサグ
等があった場合は、５ＹＮＣ信号を正しく分離出来ず、
結局クランプ用パルスに位相ずれが生じ、画像信号に関
して、正しく低周波信号の再生が出来ないという問題が
あった。[Problems to be Solved by the Invention] However, in the former method, there is a problem that the 5YNC signal portion is crushed, and in the latter method, the 5YNC signal must be separated in advance to create a clamp pulse. Therefore, if there is a sag in the original human input signal, the 5YNC signal cannot be separated correctly,
As a result, a phase shift occurs in the clamping pulse, and there is a problem in that the low frequency signal cannot be correctly reproduced with respect to the image signal.
本発明は、以上のような問題を解消したビデオ信号処理
装置を提供することを目的とする。An object of the present invention is to provide a video signal processing device that solves the above problems.
［問題点を解決するための手段］
本発明は、ビデオ信号における同期信号の先端部のレベ
ルを検出する検出手段と、検出手段からの検出信号とビ
デオ信号とを相対的に反転して加算する手段とを具える
。[Means for Solving the Problems] The present invention includes a detection means for detecting the level of the leading edge of a synchronization signal in a video signal, and a detection signal from the detection means and a video signal that are relatively inverted and added. and means.
［作 用コ
本発明によれば、同期信号の先端部のレベル検出信号と
ビデオ化とを相対的に反転して加算することによって、
ビデオ信号に、悪影響を与えることなく、かつ確実にサ
グを抑制する。[Function] According to the present invention, by relatively inverting and adding the level detection signal at the leading end of the synchronizing signal and the video signal,
To surely suppress sag without adversely affecting a video signal.
［実施例］ 以下に図面を参照して本発明の詳細な説明する。[Example] The present invention will be described in detail below with reference to the drawings.
第１図は本発明のビデオ信号処理回路の要部の基本構成
例を示すブロック図である。FIG. 1 is a block diagram showing an example of the basic configuration of main parts of a video signal processing circuit according to the present invention.
１は入力端子であって、ビデオ信号が人力される。２は
出力端子、３は入力ビデオ信号と後述するＤＣアンプ６
からの信号とを一定の割合で加算出力する加算器である
。1 is an input terminal to which a video signal is input manually. 2 is an output terminal, 3 is an input video signal, and a DC amplifier 6, which will be described later.
This is an adder that adds and outputs the signals from and at a constant rate.
４はＤＣ直結の反転アンプ、５は反転アンプ４の出力ビ
デオ信号における５ＹＮＣ信号の先端部分（ＳＹＮＣチ
ップ）の電圧を検出し、次の５ＹＮＣイ４号がくるまで
、その電圧を保持する５ＹＮＣチップ検出回路、６は５
ＹＮＣチップ検出回路５で検出した５ＹＮＣチツプの電
圧を直流増幅するＤＣアンプである。4 is an inverting amplifier directly connected to DC, and 5 is a 5YNC chip that detects the voltage at the tip of the 5YNC signal (SYNC chip) in the output video signal of the inverting amplifier 4 and holds that voltage until the next 5YNC No. 4 comes. Detection circuit, 6 is 5
This is a DC amplifier that amplifies the voltage of the 5YNC chip detected by the YNC chip detection circuit 5.
このような構成においては、入力端子１に第２図に示す
信号ａのようなサグをもった信号が、入力されると、加
算器３は、入力信号とＤＣアンプ６より出力される信号
とを加算し、ＤＣアンプ４はその信号を反転増幅して出
力端子２に出力すると同時に、５ＹＮＣチップ検出回路
５に送出する。５ＹＮＣチップ検出回路５は出力信号の
５ＹＮＣチツプのＤＣレベル及びサグを検出し、ＤＣア
ンプ６に入力する。ＤＣアンプ６は該ＤＣレベルとサグ
とを増幅し、前記加算器３に人力する。In such a configuration, when a signal with a sag such as signal a shown in FIG. 2 is input to the input terminal 1, the adder 3 combines the input signal with the signal output from the DC amplifier 6. The DC amplifier 4 inverts and amplifies the signal, outputs it to the output terminal 2, and simultaneously sends it to the 5YNC chip detection circuit 5. The 5YNC chip detection circuit 5 detects the DC level and sag of the 5YNC chip of the output signal and inputs it to the DC amplifier 6. The DC amplifier 6 amplifies the DC level and the sag and inputs it to the adder 3.
加算器３に入力されたＤＣ信号（第２図ｂ）は人力信号
のＤＣレベルが上昇すると下降するというように帰還さ
れることになるので、ＤＣ反転アンプ４の入力ＤＣレベ
ルと出力ＤＣレベルとは安定する。また加算器３に入力
されるサグはＤＣアンプ４を通ることにより人力信号の
サグとは逆極性になる。よってＤＣ反転アンプ４の出力
信号（第２図Ｃ）に残るサグはＤＣ反転アンプ４とＣア
ンプ６の合成ゲイン、・分の１に改善され、後段に設定
される信号処理回路、５ＹＮＣ分離回路等に送られる。The DC signal input to the adder 3 (Fig. 2b) is fed back so that it decreases as the DC level of the human signal increases, so the input DC level and output DC level of the DC inverting amplifier 4 are becomes stable. Further, the sag input to the adder 3 passes through the DC amplifier 4, so that the sag becomes opposite in polarity to the sag of the human input signal. Therefore, the sag remaining in the output signal of the DC inverting amplifier 4 (Fig. 2C) is improved to 1/1 of the combined gain of the DC inverting amplifier 4 and the C amplifier 6, and the sag remains in the output signal of the DC inverting amplifier 4 and the C amplifier 6. etc. will be sent to.
以上のように５ＹＮＣチツプより検出したサグを入力段
に帰還してやることにより、ビデオ信号に生じてしまっ
たサグを改善すると共に系をＤＣ帰還することによりビ
デオ信号の増幅回路の温度変動等によるバイアス変動を
改善することができる。As described above, by feeding back the sag detected from the 5YNC chip to the input stage, the sag that has occurred in the video signal can be improved, and by feeding back the system to DC, bias fluctuations due to temperature fluctuations in the video signal amplifier circuit, etc. can be improved.
第３図は本発明の具体的実施例、を示す。FIG. 3 shows a specific embodiment of the invention.
入力端子１１に人力された信号はエミッタフォロア７を
介して抵抗１７および１８からなる加算器３の一方入力
端に入力され、同加算器３の他方入力端に入力されるＦ
ＥＴ２７からのソースフォロア出力信号と加算される。A signal input to the input terminal 11 is inputted to one input terminal of an adder 3 consisting of resistors 17 and 18 via an emitter follower 7, and is inputted to the other input terminal of the adder 3.
It is added to the source follower output signal from ET27.
加算された信号はＴｒ１９、Ｔｒ２２、抵抗２０ 、２
１ 、２３からなるＤＣ反転アンプ４で増幅され、Ｔｒ
２２からのエミッタフォロアで出力端子２９に出力され
ると同時に５ＹＮＣチップ検出回路５に入力される。こ
の５ＹＮＣチップ検出回路５においては、ダイオード２
４、抵抗２６、コンデンサ２５によって反転アンプ４か
らの反転ビデオ信号のピークレベル、すなわち５ＹＮＣ
信号の先頭値を検出して、ＦＥＴ２７のゲートに人力す
る。ＦＥＴ２７はソースフォロアとして加算器３に出力
信号を人力する。本回路によれば第１図に示すＤＣアン
プ６を省略することができる。The added signals are Tr19, Tr22, resistors 20, 2
Amplified by a DC inverting amplifier 4 consisting of Tr.
The signal is outputted to the output terminal 29 by the emitter follower from 22 and simultaneously inputted to the 5YNC chip detection circuit 5. In this 5YNC chip detection circuit 5, a diode 2
4. The peak level of the inverted video signal from the inverting amplifier 4, that is, 5YNC, is determined by the resistor 26 and capacitor 25.
The leading value of the signal is detected and inputted to the gate of FET27. The FET 27 serves as a source follower and supplies an output signal to the adder 3. According to this circuit, the DC amplifier 6 shown in FIG. 1 can be omitted.
第４図は本発明の他の具体的実施例を示す。FIG. 4 shows another specific embodiment of the invention.
図中第３図と同じ符合をつけたものは同一の働きをし、
Ｔｒ２２までは第３図と同様であるので以下Ｔｒ２２の
エミッタ出力以降について説明を加える。Ｔｒ２２のエ
ミッタから出力される反転ビデオ信号Ｙ＋ＳをＯＰアン
プ３０、ダイオード２４、抵抗２６、コンデンサ２５で
構成されたピーク検出回路に人力して、５ＹＮＣチップ
信号を検出し、この検出信号をＯＰアンプ３１、リファ
レンス電圧３５、抵抗３４（抵抗値Ｒ３４）、３３（抵
抗値Ｒ３３）コンデンサ３２で構成された低周波増幅回
路に人力し、ここ他は第３図と全く同様である。Items with the same reference numbers as in Figure 3 have the same function.
Since the steps up to Tr22 are the same as those shown in FIG. 3, a description will be added below of the emitter output of Tr22. The inverted video signal Y+S output from the emitter of Tr22 is input to a peak detection circuit composed of an OP amplifier 30, a diode 24, a resistor 26, and a capacitor 25 to detect a 5YNC chip signal, and this detection signal is sent to an OP amplifier 31. , reference voltage 35, resistor 34 (resistance value R34), and capacitor 33 (resistance value R33).
［発明の効果］
以上説明したように、画像信号からきわめて安定かつ確
実にサグを除去することができる。[Effects of the Invention] As explained above, sag can be removed from an image signal extremely stably and reliably.
第１図は本発明のビデオ信号処理回路の要部構成を示す
ブロック図、
第２図は第１図の各点における信号波形を示す図、
第３図は本発明の具体的な実施例の回路図、第４図は本
発明の他の具体的な実施例の回路図である。
１・・・入力端子、
２・・・出力端子、
３・・・加算器、
４・・・ＤＣ反転アンプψ′
第１図FIG. 1 is a block diagram showing the main part configuration of a video signal processing circuit according to the present invention, FIG. 2 is a diagram showing signal waveforms at each point in FIG. 1, and FIG. 3 is a diagram showing a specific embodiment of the present invention. Circuit Diagram FIG. 4 is a circuit diagram of another specific embodiment of the present invention. 1...Input terminal, 2...Output terminal, 3...Adder, 4...DC inverting amplifier ψ' Fig. 1
Claims (1)
る検出手段と、 該検出手段からの検出信号とビデオ信号とを相対的に反
転して加算する手段とを具えたことを特徴とするビデオ
信号処理装置。[Claims] The present invention includes a detection means for detecting the level of the leading edge of a synchronizing signal in a video signal, and a means for relatively inverting and adding the detection signal from the detection means and the video signal. Features of video signal processing device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61116380A JPS62272766A (en) | 1986-05-21 | 1986-05-21 | Video signal processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61116380A JPS62272766A (en) | 1986-05-21 | 1986-05-21 | Video signal processor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62272766A true JPS62272766A (en) | 1987-11-26 |
Family
ID=14685568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61116380A Pending JPS62272766A (en) | 1986-05-21 | 1986-05-21 | Video signal processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62272766A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0651565A1 (en) * | 1993-11-02 | 1995-05-03 | Nec Corporation | Circuit for compensating the drift of the level of the direct current of a video signal |
-
1986
- 1986-05-21 JP JP61116380A patent/JPS62272766A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0651565A1 (en) * | 1993-11-02 | 1995-05-03 | Nec Corporation | Circuit for compensating the drift of the level of the direct current of a video signal |
| US5508749A (en) * | 1993-11-02 | 1996-04-16 | Nec Corporation | Sag compensation circuit for a video signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920009186A (en) | Sample hold circuit for CCD image sensor signal | |
| US3002154A (en) | Pulse amplitude detection system | |
| JPS62272766A (en) | Video signal processor | |
| JP3547970B2 (en) | Sync separation circuit | |
| GB2131257A (en) | Switching network with suppressed switching transients | |
| JP2784478B2 (en) | Clamp circuit | |
| JPS6272278A (en) | Synchronizing signal separating device | |
| KR940002286Y1 (en) | Clamping circuit for monitor | |
| JPS61120584A (en) | Synchronizing separating and clamping device | |
| KR950005041B1 (en) | Image signal wave form set-form circuit | |
| JPS595789A (en) | Separating circuit for data signal in video signal | |
| KR930002361Y1 (en) | Clamping circuit | |
| JP2581251B2 (en) | Video line monitoring circuit | |
| JPH0638073A (en) | Synchronization separation circuit | |
| JPH0213514B2 (en) | ||
| KR970008091B1 (en) | Synchronizing signal separation circuit for composite video signal | |
| JPS6214780Y2 (en) | ||
| KR930003975Y1 (en) | Circuit for protecting syncro-signal in vtr | |
| KR940020770A (en) | Kid Clamp Circuit Using Synchronous Signal Splitter | |
| JPH04280578A (en) | Video signal amplifier | |
| KR800001740Y1 (en) | Automatic gain control apparatus | |
| JPS637081A (en) | Video signal processor | |
| JPH05115020A (en) | Video signal dc component recovery circuit | |
| JPH04972A (en) | Vertical synchronizing signal separating circuit | |
| JPS5816382B2 (en) | Eizou Shingo Clamp Cairo |