JPS6214780Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は映像信号のブランキング期間等に挿入
した基準信号のブランキング期間等に挿入した基
準信号の増幅を検出して、自動利得制御
（AGC）ループを動作させる場合の回路を簡易化
することを目的とする。

映像信号のブランキング期間内に挿入した基準
パルスを一定化する様に動作させることによつて
AGCを利かせる回路の従来例を第１図に示す。
第１図において１は加算器であり、バツフアアン
プ８を介した入力映像信号と、ブランキング期間
内のタイミングに基準パルス発生器２で発生され
た基準パルスとを加算する。３は利得変動を有す
る映像信号処理回路で例えば1H（１水平走査期
間）遅延回路等である。４は映像信号処理回路３
の入出力からの信号を受け、その差を増幅する差
動増幅器、５はクランプ回路でブランキング期間
内の基準パルスの存在する期間以外の期間の電位
（すなわちペデスタルレベル）をある直流レベル
にクランプする。６は基準パルスの尖頭値をサン
プルホールドする回路、７はこの直流電位変化を
増幅する直流増幅器でその出力は映像信号処理回
路３内の利得制御用入力端子に接続される。つぎ
に、この回路の動作を第２図を用いて説明する。
第１図の映像信号入力端子に、第２図ａの様な信
号が入力されたとする。基準パルス発生器２から
第２図ｂのパルスを加えると同図ｃの様な波形と
なる。映像信号処理回路３の一例として、1H遅
延回路を考えると３の出力には、第２図ｃの信号
が1H遅延され、しかも利得変動をうけて第２図
ｄの様になる。１の出力と３の出力を差動増幅器
４に導くと、その出力側では第２図ｅの様な波形
が現われる。ｅの波形を見れば分る様に、基準パ
ルスは差がとられるので振幅として少なくなる
が、映像信号は、相隣る走査線間の信号に相関が
なく、お互いに逆極性の場合など、４の出力では
映像信号振幅が極端に増えることになる。映像信
号処理回路３が1H遅延回路がなくても、各種の
映像信号処理を行なつた場合、４の出力側で基準
パルス振幅に比べて、映像信号振幅が極端に大き
くなることは一般にも起りうる。この様に極端に
大きな映像信号をクランプ回路に加えた場合、ク
ランプ電位保持用コンデンサにつながるトランジ
スタのインピーダンスが信号振幅によつて大きく
変化し、クランプのかかりが悪くなる。クランプ
回路は一般に第３図の様に２つのエミツタホロア
接続のトランジスタ１０，１３と１つのスイツチ
ングトランジスタ９から成り、９のベースに加え
られるクランプパルスのタイミングに相当する映
像信号の位置の電位を１１で与えられる電位に固
定する様に、１２のコンデンサに電位を保持させ
るものである。このためにトランジスタ１３の出
力インピーダンスはできるだけ低く、１０の入力
インピーダンスはできるだけ高いことが望まし
い。ところが前述の様に映像信号入力が極端に大
きいと、１３の出力インピーダンス、１０の入力
インピーダンスが信号によつて変化し、クランプ
電位が変動することになる。この様なことをさけ
るため差動増幅器４での利得を押え、４の出力の
映像信号振幅が最大となつても、クランプ動作が
完全となる様にしておかねばならない。したがつ
て、AGCのループ利得を大きくするため、直流
増幅器７を別に設けなくてはならない。ところで
サンプルホールド回路６の動作は、クランプ回路
５でｆのクランプパルスを用いてクランプされた
ｅの信号の、基準パルスの尖頭値電位のみをサン
プルし、1H期間ホールドする。これを図示した
のが第２図ｇである。この電位が直流増幅器で増
幅され３の映像信号処理回路の利得制御端子に入
力されAGC動作が行なわれる。直流増幅器７で
は、温度等によつて直流電位変動があると、
AGC電位に誤差が発生し、正確なAGC動作が行
なわれず、せつかくAGCをかけたにもかかわら
ず、３の利得が一定とならず、７の直流ドリフト
分だけ利得変動が起ることになる。すなわち、７
の直流ドリフトはAGCループ内に入つていない
ことになる。

すなわち、第１図の従来回路の欠点はクランプ
回路５の動作を完全ならしめるため差動増幅器４
の利得を大きくすることができず、十分なAGC
を行なうため、ループ利得を上げるため直流増幅
器７が必要であるが、７の出力に現われる直流ド
リフトはループ内には入らないため、そのドリフ
ト分のAGC誤差が発生し、利得変動の原因とな
ることである。

本考案は上記従来技術の問題点を解消するもの
である。以下本考案の詳細について述べる。第１
図の構成での欠点である直流増幅器７を除くため
には、差動増幅器４で十分な利得を得られる様に
すればよい。このとき、クランプ動作に弊害を与
える映像信号は４〜７の部分では何等利用してい
ないわけであるから、４の入力側であらかじめ削
除しておけば良いわけである。つまり、４の２つ
の入力端子に入つてくる２つの映像信号をブラン
キングし、基準パルスのみを通過させる様にすれ
ば良いわけである。しかし、これを実行するに
は、クランプ回路およびゲート回路が煩雑になる
し、コストも高くつく。

したがつて、第４図の様な構成にすれば、簡単
に上記のことが実現できる。１〜４，６，８は第
１図と全く同じものであるので同一番号を付して
いる。また、１４はFETでＢ端子からのブラン
キングパルスに応動してオンオフする様にせしめ
たものである。第４図の１４の動作について第５
図と共に説明する。第５図ｃ，ｄは第２図ｃ，ｄ
と全く同じものである。ゲートの動作をする
FET１４には逆極性のブランキングパルスｈが
加えられる。パルスｈがHIGHの期間すなわち映
像期間はFETは閉じており、差動増幅器の入力
の両端が短絡されたこととなり、この期間はその
出力には信号は現われない。ところが、ブランキ
ング期間はFETがオフするので、正常な差動増
幅動作となり、両入力の基準パルスの差が増幅さ
れてｉの様に出力に現われる。この差動増幅器の
利得は、基準パルスがサンプルホールド回路のク
ランプ動作を狂わせる迄、十分なダイナミツクレ
ンジを確保することが出来、従来例の様に映像信
号の差の振幅によつて決まる様な不都合なことは
起らない。

以上のように本考案においては利得変動を有す
る映像処理回路の映像信号のブランキング期間内
に基準パルスを挿入し、この基準パルスの波高値
を一定化する様に入、出力の基準レベルを比較し
て、AGCをかける回路において、入出力の基準
レベルを比較するための差動増幅の２つの入力を
ブランキングパルスでオンオフし比較器（差動増
幅器）出力において基準パルスのみが出てくる様
にすることによつて、差動増幅器のダイナミツク
レンジを非常に有効に利用することができる。す
なわち、従来例の様に差動増幅器出力に、映像信
号も現われる構成にしておくと、基準パルス振幅
より映像振幅がはるかに大きくなつてしまう場合
があり確実なクランプ−サンプルホールドが行な
われなくなるが、本考案によると、その様な弊害
は生じず、非常に広い範囲にわたつてAGC動作
を追従させることができる。しかも非常に簡単な
構成で上記の様な大きな効果を得ることができ、
直流増幅器を用いなくてもループゲインを十分に
とることが出来るので、温度による利得変動も少
なく非常にすぐれたAGC回路を得ることができ
る。

【図面の簡単な説明】

第１図は基準パルスを用いて、AGCをかける
場合の従来の一実施例の自動利得制御装置のブロ
ツク構成図、第２図は第１図の動作説明用波形
図、第３図はクランプ動作の説明図、第４図は本
考案の一実施例の自動利得制御装置のブロツク構
成図、第５図は第４図の動作説明用波形図であ
る。 １……加算器、１４……ゲート。

Claims (1)

【実用新案登録請求の範囲】

1H遅延回路等の利得変動を発生する回路と利
得制御回路を含む映像信号処理回路と、映像信号
内の帰線期間に基準となる波高値を有するパルス
を挿入する手段と、前記映像信号処理回路の入出
力を比較するために差動増幅器の両入力にこれら
の信号をそれぞれ入力する手段と、前記差動増幅
器の両入力間に制御電極を有するスイツチング素
子を挿入し制御電極に加えるパルスによつて前記
スイツチング素子をオンオフすることによつて基
準パルス部のみを差動増幅器出力に取出す手段
と、前記差動増幅器出力をサンプルホールドする
手段と、前記サンプルホールド手段によつて得ら
れたAGC電圧を前記映像信号処理回路の利得制
御端子に入力する手段を具備する自動利得制御装
置。