JPS6226839A

JPS6226839A - 半導体基板

Info

Publication number: JPS6226839A
Application number: JP60165893A
Authority: JP
Inventors: Yoshihiro Sakatani; 酒谷　義広
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1985-07-29
Filing date: 1985-07-29
Publication date: 1987-02-04

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は半導体基板に関し、特にＳ１ウエハからチップ
を切シ出す領域（以後、グリッドライン領域と称する）
の加工構造に係る。

〔従来の技術〕

Ｓｔウウェに拡散、ホトエツチング等の工程を経て半導
体素子がつくり込まれると、１枚のウェハ内に同一の素
子が多数個規則的に配列されたものが得られる。そして
、これらの各素子をパッケージに組み込む為に、切シ出
しを行い、個々のチップに分割する。

従来、Ｓｔウウェからチップを切シ出す為のグリッドラ
イン領域７は第５図に示す如く、シリコン基板１上の積
層膜、例えば・ンツシペーション膜５を選択的にエツチ
ング除去する事により形成されていた。また、このグリ
ッドライン領域７には何ら加工が施されてはいなかった
。図において、２はフィールド酸化膜、３は中間絶縁膜
、４は導体配線を示し、各チップ上の半導体素子は、こ
れらを構成要素として形成されている。

そして、チップの切シ出しは、スクライブラインａにダ
イシングブレードを位置決めした後、これを高速回転さ
せる事により行われていた。この場合、ウェハ当シのチ
ップ数を多くするには、グリッドライン領域の幅は出来
る限シ狭い事が望ましいが、ダイシング工程での切断ひ
ずみ等を抑え、歩留り並びに信頼性を維持する為には、
通常１ＯＯＡＷＥ程度の寸法が要さねる。

ま九、グリッドライン領域の加工構造は、特にグラスチ
ックパッケージ塔載チップの場合、ダイシング工程で発
生するクラック等への、外部からの水分侵入が問題とな
シ、信頼性に及ぼす影響が大きい事からこの分野の当業
者が取υ組んでいる重要なテーマでもある。

このように、従来からのダイシング工程は、今後とも踏
襲される技術でアシ、高速回転するダイシンググレード
によってＳｔウウェからチップを切シ分けする際、Ｓｔ
基板あるいは積層膜におけるチッピング、クラ・りの発
生を抑□制する為の対策として、一定幅以上のグリッド
ライン領域が必要とされる。

〔発明が解決しようとする問題点〕

しかしながら、これまでグリッドライン領域幅の縮小、
並びに信頼性向上を同時に満足する技術は得られていな
い。すなわち、従来のグリッドライン領域加工構造では
、ダイシング工程の際のダイシングブレード接触面にお
けるチッピング、あるいはクランク発生を抑制し切れず
、歩留シ並びに信頼性が十分得られないという問題があ
る。また、元来グリッドライン領域の設定は生産性向上
を目的とする高集積度技術、ウェハ大面積化の妨げとな
るものであシ、今後チップの筒集積化、及びウェハの大
面積化により生産性を向上してゆく上で、上記チッピン
グ、クラック発生の歩留シ並びに信頼性に及ぼす影響は
増々大きくなってゆく。

従って、本発明は、上述した従来のグリッドライン領域
の加工構造による、ダイシング工程でのＳｔ基板表面層
及び積層膜におけるチッピング、クラック発生を解消し
、生産性が向上出来るグリッドライン領域加工構造を有
する半導体基板を提供する事を目的とする。

〔問題点を解決するための手段〕

本発明に係る半導体基板においては、グリッドライン領
域に沿って凹設するトレンチ部を形成し次構造とするも
のである。

〔作用〕

本発明においては、半導体基板を、グリッドライン領域
に沿って凹設するトレンチ部を形成した構造とする為、
ダイシング工程において周囲への機械的振動の波及が抑
制され、従って切断ひずみ、及びＳｉ基板表面部ある馳
はパッシベーション膜でのチッピング、クラック等の発
生が抑制される。

〔実施例〕

以下、本発明を図に基いて詳細に説明する。なお、図に
おいて従来例との相当個所には同一符号を付しである。

第１図は、本発明の第１の実施例を示すものであシ、グ
リッドライン領域７には、その両端部がグリッドライン
領域７の両端部に一致させて形成された断面凹状のトレ
ンチ部８が形成されている。

この第１の実施例を形成する為の製造方法としては、ま
ずホトリソグラフィー技術によりレジストマスク（図示
せず）を形成し、次いでフロン系ガスを用いた異方性Ｒ
ＩＥにより、パッシベーション膜５及びＳｔ基板ｌの表
面部を連続的にエツチングして、グリッドライン領域７
にトレンチ部８を形成する。この製造方法は、従来工程
に何ら新たな工程を追加する事な〈実施出来るものであ
る。

また、第２図は本発明の第２の実施例を示す図で、グリ
ッドライン領域７０両端部から、その内方に所定の距離
を置いて断面凹状のトレンチ部８が形成されている。こ
の製造方法としては、まず第２図（ａ）のように、ホト
リソグラフィー技術によりレジストマスク６を形成し、
次に第２図（ｂ）に示すように、等方性ドライエツチン
グ技術を用いてパッシベーション膜５に強制的にオーバ
ーエッチを施す事により、レジストマスク６側端部の下
部にアンダーカット領域（ｂ領域）を形成する。次いで
レジストマスク６を介して、Ｓｉ基板１表面部にフロン
系ガスを用いた異方性ドライエッチングを施す事により
、グリッドライン領域７にトレンチ部８を形成する。そ
の後、レジストマスク６を除去すると第２図（ｅ）に示
す断面形状の加工構造が得られる。この製造方法も、従
来工程に新たな工程を追加する事な〈実施出来る。

なお、第２図（ｂ）に示す工うに、等方性ドライエツチ
ングによりアンダーカット領域（ｂ領域）を形成し、こ
のアンダーカット量を基にトレンチ部８の両端部とグリ
ッドライン領域７の両端部との距離を設定する場合は、
自ら限界が生ずる。従って、この距離をさらに任意に設
定する為には、例えば第３図に示すような本発明の第３
の実施例の製造方法を用いれば良い。すなわち、まず第
３図（ａ）のように／４′ツシペーション膜５の所要部
をエツチング除去してグリッドライン領域７を形成した
後（パッシベーションホトリソ・エツチング工程）この
グリッドライン領域７の両端部上面をも被覆するよう、
レジストマスク６を形成する。次に第３図（ｂ）のよう
に、Ｓｌ基板１に異方性ドライエツチングを施す事によ
り、グリッドライン領域７の両端部からその内方に任意
の距離を置い友、断面凹状のトレンチ部が形成される（
グリッドラインホトリン拳エッチング工程）。このよう
に、この製造方法は従来のパッシベーションホトリソ・
エツチング工程後に、新たなグリッドラインホトリソ・
エツチング工程を導入したものである。

そして第４図は、第４の実施例を示すものであシ、トレ
ンチ部８は、グリッドライン領域７において所定の間隔
を以って形成された２本のトレンチ部により構成されて
いる。この製造方法としては、まず第４図（ａ）に示す
如く、グリッドライン領域７上に２個所、ライン状のく
シ抜き部６′を有するレジストマスク６を形成する。次
にこのレジストマスク６を介して、フロン系ガスを用い
た異方性ドライエツチングを施す事により、Ｓｌ基板１
のグリッドライン領域７に２本のトレンチから成るトレ
ンチ部８を形成する。そして、レジストマスク６を除去
すると第４図（ｂ）に示す断面形状が得られる。なおこ
の場合、レジストマスク６０２本のくシ抜き部６′はグ
リッドライン領域７両端部からある程度距離を以って形
成される事が望ましい。

そして、この製造方法も上記第３図で示した場合と同ｗ
、従来のパツシペ−７ョンホトリ７　ｅエッチング工程
後に、新たにグリッドラインホトリソ・エツチング工程
全導入する事により実施出来る。

この第４の実施例によれば、グリッドライン領域７０両
端部近傍にトレンチ部８を設ける構成としている為、ダ
イシングプＶ−ドによる切断の際、特にチップへの機械
的振動が軽減されるという効果がちる。

以上、本発明の代表的な３実施例について述べたが、ト
レンチ部８を設は之事により、ダイシング工程でのスク
ライプラインａへの位置決めが容易とな９、また切断ひ
ずみ寺の発生が抑制される為、グリッドライン領域７の
幅を、従来の１００μ？ｎ程度からその１／２程度と大
幅に縮小する事が出来る。

〔発明の効果〕

以上、詳細に説明したように、本発明ではグリッドライ
ン領域７に沿ってトレンチ部８を形成した半導体基板構
造としたので、ダイシング工程においてはグイシングプ
レードによる機械的振動等のチックへの波及が十分軽減
され、切断ひずみが緩和される事から、チップ側面（ダ
イシング面）からの表面層クラック、あるいはチッピン
グが抑制される。

従って、ダイシング工程でのチップの歩留シを向上出来
ると共にチップの信頼性、特に経済性に優れるグラスチ
ックパッケージ塔載チップにおける信頼性を向上出来る
という効果がある。

ま念、グリッドライン領域幅を縮小出来るという事から
、チップの高集積及びウェハの大面積化により生産性を
向上する事が出来るという効果もある。

なお、グリッドライン領域７の両端部からある程度の距
離を置いて、トレンチ部８を形成する事によυ、またト
レンチ部８を構成するトレンチの数を増加する事により
上記効果をさらに上げる事が出来る。

【図面の簡単な説明】

第１図は本発明の第１実施例を説明する賛部断＆製造方
法を説明する要部断面図、第４図は本発明の第十実施例
及びその製造方法を説明する要部断面図、第５図は従来
例を示す同様の要部断面図である。 ■・・・Ｓｉ基板、５・・・・９ツシベーシヨン膜、６
・・・レジストマスク、６′・・・〈）抜き部、７・・
・グリッドライン領域、８・・・トレンチ部。木宛凹め第３笑能をＪの矛が’ｌ’Ｉ＋幻囮第３因

Claims

【特許請求の範囲】

（１）チツプ切り出し用のグリッドライン領域の設けら
れた半導体基板において、該グリッドライン領域に沿つ
て凹設するトレンチ部を形成した事を特徴とする半導体
基板。
（２）前記トレンチ部を１本のトレンチで構成すると共
に、その両端部を前記グリッドライン領域の両端部に一
致させて形成した特許請求の範囲第１項記載の半導体基
板。
（３）前記トレンチ部を１本のトレンチで構成すると共
に、前記グリッドライン領域の両端部からその内方に所
定距離を置いて形成した特許請求の範囲第１項記載の半
導体基板。
（４）前記トレンチ部を、前記グリッドライン両端部近
傍の２本のトレンチにより構成した特許請求の範囲第１
項記載の半導体基板。