JPS6214440A - 半導体ウエハ及びその分割方法 - Google Patents
半導体ウエハ及びその分割方法Info
- Publication number
- JPS6214440A JPS6214440A JP60152532A JP15253285A JPS6214440A JP S6214440 A JPS6214440 A JP S6214440A JP 60152532 A JP60152532 A JP 60152532A JP 15253285 A JP15253285 A JP 15253285A JP S6214440 A JPS6214440 A JP S6214440A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- cutting
- grooves
- semiconductor
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dicing (AREA)
- Processing Of Stones Or Stones Resemblance Materials (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、例えば−次固体撮像装置などの半導体装置が
多数配列形成された半導体フェノ１及びそのテップの分
割方法に関するものである。
多数配列形成された半導体フェノ１及びそのテップの分
割方法に関するものである。
従来、集積回路等の半導体装置を製造する場合には、シ
リコン、ガリウムヒ素などの半導体ウェハに種々の処理
を施し、第２図に示す如く一枚のウェハ（ト）上に多く
の装置（ロ）を形成した後、各装置（２）を分割して１
図示しないパッケージに対し、チップボンディング、ワ
イヤボンディングなどを行って実装し、装置として充放
させる。
リコン、ガリウムヒ素などの半導体ウェハに種々の処理
を施し、第２図に示す如く一枚のウェハ（ト）上に多く
の装置（ロ）を形成した後、各装置（２）を分割して１
図示しないパッケージに対し、チップボンディング、ワ
イヤボンディングなどを行って実装し、装置として充放
させる。
ウェハ上の多数の装置ないしチップを各々に分割する方
法としては、例えば次のようなものがある。まず、第６
図に示すように、フェノ１の分割領域はウェハ表面を露
出させ、装ｆｌＬｍ域すなわちデバイスとして作用する
領域（以下、「活性頭載」という）（２）はアルミニク
ムや絶縁膜等で覆うようにし、ウェハ表面としては平面
的となるように各装置をウェハＣ１１３上に形成する。
法としては、例えば次のようなものがある。まず、第６
図に示すように、フェノ１の分割領域はウェハ表面を露
出させ、装ｆｌＬｍ域すなわちデバイスとして作用する
領域（以下、「活性頭載」という）（２）はアルミニク
ムや絶縁膜等で覆うようにし、ウェハ表面としては平面
的となるように各装置をウェハＣ１１３上に形成する。
この後、ウエノ＼Ｑ０上に形成する。この後、ウェハ←
Ｏを粘着シー） Ｑ４に粘り着けるとともに、真空引き
している平滑板ａＱ上に固定してウェハ位置を調整する
。そして。
Ｏを粘着シー） Ｑ４に粘り着けるとともに、真空引き
している平滑板ａＱ上に固定してウェハ位置を調整する
。そして。
ダイヤモンドホイールα碍によって第３図の矢印Ｆ１の
如く切断領域翰を鼻面まで切断し、粘着シートから半導
体装置のチップを取りはずす。以上のようにしてチップ
分割≠が行なｔ）れる。
如く切断領域翰を鼻面まで切断し、粘着シートから半導
体装置のチップを取りはずす。以上のようにしてチップ
分割≠が行なｔ）れる。
ところで、以上のようにして半導体ウェハをダイヤモン
ドホイール０８によって切断すると、切断時の力学的衝
撃により切断面から半導体ウェハ内に矢印Ｆ２の如く転
位等の結晶欠陥やクラックｃ以下、「クラック」と総称
する）翰が導入されることとなる。
ドホイール０８によって切断すると、切断時の力学的衝
撃により切断面から半導体ウェハ内に矢印Ｆ２の如く転
位等の結晶欠陥やクラックｃ以下、「クラック」と総称
する）翰が導入されることとなる。
また、切断面は滑らかな平面とはならず凹凸の激しい面
となる。従って、以上のような分割方法による場合には
、切断領域−を活性領域（ロ）から十分な距離の位置に
設定し、切断時のクラック（イ）が活性領域に到達しな
いようにする必要がある。
となる。従って、以上のような分割方法による場合には
、切断領域−を活性領域（ロ）から十分な距離の位置に
設定し、切断時のクラック（イ）が活性領域に到達しな
いようにする必要がある。
このため、半導体ウェハ上において、活性領域（６）の
近傍、例えば１０μｍ以内の位置で切断を行うと、切断
によるダメージで活性頭＠（イ）が破壊されることとな
り、活性領域近傍での分割は不可能である。
近傍、例えば１０μｍ以内の位置で切断を行うと、切断
によるダメージで活性頭＠（イ）が破壊されることとな
り、活性領域近傍での分割は不可能である。
本発明は、かかる点に鑑みてなされたもので、半導体ウ
ェハ上の装置領域ないし活性領域の近傍で分割を行って
も装置を破壊したり損傷を与えることのない半導体ウェ
ハ及びその分割方法を提供することをその目標とするも
のである。
ェハ上の装置領域ないし活性領域の近傍で分割を行って
も装置を破壊したり損傷を与えることのない半導体ウェ
ハ及びその分割方法を提供することをその目標とするも
のである。
本発明は、半導体装置が多数形成された半導体ウェハの
切断領域に対し、フォトリソグラフィ手段によるエツチ
ングによって、半導体装置の能動深さ以上の溝を形成し
、この溝部分を切断することにより半導体装置のチップ
分割を行うようにしたことを特徴とするものである。
切断領域に対し、フォトリソグラフィ手段によるエツチ
ングによって、半導体装置の能動深さ以上の溝を形成し
、この溝部分を切断することにより半導体装置のチップ
分割を行うようにしたことを特徴とするものである。
本発明によれば、エツチング溝の部分を切断することに
より、これによって半導体ウェハ内に生ずるクラック等
のダメージが半導体装置の活性領域に達するおそれが低
減され、また、切断部分と活性領域との直線距離も増大
してその他の縦方向等のダメージの影響も低減される。
より、これによって半導体ウェハ内に生ずるクラック等
のダメージが半導体装置の活性領域に達するおそれが低
減され、また、切断部分と活性領域との直線距離も増大
してその他の縦方向等のダメージの影響も低減される。
以下本発明の一実施例を添付図面を参照しながら説明す
る。第１図（Ａｌないしく至）には、本発明にかかる半
導体ウェハの製造工程及び分割工程の一実施例が示され
ている。この図において、既に多数の半導体素子ないし
半導体装置が第２図に示す如く形成されているシリコン
などの半導体ウェハ（ＬＯのうち、その主表面上にレジ
スト膜■がまず形成される。すなわち半導体ウェハ〇〇
の主表面側には、活性領域（６）上に素子保護膜（ハ）
が形成されてＳす、その領域はウニ八表面が露出してい
る。そしてこれらの上に、全体としてレジスト液が塗布
されてレジスト膜働が形成される。
る。第１図（Ａｌないしく至）には、本発明にかかる半
導体ウェハの製造工程及び分割工程の一実施例が示され
ている。この図において、既に多数の半導体素子ないし
半導体装置が第２図に示す如く形成されているシリコン
などの半導体ウェハ（ＬＯのうち、その主表面上にレジ
スト膜■がまず形成される。すなわち半導体ウェハ〇〇
の主表面側には、活性領域（６）上に素子保護膜（ハ）
が形成されてＳす、その領域はウニ八表面が露出してい
る。そしてこれらの上に、全体としてレジスト液が塗布
されてレジスト膜働が形成される。
次に、所定の切断領域に対応するパターンを有するマス
クを用いて露光、現像を行い、第１図囚に示すように、
所定頭載のレジスト膜（１）を除去する。
クを用いて露光、現像を行い、第１図囚に示すように、
所定頭載のレジスト膜（１）を除去する。
次に、以上のようＫしてバターニングされたレジスト膜
翰を有する半導体ウェハαＯを、エツチング性ガスある
いはエツチング液中に浸し、４′導体ウェハαＯのエツ
チングを行う（第１図（Ｂ）参照）。
翰を有する半導体ウェハαＯを、エツチング性ガスある
いはエツチング液中に浸し、４′導体ウェハαＯのエツ
チングを行う（第１図（Ｂ）参照）。
詳述すると、例えば半導体ウェハ（１０がシリコンであ
ればＳＦ、のプラズマガス中にさらすことにより半導体
ウェハ（ト）のエツチングが行なわれて溝（至）が形成
される。なお、レジスト膜（ト）は、エツチング物質（
上記例ではＳＦ、プラズマガス）に対して耐性のあるも
のが選択される。また、溝０４は、活性領域（２）の能
動深さ以上の深さに形成される。
ればＳＦ、のプラズマガス中にさらすことにより半導体
ウェハ（ト）のエツチングが行なわれて溝（至）が形成
される。なお、レジスト膜（ト）は、エツチング物質（
上記例ではＳＦ、プラズマガス）に対して耐性のあるも
のが選択される。また、溝０４は、活性領域（２）の能
動深さ以上の深さに形成される。
次に１以上のエツチングの終了後第１図ＦＣ＋に示すよ
うに、半導体ウニ八α値からレジス）ｍ（１）を除去し
、半導体ウェハＱＯの裏面側に粘着シートα４を貼り付
け、更にダイシング装置ｔ（図示せず）の平滑板Ｍ上に
置く。そして半導体ウェハαＯの位置合わせな行った後
、半導体ウェハ（１０を平滑板αθ上に真空チャックＣ
図示せず）で固定する。
うに、半導体ウニ八α値からレジス）ｍ（１）を除去し
、半導体ウェハＱＯの裏面側に粘着シートα４を貼り付
け、更にダイシング装置ｔ（図示せず）の平滑板Ｍ上に
置く。そして半導体ウェハαＯの位置合わせな行った後
、半導体ウェハ（１０を平滑板αθ上に真空チャックＣ
図示せず）で固定する。
次に、第１図０に示すように、固定した半導体ウェハａ
Ｏのうち、溝（イ）の切断領域（ロ）の部分を、ダイヤ
モンドホイール０８で裏面まで切断する。この作業の後
、各チップを粘着シートα◆から取りはずすことにより
、半導体ウェハαＯの分割が完了する。
Ｏのうち、溝（イ）の切断領域（ロ）の部分を、ダイヤ
モンドホイール０８で裏面まで切断する。この作業の後
、各チップを粘着シートα◆から取りはずすことにより
、半導体ウェハαＯの分割が完了する。
次に、第４図を参照しながら上記実施例に８ける切断時
の作用について説明する。切断時においては、第４図に
示すように、ダイヤモンドホイールα神により矢印ＦＡ
の如く半導体ウェハｑＱを切断する。ダイヤモンドホイ
ールαａは、まず溝０■の底部に達し、ここから半導体
ウェハＣＵ）内に侵入する。
の作用について説明する。切断時においては、第４図に
示すように、ダイヤモンドホイールα神により矢印ＦＡ
の如く半導体ウェハｑＱを切断する。ダイヤモンドホイ
ールαａは、まず溝０■の底部に達し、ここから半導体
ウェハＣＵ）内に侵入する。
半導体ウェハαＯが切削されると、クラック翰が矢印Ｆ
Ｂの方向に生する。しかし、前述したように、活性鎮Ｍ
Ｕは半導体ワエハ明の主表面側にあり、溝０のは、活性
領域（６）の能動深さ以上の深さとなるように形成され
ている。
Ｂの方向に生する。しかし、前述したように、活性鎮Ｍ
Ｕは半導体ワエハ明の主表面側にあり、溝０のは、活性
領域（６）の能動深さ以上の深さとなるように形成され
ている。
このため、ダイヤモンドホイールＱ８による切断によっ
て生ずるクラック翰は活性領域（６）に達することがな
い。従って、切断領域（ロ）を活性領域（２）の近傍に
設定することができる。
て生ずるクラック翰は活性領域（６）に達することがな
い。従って、切断領域（ロ）を活性領域（２）の近傍に
設定することができる。
なＳ１本発明は（”］ら上記実施例に限定されるもので
はなく、例えば、半導体ウェハ上の溝内の切断領域を、
ダイヤモンドホイールで半導体ウニへの約半分程度切削
するかあるいはダイヤモンドポイントによりスクライブ
したのち、ウェハ裏面側にローラなどを用いて切断部分
に曲げモーメントを与え、半導体ウェハのへき閣外を利
用して分割するようにしてもよい。また、他の分割法と
して、半導体ウェハの溝内の切断領域の部分を、ダイヤ
モンドカッター等でへき開する方法も可能である。
はなく、例えば、半導体ウェハ上の溝内の切断領域を、
ダイヤモンドホイールで半導体ウニへの約半分程度切削
するかあるいはダイヤモンドポイントによりスクライブ
したのち、ウェハ裏面側にローラなどを用いて切断部分
に曲げモーメントを与え、半導体ウェハのへき閣外を利
用して分割するようにしてもよい。また、他の分割法と
して、半導体ウェハの溝内の切断領域の部分を、ダイヤ
モンドカッター等でへき開する方法も可能である。
上記実施例によれば、切断領域を活性領域の近傍に設定
することができるため、ウェハ上に３ける素子数を増大
させることも可能となるとともに。
することができるため、ウェハ上に３ける素子数を増大
させることも可能となるとともに。
チップが小型化され、パッケージも小型化できるという
効果がある。
効果がある。
以上説明したように、本発明による半導体ウェハ及びそ
の分割方法によれば、半導体ウェハの切断領域にエツチ
ング技術によりあらかじめ溝を形成し、この後に切断を
行うこととしたので、切断による半導体装置へのダメー
ジを良好に低減することができるとともに、装置近傍で
分割を行うことができるという効果がある。
の分割方法によれば、半導体ウェハの切断領域にエツチ
ング技術によりあらかじめ溝を形成し、この後に切断を
行うこととしたので、切断による半導体装置へのダメー
ジを良好に低減することができるとともに、装置近傍で
分割を行うことができるという効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例を丞す半導体ウェハの主要部
分の断面図、第２図は多数の半導体装置が形成された半
導体ウェハの一例を示す斜視図、第３図は従来の分割方
法を示す断面図、第４図は上記実施例における分割方法
を示す断面図であも図において、αＯは半導体ウェハ、
（２）は活性領域、αａはダイヤモンドホイール、（ホ
）、０４は切断領域、凶はり→ツク、（イ）は溝である
。 な８、回申、同一符号は同−又は相当部分を示すものと
する。 代理人 弁理士 佐 藤 正 年 第２図 第３図 第４図
分の断面図、第２図は多数の半導体装置が形成された半
導体ウェハの一例を示す斜視図、第３図は従来の分割方
法を示す断面図、第４図は上記実施例における分割方法
を示す断面図であも図において、αＯは半導体ウェハ、
（２）は活性領域、αａはダイヤモンドホイール、（ホ
）、０４は切断領域、凶はり→ツク、（イ）は溝である
。 な８、回申、同一符号は同−又は相当部分を示すものと
する。 代理人 弁理士 佐 藤 正 年 第２図 第３図 第４図
Claims (2)
- （１）少なくともその一方の主表面側に半導体装置が多
数形成されている半導体ウェハにおいて、前記半導体ウ
ェハの切断領域に、フォトリソグラフィ手段によるエッ
チングにより該半導体装置の能動深さ以上に溝を形成し
たことを特徴とする半導体ウェハ。 - （２）半導体ウェハの少なくともその一方の主表面側に
半導体装置が多数形成されており、切断領域で各半導体
装置のチップを分割する半導体ウェハの分割方法におい
て、 前記切断領域に、フォトリソグラフィ手段によるエッチ
ングによつて半導体装置の能動深さ以上に溝を形成する
工程と、 該溝の領域を切断する工程とを含むことを特徴とする半
導体ウエハの分割方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60152532A JPS6214440A (ja) | 1985-07-12 | 1985-07-12 | 半導体ウエハ及びその分割方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60152532A JPS6214440A (ja) | 1985-07-12 | 1985-07-12 | 半導体ウエハ及びその分割方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6214440A true JPS6214440A (ja) | 1987-01-23 |
Family
ID=15542495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60152532A Pending JPS6214440A (ja) | 1985-07-12 | 1985-07-12 | 半導体ウエハ及びその分割方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6214440A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0444336A (ja) * | 1990-06-12 | 1992-02-14 | Nec Kyushu Ltd | 半導体装置の製造方法 |
| JPH0529454A (ja) * | 1991-07-19 | 1993-02-05 | Seikosha Co Ltd | 半導体集積回路チツプの製造方法 |
| WO1997047029A1 (fr) * | 1996-06-07 | 1997-12-11 | Rohm Co., Ltd. | Puce de semiconducteur et son procede de production |
| US6107161A (en) * | 1996-06-07 | 2000-08-22 | Rohm Co., Ltd. | Semiconductor chip and a method for manufacturing thereof |
| CN105895583A (zh) * | 2015-02-13 | 2016-08-24 | 台湾积体电路制造股份有限公司 | 半导体器件和方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50105391A (ja) * | 1974-01-28 | 1975-08-20 | ||
| JPS5164369A (ja) * | 1974-12-02 | 1976-06-03 | New Nippon Electric Co | Mesagatahandotaisoshino seizohoho |
| JPS5553474A (en) * | 1978-10-13 | 1980-04-18 | Exxon Research Engineering Co | Method of splitting wafer of semiconductor diode laser |
-
1985
- 1985-07-12 JP JP60152532A patent/JPS6214440A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50105391A (ja) * | 1974-01-28 | 1975-08-20 | ||
| JPS5164369A (ja) * | 1974-12-02 | 1976-06-03 | New Nippon Electric Co | Mesagatahandotaisoshino seizohoho |
| JPS5553474A (en) * | 1978-10-13 | 1980-04-18 | Exxon Research Engineering Co | Method of splitting wafer of semiconductor diode laser |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0444336A (ja) * | 1990-06-12 | 1992-02-14 | Nec Kyushu Ltd | 半導体装置の製造方法 |
| JPH0529454A (ja) * | 1991-07-19 | 1993-02-05 | Seikosha Co Ltd | 半導体集積回路チツプの製造方法 |
| WO1997047029A1 (fr) * | 1996-06-07 | 1997-12-11 | Rohm Co., Ltd. | Puce de semiconducteur et son procede de production |
| US6107161A (en) * | 1996-06-07 | 2000-08-22 | Rohm Co., Ltd. | Semiconductor chip and a method for manufacturing thereof |
| CN105895583A (zh) * | 2015-02-13 | 2016-08-24 | 台湾积体电路制造股份有限公司 | 半导体器件和方法 |
| US10163709B2 (en) | 2015-02-13 | 2018-12-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method |
| US10510604B2 (en) | 2015-02-13 | 2019-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method |
| US11688639B2 (en) | 2015-02-13 | 2023-06-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100588412B1 (ko) | 반도체 웨이퍼 분할방법 | |
| KR100741864B1 (ko) | 반도체장치의 제조방법 | |
| US5904546A (en) | Method and apparatus for dicing semiconductor wafers | |
| US6642127B2 (en) | Method for dicing a semiconductor wafer | |
| US3897627A (en) | Method for manufacturing semiconductor devices | |
| JP3910843B2 (ja) | 半導体素子分離方法及び半導体素子分離装置 | |
| US10510626B2 (en) | Method for use in manufacturing a semiconductor device die | |
| JP2009099681A (ja) | 基板の個片化方法 | |
| KR101784655B1 (ko) | 반도체 디바이스 및 방법 | |
| JPH08250456A (ja) | 半導体基板上における高密度集積回路の製造方法 | |
| US9490103B2 (en) | Separation of chips on a substrate | |
| KR20070071965A (ko) | 실리콘 직접 접합 방법 | |
| JP2018046208A (ja) | ウエーハの加工方法 | |
| US8030180B2 (en) | Method of manufacturing a semiconductor device | |
| JPH08293476A (ja) | 半導体集積回路装置の製造方法および半導体ウエハならびにフォトマスク | |
| JP5271610B2 (ja) | 半導体装置の製造方法 | |
| JPS6214440A (ja) | 半導体ウエハ及びその分割方法 | |
| EP1580806A2 (en) | Semiconductor wafer, method of manufacturing the same, and method of manufacturing a semiconductor device | |
| KR20070074937A (ko) | 스크라이브 레인의 트렌치를 이용한 반도체 웨이퍼의다이싱 방법 | |
| JPS6226839A (ja) | 半導体基板 | |
| JP2004221423A (ja) | 半導体装置の製造方法 | |
| CN114530414A (zh) | 半导体芯片制造方法 | |
| TWI771893B (zh) | 陣列式晶片的切割方法 | |
| JPH02162750A (ja) | 半導体装置の製造方法 | |
| US9059273B2 (en) | Methods for processing a semiconductor wafer |