JPS622654A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体装置およびその製造方法に係り、特に微
細コンタクトホールを形成するものに使用される。

〔発明の技術的背景〕

従来、半導体基板表面に形成された薄膜層の所望の部分
にコンタクト用の開孔（コンタクトホール）を形成し、
半導体基板との間にコンタクトを取る方法が用いられて
いる。以下、従来のコンタクトホール形成方法を説明す
る。

第２図（ａ）〜（Ｃ）は従来のコンタクトホール形成方
法を説明するための、工程別の断面図である。半導体基
板１上に薄膜層として例えば酸化Ｉ！１２を形成し、そ
の表面にレジスｌ〜３を塗布したのちバターニングを行
ない、所望の部分に開孔を形成する。次いで、このレジ
スト３をマスクとして酸化膜２をエツチングし、第２図
（ｂ）に示すような構造を得る。次いで、第２図（Ｃ）
に示すようなレジスト３を剥離したのち、電極配線用の
アルミニウム層４を堆積して所望のバターニングを施こ
し、半導体基板１との間のコンタクトを取る。

〔背景技術の問題点〕

このような従来のコンタクトホール形成方法では、コン
タクトホールが微細になると電極配線材料のカバレッジ
が悪くなる。このため、アルミニウムＨ４のオーブン不
良を生ずることがある。

第３図はこのオーブン不良を説明するための素子断面図
である。図示の通り、酸化膜２の開孔段差部でアルミニ
ウム層４が段切れをおこし、オーブン不良が発生する。

このような段切れによるオーブン不良は、酸化Ｉｔ！Ｊ
２が厚い場合や開孔が微細な場合に発生しやりい。また
、たとえオーブン不良が生じなくても、第４図に示すよ
うにコンタクトホールの側壁において、電極材料である
アルミニウム層４が薄くなってしまうことがある。

このような場合、配線抵抗が増大して素子特性に悪影響
を及ぼすことがある。また、電流密度の高い部分でこの
ような現象が発生すると、長時間使用しているうちに断
線をおこすことがあり、信頼性上の大ぎな問題となる。

〔発明の目的〕

本発明は上述した欠点を除去するためになされたもので
、電極配線材料のカバレッジを改善して、オーブン不良
やコンタクトホール側壁面における電極配線材料の薄膜
化を防止した半導体装置およびその製造方法を提供する
ことを目的とする。

〔発明の概要〕

上記の目的を達成するため本発明は、コンタクトホール
の内径が上側ずなわち配線層側から下側ずなわち導電層
側に向って、順次小さくなるようにした半導体装置およ
びその製造方法を提供するものである。

〔発明の実施例〕

以下、本発明の実施例を図面に基づいて詳細に説明する
。

第１図（ａ）〜（ｆ）は本発明の一実施例を説明するた
めの、工程別の断面図である。まず第１図（ａ）に示す
ように、半導体（例えばシリコン）基板１１にコンタク
トを取るためにｎ型不純物を拡散し、ｎ＋拡散層１２を
形成する。次いで第１図（ｂ）に示すように、この半導
体基板１１の表面に酸化１１３を３０００人の厚さで堆
積し、その上に不純物濃度が１×１０２０ＣｒＡ−２の
リンガラス１４を４０００人の厚さで堆積し、その上に
不純物濃度が１× １０２’ｃｍ−２のリンガラス１５を３０００人の厚さ
で堆積し、多層構造の薄膜層を形成する。

次いで、この多層構造の薄ＷＡ層の表面にレジスト１７
を塗布し、コンタクトホール開孔予定部１６にレジス１
−が残存しないようにバターニングする。次いで第１図
（ｄ）に示すように、レジスト１７をマスクとして高不
純物のリンガラス１５、低不純物のリンガラス１４およ
び酸化膜１３を、それぞれ反応性イオンエ゛ツチングを
用いてエツチングする。この反応性イオンエツヂングで
は、水平方向にエツチングが進むいわゆるナイドエツチ
ングが比較的少ない。このため、第１図（ｄ＞に示すよ
うに、垂直方向のみにエツチングが進んで開孔が得られ
る。

次いで第１図（ｅ）に示すように、レジスト１７を剥離
したのち、この多層構造の薄膜層の水平方向のエツチン
グを行う。本実施例の場合には、弗酸：水−１：１００
の水溶液を用いて、薄膜層１３．１４．１５を開孔の内
側面からエツチングする。本実施例で用いた４１１１層
は、リンを不純物として包含する酸化膜であって下層膜
よりも上層膜の方がリン濃度が高いため、上層膜の方が
エツチングレートが高い。従って、第１図（ｅ）に示す
ようにコンタクトホールにテーバがついた形状を得るこ
とができる。

このように本実施例は、不純物濃度の異なる薄膜層を多
層にし、そのエツチングレートの違いを利用してコンタ
ク１〜ホールの側壁にテーバをつけるようにしている。

そのために、薄膜層のエツチングレートがそれに含有さ
れる不純物の濃度によりほぼ決り、高温度はどエッチン
グレートが高い事実を利用している。

次いで第１図（ｆ）に示すように、アルミニウム層１８
を被着して半導体基板１１とコンタクトを取る。

本発明が以上の実施例に限定されないことは言うまでも
ない。上記実施例においては、薄膜層として多層構造の
リンを不純物として包含する酸化膜を用いたが、不純物
としてボロンを用いることもできる。また、薄膜層は酸
化膜に限定されるものではなく、チッ化膜等の絶縁層も
同様に使用することができる。

また、エツチングによってコンタクトホールが形成され
る絶縁層は、薄膜層を積み重ねたものに限らず、例えば
不純物濃度が徐々に変化していく一層のものであっても
よい。そして、このような絶縁層の形成は、例えば気相
成長や加速電圧による不純物イオンの注入により実現す
ることができる。

なお、反応性イオンエツチングの終了後、開孔部に淵醍
差に応じたエツチングを施こすことによりテーバを持た
せる際のエツチング量は、薄膜層の濃度やエッチャント
の濃度および薄膜層の厚さ等を加味して、必要な条件を
算出しなければならない。このようにすることによりコ
ンタクトホールのテーバを、不純物１１度やその組合せ
により調整できる。

〔発明の効果〕

以上の通り本発明では、コンタクトホールの内径が上側
から下側に向って小さくなるようテーバを付けたので、
電極配線材料のカバレッジを改善することができる半導
体装置およびその製造方法が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例を説明するための工程別の断
面図、第２図５よ従来のコンタクトホールの形成方法を
説明するための工程別の断面図、第３図および第４図は
電極の配線材料のカバレッジを説明するための断面図で
ある。 １１・・・半導体基板、１３・・・酸化膜、１４．．１
５・・・リンガラス、１６・・・コンタクトホール開孔
予定部、１８・・・電極配線用のアルミニウム層。

Claims (1)

1. 【特許請求の範囲】 １、半導体基板上の導電層を絶縁層で覆い、この絶縁層
   に形成されたコンタクトホールを介して前記導電層と前
   記絶縁層上の配線層とを電気的に接続した半導体装置に
   おいて、 前記コンタクトホールの内径が前記配線層側から前記導
   電層側に向って順次小さくなるようにしたことを特徴と
   する半導体装置。 ２、半導体基板上に導電層を形成する第１の工程と、こ
   の導電層上に上側から下側に向つて順次エッチングレー
   トが小さくなるような絶縁層を形成する第２の工程と、
   前記絶縁層のコンタクトホール形成予定部分を垂直方向
   にエッチングして開孔を形成する第３の工程と、この第
   ３の工程で形成された開孔を内側面から水平方向にエッ
   チングしてコンタクトホールを形成する第４の工程と、
   前記絶縁層上に配線層を形成し前記コンタクトホールを
   介してこの配線層と前記導電層とを接続する第５の工程
   とを備える半導体装置の製造方法。 ３、前記第２の工程は、前記導電層上に上側から下側に
   向って順次不純物濃度が低くなるようにした絶縁層を形
   成する工程である特許請求の範囲第２項記載の半導体装
   置の製造方法。 ４、前記第２の工程は、前記導電層上に順次不純物濃度
   の高い絶縁層を複数重ねて形成する工程である特許請求
   の範囲第２項記載の半導体装置の製造方法。 ５、前記絶縁層は不純物としてリンを含有するリンガラ
   スである特許請求の範囲第２項乃至第４項のいずれかに
   記載の半導体装置の製造方法。 ６、前記絶縁層は不純物としてボロンを含有するボロン
   ガラスである特許請求の範囲第２項乃至第４項のいずれ
   かに記載の半導体装置の製造方法。 ７、前記第３の工程は、反応性イオンエッチング法を用
   いる特許請求の範囲第２項乃至第６項のいずれかに記載
   の半導体装置の製造方法。 ８、前記第４の工程は、希弗酸によるエッチング法を用
   いる特許請求の範囲第２項乃至第６項のいずれかに記載
   の半導体装置の製造方法。