JPS59232443A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59232443A JPS59232443A JP10697983A JP10697983A JPS59232443A JP S59232443 A JPS59232443 A JP S59232443A JP 10697983 A JP10697983 A JP 10697983A JP 10697983 A JP10697983 A JP 10697983A JP S59232443 A JPS59232443 A JP S59232443A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode window
- insulating film
- wiring
- window
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の属する技術分野の説明
本発明は半導体装置の製造方法に関し、層間絶縁膜にお
ける電極窓の形成方法に関するものである。
ける電極窓の形成方法に関するものである。
（２）従来技術の説明
半導体装置等で適用される配線構造においては、下層配
線（または機能素子層）と上層配線が、これらの間にあ
る珪酸ガラスからなる絶縁膜によって絶縁されており、
この絶縁膜に設けられる孔（電極窓）によって下層配線
と上層配線とが電気的に接続されている。従来この電極
窓を形成するに際して、形成精度の優れたドライ・エツ
チング法が用いられているが、ドライエツチング法で形
成された電極窓の上縁部は、非常に鋭利な形成となり絶
縁層上にこれら電極窓において下層配線と接続する上層
配線を形成した際に、該上層配線が前記鋭利な電極窓に
おいて断線障害を起すという問題がある。特に、絶縁層
が厚くて窓の段差（すなわち絶縁層上面と下層配線表面
との差）が大きい場合や窓の側面傾斜があまシない場合
などに上述した欠点が生じやすい。尚従来は、上記障害
を防止するために電極窓形成後絶縁層を熔融（メルト）
シて窓上縁部の角を落して丸くする方法や、多層配線の
場合、まずウェットエツチングし電極窓上縁部をオーバ
ーエツチングによシテーパ状に開孔し次いでドライエツ
チングし下層配線面を表出する方法により電極窓側面に
傾斜を設けているＯ しかしこれらの防止策は製造工程が増加しまた、エツチ
ング条件の設定管理が困難であり必ずしも十分でなかっ
た。
線（または機能素子層）と上層配線が、これらの間にあ
る珪酸ガラスからなる絶縁膜によって絶縁されており、
この絶縁膜に設けられる孔（電極窓）によって下層配線
と上層配線とが電気的に接続されている。従来この電極
窓を形成するに際して、形成精度の優れたドライ・エツ
チング法が用いられているが、ドライエツチング法で形
成された電極窓の上縁部は、非常に鋭利な形成となり絶
縁層上にこれら電極窓において下層配線と接続する上層
配線を形成した際に、該上層配線が前記鋭利な電極窓に
おいて断線障害を起すという問題がある。特に、絶縁層
が厚くて窓の段差（すなわち絶縁層上面と下層配線表面
との差）が大きい場合や窓の側面傾斜があまシない場合
などに上述した欠点が生じやすい。尚従来は、上記障害
を防止するために電極窓形成後絶縁層を熔融（メルト）
シて窓上縁部の角を落して丸くする方法や、多層配線の
場合、まずウェットエツチングし電極窓上縁部をオーバ
ーエツチングによシテーパ状に開孔し次いでドライエツ
チングし下層配線面を表出する方法により電極窓側面に
傾斜を設けているＯ しかしこれらの防止策は製造工程が増加しまた、エツチ
ング条件の設定管理が困難であり必ずしも十分でなかっ
た。
（３）発明の詳細な説明
本発明は、上記問題点に鑑み、製造工程を増すことなく
シ、かも電極窓の上級部を緩やかな勾配に形成し下層配
線と上層配線との接続が確実に達成できる層間絶縁膜の
構造を形成する方法を提供することにある。
シ、かも電極窓の上級部を緩やかな勾配に形成し下層配
線と上層配線との接続が確実に達成できる層間絶縁膜の
構造を形成する方法を提供することにある。
（４）発明の構成
前述の目的は次のような層間絶縁膜の形成方法によって
工程を増加することなく達成できる。
工程を増加することなく達成できる。
すなわち、不純物を含む珪酸ガラスからなる層間絶縁膜
を形成する際にエツチング速度の遅い低濃度の不純物を
含む珪酸ガラスから除々または段階的にエツチング速度
の速い高濃度の不純物を含む珪酸ガラスに変化させて形
成しておくことにより、次工程での電極窓開孔の際に、
ウェットエツチングすることでＮ極窓１１１］面に緩や
かな勾配を設けながらテーパ状にη１極窓を開孔し下層
配線を表出する工程を有することを特徴とする。
を形成する際にエツチング速度の遅い低濃度の不純物を
含む珪酸ガラスから除々または段階的にエツチング速度
の速い高濃度の不純物を含む珪酸ガラスに変化させて形
成しておくことにより、次工程での電極窓開孔の際に、
ウェットエツチングすることでＮ極窓１１１］面に緩や
かな勾配を設けながらテーパ状にη１極窓を開孔し下層
配線を表出する工程を有することを特徴とする。
（５）発明の原理と作用の説明
本発明は前記層間絶縁膜として使用される珪酸ガラスの
不純物濃度の差によるエツチング速度（レート）の差を
利用し電極窓上縁部のエツチング速度を促進することで
オーバーエッチによし前記上級部の角を落とし傾斜させ
ている。
不純物濃度の差によるエツチング速度（レート）の差を
利用し電極窓上縁部のエツチング速度を促進することで
オーバーエッチによし前記上級部の角を落とし傾斜させ
ている。
（６） この発明の詳細な説明
以下本発明を第１図の（ａ）がら（ｄ）に示す一実施例
の工程断面図に従って詳細に説明する。
の工程断面図に従って詳細に説明する。
本発明の方法を用いて燐珪酸ガラス（ｐｓｏ）からなる
層間絶縁膜に電極窓を形成する除には、第１図（ａ）に
示すように下層配、＃Ｐ１上に化学気相成長（ＣＶＤ）
法により、例えば１〔μｍ）程度のＰＳＧｉ２’を被着
するが、コノ時初Ｊ′ｌＪ１ノＰｓＧ層低部２ａの燐濃
度は低く、例えば４ 〔ｍｏｌチ〕程度とし除々に燐濃
匠を増しながら被着し衆終的に上部２ｂの燐濃度ケ１３
（ｍｏＡ！％〕程度になるよう形成する。次いで第１
図（ｂ）に示すようにＰＳＧ層２上にフォトプロセスに
より電極窓エツチング用窓３を有するフォト・レジスト
層４を形成する。次いで第１図（Ｃ）に示すように例え
ばバッフアート弗酸（弗化アンモニウムと弗化水素の混
合液）を用いウェット・エツチングにより前記フォト・
レジストをマスクとしてＰＳＧ層２に電極窓５を形成す
る。この際該ＰＳＧＪ脅２の上部２ｂと下部２ａの前記
燐濃度差によるエツチング速度（レート）の差（例えば
前記４（ｍｏ１％：ｌと１３ （ｍｏ１％）のレート差
は、後者がおよそ１５倍速い。）により」一部ＰＳＧ層
２ｂ部分はオーバーエツチングされ、電極窓５の側面は
緩やかな勾配となりテーバ状に開孔される。
層間絶縁膜に電極窓を形成する除には、第１図（ａ）に
示すように下層配、＃Ｐ１上に化学気相成長（ＣＶＤ）
法により、例えば１〔μｍ）程度のＰＳＧｉ２’を被着
するが、コノ時初Ｊ′ｌＪ１ノＰｓＧ層低部２ａの燐濃
度は低く、例えば４ 〔ｍｏｌチ〕程度とし除々に燐濃
匠を増しながら被着し衆終的に上部２ｂの燐濃度ケ１３
（ｍｏＡ！％〕程度になるよう形成する。次いで第１
図（ｂ）に示すようにＰＳＧ層２上にフォトプロセスに
より電極窓エツチング用窓３を有するフォト・レジスト
層４を形成する。次いで第１図（Ｃ）に示すように例え
ばバッフアート弗酸（弗化アンモニウムと弗化水素の混
合液）を用いウェット・エツチングにより前記フォト・
レジストをマスクとしてＰＳＧ層２に電極窓５を形成す
る。この際該ＰＳＧＪ脅２の上部２ｂと下部２ａの前記
燐濃度差によるエツチング速度（レート）の差（例えば
前記４（ｍｏ１％：ｌと１３ （ｍｏ１％）のレート差
は、後者がおよそ１５倍速い。）により」一部ＰＳＧ層
２ｂ部分はオーバーエツチングされ、電極窓５の側面は
緩やかな勾配となりテーバ状に開孔される。
次いで前記フォトレジスト層を除去して後、該ＰＳＧ層
２上に蒸着法等により第１図（ｄ）に示すようにアルミ
ニウム等の金属からなる約１〔μｍ〕程度の上部配線層
６を形成する。
２上に蒸着法等により第１図（ｄ）に示すようにアルミ
ニウム等の金属からなる約１〔μｍ〕程度の上部配線層
６を形成する。
上記のように緩やかな勾配の側面を有する電極窓５上に
形成した上部配線層６は前記電極窓５の」二縁部（でお
いて被清さねる１ツさが極端に薄くなることがないので
該上層配線形成工程においては、勿論断線が発生するこ
とがなくまた、該半導体装置の動作時において配線が発
熱し断線を誘起することもない。
形成した上部配線層６は前記電極窓５の」二縁部（でお
いて被清さねる１ツさが極端に薄くなることがないので
該上層配線形成工程においては、勿論断線が発生するこ
とがなくまた、該半導体装置の動作時において配線が発
熱し断線を誘起することもない。
尚、上記実施例においては本発明を・燐珪酸ガラス（ｐ
ｓｏ）からなる絶縁層について説、明したが本発明の方
法は上記に限らず１哨珪酸ガラス（ＢＳＧ）等からなる
絶縁層に対しても適用可能である。また、上記実施例に
おいては、多層配線構造の上層配線と下層配線間の絶縁
層について説明したが、本発明の方法は、−上記Ｉで限
らず、半導体機能素子層と配線層の間における絶縁層に
対しても適用可能である。
ｓｏ）からなる絶縁層について説、明したが本発明の方
法は上記に限らず１哨珪酸ガラス（ＢＳＧ）等からなる
絶縁層に対しても適用可能である。また、上記実施例に
おいては、多層配線構造の上層配線と下層配線間の絶縁
層について説明したが、本発明の方法は、−上記Ｉで限
らず、半導体機能素子層と配線層の間における絶縁層に
対しても適用可能である。
（７）発明の詳細な説明
本発明は以上説明したように珪Ｃ！ガラスからなる絶縁
層の上部不純物濃度と下部不糾、物；酬度を変化させる
ことにより電極窓形成の際に、電極窓側面に傾斜を設は
断線障害を防止し半導体装置製造工程での歩留りを向上
させる効果がある０
層の上部不純物濃度と下部不糾、物；酬度を変化させる
ことにより電極窓形成の際に、電極窓側面に傾斜を設は
断線障害を防止し半導体装置製造工程での歩留りを向上
させる効果がある０
第１図は本発明の一実施例を示した工程断面図である。
尚、図において、１・・・・・・下層配線、２・・・・
・・燐珪酸ガラス（ＰＳＧ）、２ ａ・・・・・・低減
度ＰＳＧ領域、２ｂ・・・・・・高濃度ＰＳＧ領域、３
・・・・・・電極窓エツチング用窓、４・・・・・・フ
ォト・レジスト層、５・・・・・・電極窓、６・・・・
・・上層配線。
・・燐珪酸ガラス（ＰＳＧ）、２ ａ・・・・・・低減
度ＰＳＧ領域、２ｂ・・・・・・高濃度ＰＳＧ領域、３
・・・・・・電極窓エツチング用窓、４・・・・・・フ
ォト・レジスト層、５・・・・・・電極窓、６・・・・
・・上層配線。
Claims (1)
- 半導体基板上の不純物を含む珪酸ガラスからなる層間絶
縁膜を形成する工程において、珪酸ガラスの不純物濃度
を除々（または段階的）Ｋ増加させて、前記絶縁＋ＪＣ
：Ｘ ｆ：形成する工程を有することを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10697983A JPS59232443A (ja) | 1983-06-15 | 1983-06-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10697983A JPS59232443A (ja) | 1983-06-15 | 1983-06-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59232443A true JPS59232443A (ja) | 1984-12-27 |
Family
ID=14447391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10697983A Pending JPS59232443A (ja) | 1983-06-15 | 1983-06-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59232443A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4718973A (en) * | 1986-01-28 | 1988-01-12 | Northern Telecom Limited | Process for plasma etching polysilicon to produce rounded profile islands |
| US4908333A (en) * | 1987-03-24 | 1990-03-13 | Oki Electric Industry Co., Ltd. | Process for manufacturing a semiconductor device having a contact window defined by an inclined surface of a composite film |
| US5041397A (en) * | 1988-06-30 | 1991-08-20 | Samsung Electronics Co., Ltd. | Method of fabricating a semiconductor device |
-
1983
- 1983-06-15 JP JP10697983A patent/JPS59232443A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4718973A (en) * | 1986-01-28 | 1988-01-12 | Northern Telecom Limited | Process for plasma etching polysilicon to produce rounded profile islands |
| US4908333A (en) * | 1987-03-24 | 1990-03-13 | Oki Electric Industry Co., Ltd. | Process for manufacturing a semiconductor device having a contact window defined by an inclined surface of a composite film |
| US5041397A (en) * | 1988-06-30 | 1991-08-20 | Samsung Electronics Co., Ltd. | Method of fabricating a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0034483B1 (en) | Process for patterning a layer, for forming a contact through hole | |
| JPS59232443A (ja) | 半導体装置の製造方法 | |
| JPH0313744B2 (ja) | ||
| JPS622654A (ja) | 半導体装置およびその製造方法 | |
| JPS61112353A (ja) | 多層配線の形成方法 | |
| JPS60140818A (ja) | 半導体装置の製造方法 | |
| JPS60161632A (ja) | 半導体装置及びその製造方法 | |
| JP2712450B2 (ja) | 半導体装置の製造方法 | |
| JPS6139736B2 (ja) | ||
| JPS5874037A (ja) | 半導体装置の製造方法 | |
| JPS6320383B2 (ja) | ||
| JPS5928358A (ja) | 半導体装置の製造方法 | |
| JPH0555164A (ja) | 半導体装置の製造方法 | |
| JPS59113644A (ja) | 半導体装置の製造方法 | |
| JPS59119746A (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPH03297134A (ja) | パターン形成方法 | |
| JPS58197853A (ja) | 半導体装置の製造方法 | |
| JPS5821843A (ja) | 半導体装置の製造方法 | |
| JPH0328819B2 (ja) | ||
| JPS59215746A (ja) | 半導体装置の製造方法 | |
| JPS58201328A (ja) | 半導体装置の製造方法 | |
| JPS61114557A (ja) | 半導体装置の製造方法 | |
| JPS61276346A (ja) | 半導体装置およびその製造方法 | |
| JPS6057705B2 (ja) | 半導体集積回路装置 |