JPS63244862A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63244862A JPS63244862A JP8021487A JP8021487A JPS63244862A JP S63244862 A JPS63244862 A JP S63244862A JP 8021487 A JP8021487 A JP 8021487A JP 8021487 A JP8021487 A JP 8021487A JP S63244862 A JPS63244862 A JP S63244862A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- layer
- contact hole
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000005530 etching Methods 0.000 claims abstract description 46
- 238000009792 diffusion process Methods 0.000 claims description 6
- 239000010410 layer Substances 0.000 abstract description 33
- 150000004767 nitrides Chemical class 0.000 abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 8
- 239000011229 interlayer Substances 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 5
- 230000002950 deficient Effects 0.000 abstract description 2
- 241001339245 Callirhoe digitata Species 0.000 abstract 1
- 235000002259 Callirhoe involucrata Nutrition 0.000 abstract 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 14
- 229910052782 aluminium Inorganic materials 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 8
- 239000005360 phosphosilicate glass Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 101000629400 Homo sapiens Mesoderm-specific transcript homolog protein Proteins 0.000 description 1
- 102100026821 Mesoderm-specific transcript homolog protein Human genes 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置に関し、特に拡散層と他層又は配
線間の接続を行う為のコンタクト開孔を有する絶縁層を
備える半導体装置に関する。
線間の接続を行う為のコンタクト開孔を有する絶縁層を
備える半導体装置に関する。
従来、この種の半導体装置においてコンタクト開孔を有
する絶縁層は、一層構造となっていた。
する絶縁層は、一層構造となっていた。
例えば、多層の配線間の接続を行うためのコンタクト開
孔ＶＣ＠たっては、第３図（ａ） 、 （ｂ）に示すよ
うにシリコン基板１上にシリコンの熱酸化膜２を形成し
その上に配線用の多結晶シリコン膜３を形成し、その上
に下層配線となるアルミニウム膜４を被覆し、さらにそ
の上に層間絶縁膜５であるプラズマ窒化膜をプラズマＣ
ＶＤ装置によ）放炎させる。しかる後に写真蝕刻法によ
りホトレジスト膜６を所望個所に残し、そのホトレジス
トｌＩ６をマスクに、まずプラズマ窒化膜（５）を等方
性エツチング技術をもちいて一定時間エッチングを行う
。その後異方性エツチング技術をもちいて下層配線用の
アルミニウム膜４ｔでエツチングを行うことによ〕形成
していた。
孔ＶＣ＠たっては、第３図（ａ） 、 （ｂ）に示すよ
うにシリコン基板１上にシリコンの熱酸化膜２を形成し
その上に配線用の多結晶シリコン膜３を形成し、その上
に下層配線となるアルミニウム膜４を被覆し、さらにそ
の上に層間絶縁膜５であるプラズマ窒化膜をプラズマＣ
ＶＤ装置によ）放炎させる。しかる後に写真蝕刻法によ
りホトレジスト膜６を所望個所に残し、そのホトレジス
トｌＩ６をマスクに、まずプラズマ窒化膜（５）を等方
性エツチング技術をもちいて一定時間エッチングを行う
。その後異方性エツチング技術をもちいて下層配線用の
アルミニウム膜４ｔでエツチングを行うことによ〕形成
していた。
上述した従来の多層配線の眉間絶縁膜は、プラズマＣＶ
Ｄ法により形成されるが現在のプラズマＣＶＤ法におい
て窒化シリコン膜成長における膜質の均一性は非常に制
御が難しく、シたがって前述したように従来の層間の絶
縁膜構造では、プラズマ窒化膜（絶縁膜）の膜質が均一
でないためエツチング条件を時間単位とした等方性エツ
チング条件では第３図（ａ） 、 （ｂ） Ｋ示すよう
に、コンタクト開孔のテーバ（くぼみ）の形状（大きさ
、深さ）が一定とならない為、等方性エツチングのオー
バーエッチやまた異方性エツチングにより下層のアルミ
ニウム膜までエツチングする際の下層のアルミニウム膜
上のエツチング残υによるアルミニウム配線の接触不良
、コンタクト開孔形状の不良によるコンタクト開孔内で
の配線用のアルミニウム膜の段切れや、コンタクト抵抗
のばらつきが生じるという欠点があった。
Ｄ法により形成されるが現在のプラズマＣＶＤ法におい
て窒化シリコン膜成長における膜質の均一性は非常に制
御が難しく、シたがって前述したように従来の層間の絶
縁膜構造では、プラズマ窒化膜（絶縁膜）の膜質が均一
でないためエツチング条件を時間単位とした等方性エツ
チング条件では第３図（ａ） 、 （ｂ） Ｋ示すよう
に、コンタクト開孔のテーバ（くぼみ）の形状（大きさ
、深さ）が一定とならない為、等方性エツチングのオー
バーエッチやまた異方性エツチングにより下層のアルミ
ニウム膜までエツチングする際の下層のアルミニウム膜
上のエツチング残υによるアルミニウム配線の接触不良
、コンタクト開孔形状の不良によるコンタクト開孔内で
の配線用のアルミニウム膜の段切れや、コンタクト抵抗
のばらつきが生じるという欠点があった。
本発明の目的は、絶縁層内のコンタクト開孔のテーパ（
くぼみ）部分の深さを均一にし、等方性エツチングのオ
ーバーエッチによるコンタクト開孔のオーバーエッチ不
良や下層配線のアルミニウム膜までの異方性エツチング
におけるエツチング残シによる接触不良、またコンタク
ト孔形状不良によるアルミニウム配線の段切れや、コン
タクト抵抗のバラツキによる不良等の少ない安定した高
歩留シを得ることができる半導体装置を提供することに
ある。
くぼみ）部分の深さを均一にし、等方性エツチングのオ
ーバーエッチによるコンタクト開孔のオーバーエッチ不
良や下層配線のアルミニウム膜までの異方性エツチング
におけるエツチング残シによる接触不良、またコンタク
ト孔形状不良によるアルミニウム配線の段切れや、コン
タクト抵抗のバラツキによる不良等の少ない安定した高
歩留シを得ることができる半導体装置を提供することに
ある。
本発明の半導体装置は拡散層と配線層又は多層配線にお
ける各配線層間に設けられ接続用開孔を有する絶縁層が
多層絶縁膜からなシ、前記多層絶縁膜において少なくと
も最上層の絶縁膜は他の絶縁層より大きなエツチング速
度を有しているというものでるる。
ける各配線層間に設けられ接続用開孔を有する絶縁層が
多層絶縁膜からなシ、前記多層絶縁膜において少なくと
も最上層の絶縁膜は他の絶縁層より大きなエツチング速
度を有しているというものでるる。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ） 、 （ｂ）は本発明の第１の実施例及び
その製造方法を説明するために工程順に示した半導体チ
ップの断面図である。
その製造方法を説明するために工程順に示した半導体チ
ップの断面図である。
まず製造方法について説明する。
第１図（ａ）に示すように、シリコン基板１の表面に酸
化シリコン膜２、多結晶シリコン膜３、アルミニウム膜
４、酸化シリコンからなるプラズマ酸化［８，プラズマ
窒化膜（窒化シリコン膜）からなる眉間絶縁膜、ホトレ
ジスト膜６を順次形成する。ホトレジスト膜６をマスク
としてコンタクト開孔を形成する際にまず等方性エツチ
ングを行うと、プラズマ窒化膜（５）とプラズマ酸化膜
８のエツチング速度の選択比が大きいためプラズマ酸化
膜８より上に成長した眉間絶縁膜５のみが工賃チングさ
れプラズマ酸化膜８はエツチングされることなく残る。
化シリコン膜２、多結晶シリコン膜３、アルミニウム膜
４、酸化シリコンからなるプラズマ酸化［８，プラズマ
窒化膜（窒化シリコン膜）からなる眉間絶縁膜、ホトレ
ジスト膜６を順次形成する。ホトレジスト膜６をマスク
としてコンタクト開孔を形成する際にまず等方性エツチ
ングを行うと、プラズマ窒化膜（５）とプラズマ酸化膜
８のエツチング速度の選択比が大きいためプラズマ酸化
膜８より上に成長した眉間絶縁膜５のみが工賃チングさ
れプラズマ酸化膜８はエツチングされることなく残る。
次に第１図（ｂ） Ｋ示すように、異方性エツチングを
行うとプラズマ酸化膜８は等方性エツチングで形成され
たコンタクト開孔の大きさ、深さが均一であることから
下層配線であるアルミニウム膜４までのエツチングを正
確に行うことが出来る。
行うとプラズマ酸化膜８は等方性エツチングで形成され
たコンタクト開孔の大きさ、深さが均一であることから
下層配線であるアルミニウム膜４までのエツチングを正
確に行うことが出来る。
上述した製造方法から明らかなように、この実施例は多
層配線における第１層目の配線と第２層目の配線間の絶
縁層がエツチングレートの異なる２糧類の絶縁膜で形成
される２層構造の絶縁膜となっているので、コンタクト
開孔の形状が上方に開いた杯状になシ加工のばらつきも
少なく段差被覆性のよい配線が可能となる。
層配線における第１層目の配線と第２層目の配線間の絶
縁層がエツチングレートの異なる２糧類の絶縁膜で形成
される２層構造の絶縁膜となっているので、コンタクト
開孔の形状が上方に開いた杯状になシ加工のばらつきも
少なく段差被覆性のよい配線が可能となる。
なお、この実施例ではプラズマ窒化膜を層間絶縁膜に使
用した場合について説明したが、プラズマ窒化膜のみで
なく他の絶縁膜にも適用できる事はいうまでもない。
用した場合について説明したが、プラズマ窒化膜のみで
なく他の絶縁膜にも適用できる事はいうまでもない。
第２図（ａ） 、 （ｂ）は本発明の第２の実施例及び
その製造方法を説明するために工程順に示した半導体チ
ヴプの断面図である。
その製造方法を説明するために工程順に示した半導体チ
ヴプの断面図である。
まず、製造方法について説明する。
第２図（ａ）に示すように、シリコン基板１に、このシ
リコン基板１と導電盤の異なる不純物を選択的に導入し
て拡散層９を形成したのち、酸化シリコンからなる熱酸
化膜１０、Ｐ濃度が約４％の低濃度リンケイ酸ガラス（
以下ＰＳＧと記す）膜１１、Ｐ濃度が約８チの高濃度Ｐ
ＥＧ膜１２、ホトレジスト膜６を形成したのち、このホ
トレジスト膜６をマスクにして等方性エツチングを行う
と、高濃度ＰＥＧ膜１２の方がエツチング速度が大きい
ので、低濃度ＰＳＧ膜１１上に成長した高濃度ＰＥＧ１
２のみがエツチングされ、低濃度Ｐ８Ｇ膜１１はほとん
どエツチングされることがなく残る。
リコン基板１と導電盤の異なる不純物を選択的に導入し
て拡散層９を形成したのち、酸化シリコンからなる熱酸
化膜１０、Ｐ濃度が約４％の低濃度リンケイ酸ガラス（
以下ＰＳＧと記す）膜１１、Ｐ濃度が約８チの高濃度Ｐ
ＥＧ膜１２、ホトレジスト膜６を形成したのち、このホ
トレジスト膜６をマスクにして等方性エツチングを行う
と、高濃度ＰＥＧ膜１２の方がエツチング速度が大きい
ので、低濃度ＰＳＧ膜１１上に成長した高濃度ＰＥＧ１
２のみがエツチングされ、低濃度Ｐ８Ｇ膜１１はほとん
どエツチングされることがなく残る。
次に第２図（ｂ）に示すように異方性エツチングを行う
と、低濃度ＰＳＧ膜１１は等方性エツチングで形成され
たコンタクト開孔の大きさ、深さが均一でるることから
拡散層９までエツチングを正確に行うことが出来る。
と、低濃度ＰＳＧ膜１１は等方性エツチングで形成され
たコンタクト開孔の大きさ、深さが均一でるることから
拡散層９までエツチングを正確に行うことが出来る。
以上の説明から明らかなように、この実施例は拡散層上
の絶縁層が高濃度ＰＳＧ膜１２．低濃度ＰＳＧ膜１１、
熱酸化膜１００３層膜になってかり、最上層の高濃度Ｐ
ＳＧ膜１２のエツチング速度が等方性エツチング液に対
して最大になっているので、接続用開孔の形状上方に開
いた杯状になりかつばらつきが少なく均一になシ段差被
覆性のよい配線が可能となる。
の絶縁層が高濃度ＰＳＧ膜１２．低濃度ＰＳＧ膜１１、
熱酸化膜１００３層膜になってかり、最上層の高濃度Ｐ
ＳＧ膜１２のエツチング速度が等方性エツチング液に対
して最大になっているので、接続用開孔の形状上方に開
いた杯状になりかつばらつきが少なく均一になシ段差被
覆性のよい配線が可能となる。
以上説明したように本発明は、接続用開孔を肩する絶縁
層を多層絶縁膜構造とし、最上層絶縁膜のエツチング速
度を大きくすることによ）、接軟用開孔の形状が杯状と
なって段差被覆性のよい配線を備えた半導体装置を得る
ことができる効果妙おる。
層を多層絶縁膜構造とし、最上層絶縁膜のエツチング速
度を大きくすることによ）、接軟用開孔の形状が杯状と
なって段差被覆性のよい配線を備えた半導体装置を得る
ことができる効果妙おる。
このことは製造方法との関連でいえば、多層絶縁膜のエ
ツチング速度の違いを利用して下層の絶縁膜をエツチン
グのストッパーとすることにょシ絶縁膜内のコンタクト
開孔のテーバ（くぼみ）部分の深さを均一にし、等方性
エツチングのオーバ、 −二ダテによるコンタクト開
孔のオーバーエッチ不良や下層配線アルミニウムまでの
異方性エツチングにおけるエツチング残シによる接触不
良、ｔたコンタクト開孔形状不良によるアルミニウムの
段切れやコンタクト抵抗のばらつきによる不良の少ない
安定した高歩留りを得る事が出来るということを意味し
ている。
ツチング速度の違いを利用して下層の絶縁膜をエツチン
グのストッパーとすることにょシ絶縁膜内のコンタクト
開孔のテーバ（くぼみ）部分の深さを均一にし、等方性
エツチングのオーバ、 −二ダテによるコンタクト開
孔のオーバーエッチ不良や下層配線アルミニウムまでの
異方性エツチングにおけるエツチング残シによる接触不
良、ｔたコンタクト開孔形状不良によるアルミニウムの
段切れやコンタクト抵抗のばらつきによる不良の少ない
安定した高歩留りを得る事が出来るということを意味し
ている。
第１図（ａ） 、 （ｂ）及び第２図（ａ） 、 （ｂ
）はそれぞれ本発明の第１．第２の実施例及びその製造
方法を説明するために工穆順に示した半導体チップの断
面図、第３図（１） 、 （ｂ）は従来の半導体装置及
びその製造刃： 法を説明するための半導体チップの
断面図である。 １・・・・・・シリコン基板、２・・・・・・酸化シリ
コン膜、３・・・・・・配線用の多結晶シリコン膜、４
・・・・・・配線用のアルミニウム膜、５・・・・・・
層間絶縁膜、６・・・・・・ホトレジスト膜、７・・・
・・・等方性エツチングによるくいこみ、８・・・・・
・プラズマ酸化膜、９・・・・・・拡散層、１０・・・
・・・熱酸化膜、１１・・・・・・低濃度ＰＥＧ、１２
・・・・・・高濃度ＰＳＧ％Ｘ・・・・・・等方性エツ
チングによるエツチングの深さ。 察１圀 ７３１うｊ−１刊ヒエ・ノナン７１τよろくいニノｆ宅
２図 ￥３頂
）はそれぞれ本発明の第１．第２の実施例及びその製造
方法を説明するために工穆順に示した半導体チップの断
面図、第３図（１） 、 （ｂ）は従来の半導体装置及
びその製造刃： 法を説明するための半導体チップの
断面図である。 １・・・・・・シリコン基板、２・・・・・・酸化シリ
コン膜、３・・・・・・配線用の多結晶シリコン膜、４
・・・・・・配線用のアルミニウム膜、５・・・・・・
層間絶縁膜、６・・・・・・ホトレジスト膜、７・・・
・・・等方性エツチングによるくいこみ、８・・・・・
・プラズマ酸化膜、９・・・・・・拡散層、１０・・・
・・・熱酸化膜、１１・・・・・・低濃度ＰＥＧ、１２
・・・・・・高濃度ＰＳＧ％Ｘ・・・・・・等方性エツ
チングによるエツチングの深さ。 察１圀 ７３１うｊ−１刊ヒエ・ノナン７１τよろくいニノｆ宅
２図 ￥３頂
Claims (1)
- 拡散層と配線層又は多層配線における各配線層間に設け
られ接続用開孔を有する絶縁層が多層絶縁膜からなり、
前記多層絶縁膜において少なくとも最上層の絶縁膜は他
の絶縁膜より大きなエッチング速度を有していることを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8021487A JPS63244862A (ja) | 1987-03-31 | 1987-03-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8021487A JPS63244862A (ja) | 1987-03-31 | 1987-03-31 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63244862A true JPS63244862A (ja) | 1988-10-12 |
Family
ID=13712134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8021487A Pending JPS63244862A (ja) | 1987-03-31 | 1987-03-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63244862A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02196420A (ja) * | 1989-01-25 | 1990-08-03 | Nec Corp | 半導体装置の製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61189654A (ja) * | 1985-02-18 | 1986-08-23 | Sumitomo Electric Ind Ltd | 多層配線構造の形成方法 |
| JPS61251055A (ja) * | 1985-04-26 | 1986-11-08 | Sharp Corp | 半導体装置の製造方法 |
| JPS622654A (ja) * | 1985-06-28 | 1987-01-08 | Toshiba Corp | 半導体装置およびその製造方法 |
-
1987
- 1987-03-31 JP JP8021487A patent/JPS63244862A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61189654A (ja) * | 1985-02-18 | 1986-08-23 | Sumitomo Electric Ind Ltd | 多層配線構造の形成方法 |
| JPS61251055A (ja) * | 1985-04-26 | 1986-11-08 | Sharp Corp | 半導体装置の製造方法 |
| JPS622654A (ja) * | 1985-06-28 | 1987-01-08 | Toshiba Corp | 半導体装置およびその製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02196420A (ja) * | 1989-01-25 | 1990-08-03 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01225326A (ja) | 集積回路のパッシベーション方法 | |
| JPS63244862A (ja) | 半導体装置 | |
| US3807038A (en) | Process of producing semiconductor devices | |
| JPS613431A (ja) | 多層配線を有する半導体装置およびその製造方法 | |
| JPS63175442A (ja) | 多層配線型集積回路の製造方法 | |
| JP2606315B2 (ja) | 半導体装置の製造方法 | |
| JPH0799198A (ja) | 半導体装置の製造方法 | |
| JPS5893353A (ja) | 半導体装置の製造方法 | |
| JPS5911648A (ja) | 半導体装置の製造方法 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JPS60210851A (ja) | 半導体装置とその製造方法 | |
| JPH01239941A (ja) | 半導体装置 | |
| JPS63275113A (ja) | 半導体装置の製造方法 | |
| JP2712450B2 (ja) | 半導体装置の製造方法 | |
| JPS61125152A (ja) | 半導体装置の製造方法 | |
| JPS6390841A (ja) | 半導体集積回路装置の製造方法 | |
| JPH07106325A (ja) | 半導体装置の製造方法 | |
| JPS59175124A (ja) | 半導体装置の製造方法 | |
| JPS61152038A (ja) | 多層配線 | |
| JPH0376127A (ja) | 半導体装置の製造方法 | |
| JPS63226041A (ja) | 半導体集積回路装置の製造方法 | |
| JPS61176114A (ja) | 半導体装置の製造方法 | |
| JPH02206115A (ja) | 半導体装置の製造方法 | |
| JPH065693A (ja) | 半導体装置の製造方法 | |
| JPS60234344A (ja) | 半導体装置の製造方法 |