JPS62221059A - 中央処理装置 - Google Patents
中央処理装置Info
- Publication number
- JPS62221059A JPS62221059A JP61063057A JP6305786A JPS62221059A JP S62221059 A JPS62221059 A JP S62221059A JP 61063057 A JP61063057 A JP 61063057A JP 6305786 A JP6305786 A JP 6305786A JP S62221059 A JPS62221059 A JP S62221059A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transfer
- register
- termination
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Executing Machine-Instructions (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は中央処理装置に関し、特に、データ転送用プロ
グラムの手間を低減した中央処理装置に関する。
グラムの手間を低減した中央処理装置に関する。
従来の中央処理装置として、例えば、第４図に示すもの
がある。この中央処理装置１は後述する所定の演算を行
う演算部２と、転送データのソースアドレスおよびディ
スティネーションアドレスを割り当てられるアドレスレ
ジスタ３１．３２、データ転送の回数を設定される転送
回数設定レジスタ３３、および転送データを一時的に保
持するテンポラリレジスタコ４等を有するレジスタ群３
（汎用レジスタで構成される）と、ソースアドレスオ
よびディスティネーションアドレスに基づいて外部メモ
リ （図示せず）のアドレスを制御するアドレスバス制
御部６と、テンポラリレジスタ３４に保持されているデ
ータの転送を制御するデータバス制御部７と、以上述べ
た内部回路の制御を行う中央制御部８より構成されてい
る。
がある。この中央処理装置１は後述する所定の演算を行
う演算部２と、転送データのソースアドレスおよびディ
スティネーションアドレスを割り当てられるアドレスレ
ジスタ３１．３２、データ転送の回数を設定される転送
回数設定レジスタ３３、および転送データを一時的に保
持するテンポラリレジスタコ４等を有するレジスタ群３
（汎用レジスタで構成される）と、ソースアドレスオ
よびディスティネーションアドレスに基づいて外部メモ
リ （図示せず）のアドレスを制御するアドレスバス制
御部６と、テンポラリレジスタ３４に保持されているデ
ータの転送を制御するデータバス制御部７と、以上述べ
た内部回路の制御を行う中央制御部８より構成されてい
る。
以上の構成において、第５図のタイムチャートに基づい
てその操作を説明する。
てその操作を説明する。
まず、転送回数設定レジスタ３３に繰り返しデータ転送
回数が設定される。次に、転送データのソースアドレス
およびディスティネーションアドレスがソースアドレス
レジスタ３１およびディスティネーションアドレスレジ
スタ３２に割り当てられ、アドレスバス制御部６および
データバス制御部７の制御に基づいて外部メモリのソー
スアドレスから転送データが読み出されてテンポラリレ
ジスタ３４に保持される。保持された転送データはアド
レスバス制御部６およびデータバス制御部７の制御に基
づいて外部メモリのディスティネーションアドレスに書
き込まれる。この書き込みの操作に基づいて演算部２は
転送回路設定レジスタ３３の設定回数から１だけ減算す
る。このようにして、中央制御部８の制御のもとで行わ
れる演算部２の演算操作に基づいて外部メモリのソース
アドレスからディスティネーションアドレスへデータが
繰り返して転送される。この繰り返しデータ転送によっ
て転送回数設定レジスタ３３の設定値が０になると、中
央制御部８はデータ転送の終了と次の命令を指令する。
回数が設定される。次に、転送データのソースアドレス
およびディスティネーションアドレスがソースアドレス
レジスタ３１およびディスティネーションアドレスレジ
スタ３２に割り当てられ、アドレスバス制御部６および
データバス制御部７の制御に基づいて外部メモリのソー
スアドレスから転送データが読み出されてテンポラリレ
ジスタ３４に保持される。保持された転送データはアド
レスバス制御部６およびデータバス制御部７の制御に基
づいて外部メモリのディスティネーションアドレスに書
き込まれる。この書き込みの操作に基づいて演算部２は
転送回路設定レジスタ３３の設定回数から１だけ減算す
る。このようにして、中央制御部８の制御のもとで行わ
れる演算部２の演算操作に基づいて外部メモリのソース
アドレスからディスティネーションアドレスへデータが
繰り返して転送される。この繰り返しデータ転送によっ
て転送回数設定レジスタ３３の設定値が０になると、中
央制御部８はデータ転送の終了と次の命令を指令する。
しかし、従来の中央処理装置によれば、転送データの長
さが一定していないデータを転送するときは転送前にデ
ータ数を計算して転送回数を設定しなければならないた
め、プログラムの手間がかかるという不都合がある。
さが一定していないデータを転送するときは転送前にデ
ータ数を計算して転送回数を設定しなければならないた
め、プログラムの手間がかかるという不都合がある。
例えば、表示装置に転送する表示データ（例えば、ＡＳ
ＣＩＩデータによるメツセージ等）は任意の長さのもの
が多いため、上述した不都合が生ずる。
ＣＩＩデータによるメツセージ等）は任意の長さのもの
が多いため、上述した不都合が生ずる。
本発明は上記に鑑みてなされたものであり、繰り返しデ
ータ転送命令におけるターミネイトデータを内部レジス
タに割り当て、転送データがターミネイトデータと一致
した時次の命令を実行するようにした中央処理装置を提
供するものである。
ータ転送命令におけるターミネイトデータを内部レジス
タに割り当て、転送データがターミネイトデータと一致
した時次の命令を実行するようにした中央処理装置を提
供するものである。
以下本発明による中央処理装置を詳細に説明する。
第１図は本発明の一実施例を示し、第４図と同一の部分
は同一の引用数字で示しているので重複する説明は省略
するが、レジスタ群３はデータ転送命令におけるターミ
ネイトデータを設定されるターミネイトデータレジスタ
３５を有し、また、ターミネイトデータレジスタ３５の
ターミネイトデータとテンポラリレジスタ３４の転送デ
ータを比較すると比較器４が設けられている。
は同一の引用数字で示しているので重複する説明は省略
するが、レジスタ群３はデータ転送命令におけるターミ
ネイトデータを設定されるターミネイトデータレジスタ
３５を有し、また、ターミネイトデータレジスタ３５の
ターミネイトデータとテンポラリレジスタ３４の転送デ
ータを比較すると比較器４が設けられている。
以上の構成において、第２図のタイムチャートおよび第
３図のフローチャートに基づいてその操作を説明する。
３図のフローチャートに基づいてその操作を説明する。
まず、ターミネイトデータレジスタ３５に繰り返しデー
タ転送命令におけるターミネイトデータが設定される。
タ転送命令におけるターミネイトデータが設定される。
次に、ソースアドレスレジスタ３１およびディスティネ
ーションアドレスレジスタ３２に転送データがメモリさ
れる外部メモリのソースアドレスおよび転送データが転
送される外部メモリのディスティネーションアドレスが
割り当てられると、アドレスバス制御部６およびデータ
バス制御部７の制御に基づいて外部メモリから転送デー
タが読み出されてテンポラリレジスタ３４に転送データ
が保持される。この転送データは比較器４においてター
ミネイトデータレジスタ３５のターミネイトデータと比
較され、両者が不一致のときは比較器４は一致信号を出
力せず、また、アドレスバス制御部６およびデータバス
制御部７の制御に基づいてテンポラリレジスタ３４のデ
ータが外部メモリのディスティネーションアドレスに書
き込まれる。このようなデータ転送が中央制御部８の制
御に基づく演算部２の演算によって繰り返して行われ、
転送データがターミネイトと一致したとき比較器４は一
致信号を出力する。一致信号が出力されたとき中央制御
部８はデータ転送命令の終了とともに次の命令を実行す
る。
ーションアドレスレジスタ３２に転送データがメモリさ
れる外部メモリのソースアドレスおよび転送データが転
送される外部メモリのディスティネーションアドレスが
割り当てられると、アドレスバス制御部６およびデータ
バス制御部７の制御に基づいて外部メモリから転送デー
タが読み出されてテンポラリレジスタ３４に転送データ
が保持される。この転送データは比較器４においてター
ミネイトデータレジスタ３５のターミネイトデータと比
較され、両者が不一致のときは比較器４は一致信号を出
力せず、また、アドレスバス制御部６およびデータバス
制御部７の制御に基づいてテンポラリレジスタ３４のデ
ータが外部メモリのディスティネーションアドレスに書
き込まれる。このようなデータ転送が中央制御部８の制
御に基づく演算部２の演算によって繰り返して行われ、
転送データがターミネイトと一致したとき比較器４は一
致信号を出力する。一致信号が出力されたとき中央制御
部８はデータ転送命令の終了とともに次の命令を実行す
る。
以上説明した通り、本発明の中央処理装置によれば、転
送データがターミネイトデータと一致したとき次の命令
を実行するようにしたため、データ長が不定のデータを
転送するときでも転送前にデータ数を計算する必要がな
く、プログラムの手間がかかるということもなくなる。
送データがターミネイトデータと一致したとき次の命令
を実行するようにしたため、データ長が不定のデータを
転送するときでも転送前にデータ数を計算する必要がな
く、プログラムの手間がかかるということもなくなる。
第１図は本発明の一実施例を示すブロック図。第２図は
本発明のタイムチャート図。第３図は本発明の制御用フ
ローチャート図。第４図は従来の中央処理装置のブロッ
ク図。第５図は従来の中央処理装置のタイムチャート図
。 符号の説明 １−−−−−−一中央処理装置 ２−−−−−
−−一演算部３−−−−−−−レジスタ群
４−−−−−−一比較器６−・−アドレスバス制御部 ？−−−−−・−・データバス制御部 ８−−−−−・−・中央処理部
本発明のタイムチャート図。第３図は本発明の制御用フ
ローチャート図。第４図は従来の中央処理装置のブロッ
ク図。第５図は従来の中央処理装置のタイムチャート図
。 符号の説明 １−−−−−−一中央処理装置 ２−−−−−
−−一演算部３−−−−−−−レジスタ群
４−−−−−−一比較器６−・−アドレスバス制御部 ？−−−−−・−・データバス制御部 ８−−−−−・−・中央処理部
Claims (1)
- 【特許請求の範囲】 繰り返しデータ転送命令用のソースアドレ スおよびディスティネーションアドレスを割り当てられ
るアドレスレジスタと、転送データを一時的に保持する
テンポラリレジスタを備えて前記ソースアドレスのデー
タを前記テンポラリレジスタに取り込んでから前記ディ
スティネーションアドレスへ転送する中央処理装置にお
いて、 繰り返しデータ転送命令におけるターミネ イトデータを設定されるターミネイトデータレジスタと
、 前記テンポラリレジスタに一時的に保持さ れる前記転送データと前記ターミネイトデータレジスタ
に設定された前記ターミネイトデータとを比較して両デ
ータが一致したときデータ一致信号を出力する比較回路
と、 データ一致信号に基づいてデータ転送の終 了を指令する制御手段とを設けたことを特徴とする中央
処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61063057A JPS62221059A (ja) | 1986-03-20 | 1986-03-20 | 中央処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61063057A JPS62221059A (ja) | 1986-03-20 | 1986-03-20 | 中央処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62221059A true JPS62221059A (ja) | 1987-09-29 |
Family
ID=13218328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61063057A Pending JPS62221059A (ja) | 1986-03-20 | 1986-03-20 | 中央処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62221059A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04363723A (ja) * | 1991-10-23 | 1992-12-16 | Casio Comput Co Ltd | 演算処理装置 |
| JPH056273A (ja) * | 1991-10-23 | 1993-01-14 | Casio Comput Co Ltd | 演算処理装置 |
| JP2008083762A (ja) * | 2006-09-26 | 2008-04-10 | Nec Electronics Corp | マイクロコンピュータ |
-
1986
- 1986-03-20 JP JP61063057A patent/JPS62221059A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04363723A (ja) * | 1991-10-23 | 1992-12-16 | Casio Comput Co Ltd | 演算処理装置 |
| JPH056273A (ja) * | 1991-10-23 | 1993-01-14 | Casio Comput Co Ltd | 演算処理装置 |
| JP2008083762A (ja) * | 2006-09-26 | 2008-04-10 | Nec Electronics Corp | マイクロコンピュータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4514808A (en) | Data transfer system for a data processing system provided with direct memory access units | |
| US6728797B2 (en) | DMA controller | |
| JPS62221059A (ja) | 中央処理装置 | |
| JPH01258163A (ja) | ダイレクトメモリアクセス制御装置 | |
| JPH10171654A (ja) | 高速データ演算処理装置 | |
| JPH0237425A (ja) | ディジタル信号処理装置 | |
| JPH0736806A (ja) | Ｄｍａ方式 | |
| JPH0567035A (ja) | Ｄｍａ転送におけるデータアライメント方式 | |
| JPH03152651A (ja) | 情報伝送システム | |
| JPH03246654A (ja) | データ転送制御方法 | |
| JPH04346150A (ja) | データ転送処理システム | |
| JPS6126162A (ja) | 入出力制御方法 | |
| JPH05120203A (ja) | Ｄｍａ制御方式 | |
| JPH04262449A (ja) | データ転送方式 | |
| JPS63165931A (ja) | 不連続命令フエツチアドレス情報記憶方式 | |
| JPS61183764A (ja) | ダイレクトメモリアクセス制御方式 | |
| JPH01234957A (ja) | Ｄｍａ制御方法及び装置 | |
| JPH04111149A (ja) | Ｄｍａ装置の回路方式 | |
| JPH0769885B2 (ja) | デ−タ転送装置 | |
| JPH0266667A (ja) | 並列処理演算器 | |
| JPS62111343A (ja) | チヤネル制御回路 | |
| JPS62175854A (ja) | デ−タ転送方式 | |
| JPH02287661A (ja) | データアクセス方式 | |
| JPS61288252A (ja) | デ−タ転送方式 | |
| JPH01292451A (ja) | 情報処理装置 |