JPH0237425A - ディジタル信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） この発明は、例えばリモートセンシングや医用、あるい
は産業計測等の分野で用いられる画像１８号処理に利用
され、多種のディジタル信号を高速処理可能なディジタ
ル信号処理装置に関する。

（従来の技術） 汎用画像信号処理装置に用いられるディジタル信号処理
装置（−Ｄ　Ｓ　Ｐ　；　Ｄｉｇｉｔａｌ　Ｓｉｇｎａ
ｌＰｒｏｃｅｓｓｏｒ）は、それぞれ目的に応じた機能
を有する複数のディジタル信号処理部を備え、各処理部
でそれぞれ異なる信号処理を実行させるものと、それぞ
れ内部の信号処理用マイクロプログラムを書換可能とし
た複数のディジタル信号処理部を備え、各処理部のマイ
クロプログラムを入れ替えて様々な処理機能を実現する
ものとがあるが、一般には、処理機能が柔軟なことから
プログラマブルなディジタル信号処理手段が利用される
ことが多かった。

このようなディジタル信号処理装置は、第４図に示すよ
うにホスト計算機１１の制御の下で、制御バス１２を経
由して、ディジタル信号処理部１３を１個ないし複数個
働かせるようになっている。尚、ディジタル信号処理部
１３には信号処理を実行させるマイクロプログラム保持
用メモリを内部に具備する場合と、外部に持つ場合とが
ある。

ところで、上記ようなプログラマブルなディジタル信号
処理手段によるディジタル信号処理装置には以下のよう
な問題がある。

第１に、処理に応じてディジタル信号処理部１３のマイ
クロプログラムを書き替える必要があるので、複数の処
理をシーケンシャルに行う場合、各処理毎にマイクロプ
ログラムをホスト計算機１１より送出せねばならず、デ
ータ処理時間の遅延を招く一因となる。第２に、複数個
のディジタル信号処理部１３で並列に信号処理させる場
合も、ホスト計算機ｌｌのソフトウェアによる管理が頻
雑になり、かつ、制御バス１２は１本であって同時には
マイクロプログラムを送ることができないため、マイク
ロプログラムの転送時間がそのまま積算され、同じくデ
ータ処理時間の遅延を招く。第３に、ホスト計算機１１
が複数のディジタル信号処理部１３を管理しているため
、他の処理を行う余裕が乏しい。

（発明が解決しようとする課題） 以上述べたように従来のプログラマブルなディジタル信
号処理手段を用いたディジタル信号処理装置では、マイ
クロプログラムを転送するのに時間を要するばかりか、
°複数個のディジタル信号処理部を制御するのが頻雑で
あるため、データ処理時間が遅延し、さらには他の処理
実行の余裕がなくなってしまう。

そこでこの発明は上記の欠点を除去すべくなされたもの
で、複数のディジタル信号処理部のマイクロブログムを
容易にかつ高速で交換することができ、これによって多
種の信号処理を高速で並列処理可能で、ホスト計算機の
負担を軽減でき、処理内容に応じて各ディジタル信号処
理部の運用上の組合わせを制御可能なディジタル信号処
理装置を提供することを目的とする。

［発明の構成］ （課題を解決するための手段） 上記目的を達成するためにこの発明に係るディジタル信
号処理装置は、それぞれ内部にマイクロプログラム保持
機能を有し、保持したマイクロプログラムに従って入力
ディジタル信号を処理する複数個のディジタル信号処理
手段と、この複数個のディジタル信号処理手段で処理す
べき機能に応じた複数のマイクロプログラムが予め保持
されるマイクロプログラム保持手段と、このマイクロプ
ログラム保持手段で保持される任意のマイクロプログラ
ムを任意のディジタル信号処理手段に転送するよう処理
手順を設定した指令信号を送出するホスト計算機と、こ
のホスト計算機からの指令信号を受けて前記マイクロプ
ログラム保持手段から指定されたマイクロプログラムを
順次読出して指定されたディジタル信号処理手段に順次
転送するマイクロプログラム転送手段とを具備して構成
される。

（作用） 上記構成によるディジタル信号処理装置では、マイクロ
プログラム保持手段に複数のマイクロプログラムを保持
することができので、ホスト計算機からディジタル信号
処理手段への転送時間を省略され、或いは少なくともデ
ィジタル信号処理過程での転送時間を省略することがで
きる。また、マイクロプログラム転送手段により予め設
定された手順で任意のマイクロプログラムを任意のディ
ジタル信号処理手段に送出できるので、ホスト計算機の
管理を省略できる。また、複数のディジタル信号処理手
段を並列運転する際にも適切にこれを制御できるので、
同じくホスト計算機の管理を省略できる。このため、ホ
スト計算機では、ディジタル信号処理起動後はディジタ
ル信号処理装置が独立して処理を行うので、別の処理を
実行することが容易となる。

（実施例） 以下、この発明の一実施例を第１図及び第２図を参照し
て説明する。

第１図はその構成を示すもので、このディジタ小信号処
理装置は、１個又は複数個のディジタル信号処理回路（
例えばＤＳＰ）２２１〜２２ｎからなる信号処理部２２
を制御バス２５下に有し、これをマイクロプログラム保
持部２３とマイクロプログラム転送部２４を用いて駆動
し、ノ１−ドウエアの全体制御として、マイクロプログ
ラム保持部２３及び転送部２４への処理シーケンス設定
のみをホスト計算機２１に行わせるよう構成したもので
ある。ディジタル信号処理部２２１〜２２ｎからはステ
ータス信号８１〜Ｓｎが出力され、各ステータス信号Ｓ
１〜Ｓｎは共にマイクロプログラム転送部２４に送られ
るようになっている。

第２図に上記マイクロプログラム保持部２３に対する転
送部２４の具体的構成を示すしてさらに詳述すると、ま
ずマイクロプログラム保持部２３のメモリとして、例え
ばＲＡＭ　（読出し書込みメモリ）を用いる。この場合
、ホスト計算機２１より必要なマイクロプログラムを事
前にＲＡＭに転送して保持させておく。ＲＯＭ　（読出
し専用メモリ）を用いる場合は、適切なるマイクロプロ
グラムに書込まれたＲＯＭを装着しておく。

ホスト計算機２１では、どのようなディジタル信号処理
をどのようなシーケンスで行うか、さらにどのようにデ
ィジタル信号処理回路を組み合わせて処理を行うかのシ
ーケンス制御情報Ａを生成し、この制御情報Ａをマイク
ロプログラム転送部２４のシーケンス制御情報保持用メ
モリ２４１に送り、マイクロプログラム変更時には処理
実行の起動コマンドＢを発生してマイクロプログラム転
送部２４のシーケンス制御回路２４２に送る。

シーケンス制御情報Ａは、第３図に示すように、処理の
一群を示す登録番号Ａ１、マイクロプログラムの転送先
を指定する転送先アドレスＡ２、転送するマイクロプロ
グラムのバイト数Ａ３、マイクロプログラム保持部２３
内での転送マイクロプログラムの先頭番地を指示するメ
モリ内先頭アドレスＡ４を信号処理順に順次生成される
。

マイクロプログラム転送部２４は、上記シーケンス制御
情報保持用メモリ２４１、シーケンス制御回路２４２の
他、コマンド信号発生回路２４３、チャンネル制御回路
２４４で構成される。

シーケンス制御情報保持用メモリ２４１はホスト計算機
２１からのシーケンス制御情報Ａを保持するものである
。シーケンス制御回路２４２は、ホスト計算機２１から
処理実行の起動コマンドを受けて、メモリ２４１から登
録番号順に制御情報Ａを読取り、その制御情報Ａに従っ
てマイクロプログラム保持部２３から指定されたマイク
ロプログラムを読出し、チャンネル制御回路２４４を切
替設定して指定されたディジタル信号処理回路にマイク
ロプログラムを転送する。この転送が終了すると、コマ
ンド信号発生回路２４３を起動してノ１−ドウエアに則
したコマンド信号をそのディジタル信号処理回路に送り
、ＩＩ！３の転送処理を終える。すると、ディジタル信
号処理回路（２２１〜２２ｎ）からステータス信号（Ｓ
ｔ〜５ｒＬ）が得られるので、これを受取って次の登録
番号の転送処理を実行するようになっている。

上記構成において、以下その動作について説明する。

まず、ホスト計算機２１でシーケンス制御情報Ａを作成
し、これを制御バス２５を通じてシーケンス制御情報保
持用メモリ２４１に入力した後、起動コマンドＢをシー
ケンス制御回路２４２に送る。シーケンス制御回路２４
２は、起動コマンドＢを受けてメモリ２４１から登録番
号Ａ１を読取り、登録番号順に転送処理を実行する。

一群の登録番号Ａ１において、シーケンス制御回路２４
２は以下の手順で転送処理を実行する。

まず転送先アドレスＡ２を読取ってチャンネル制御回路
２４４に送り、転送先のディジタル信号処理回路２２１
をマイクロプログラム書換状態とするよう、信号処理部
２２ヘチャンネル切替信号を送出させる。次に、バイト
数Ａ３及びメモリ内先頭アドレスＡ４を読取ってマイク
ロプログラム保持部２３に送り、指定されたマイクロプ
ログラムを保持部２３から読出してチャンネル制御回路
２４４を介してディジタル信号処理回路２２４へ転送さ
せる。この転送が終了すると、コマンド信号発生回路２
４３を起動してハードウェアに則したコマンド信号をそ
のディジタル信号処理回路２２１に送り、１群の転送処
理を終える。

ディジタル信号処理回路２２１はマイクロプログラムの
書換えが終了すると、ステータス信号Ｓｔを発生する。

このステータス信号Ｓｉはシーケンス制御回路２４２に
送られ、シーケンス制御回路２４２はこのステータス信
号Ｓ＋の入力後、次の登録番号の転送処理に移行し、登
録番号Ａ１が最大となるまで、つまり初期設定されたシ
ーケンスが完了するまでこれを繰り返す。

したがって、上記構成によるディジタル信号処理装置は
、マイクロプログラム保持部２３に複数のマイクロプロ
グラムを保持することができるので、ホスト計算機２１
からの転送時間を省略する（ＲＯＭ使用時）か、少なく
とも信号処理過程での転送時間を省略する（ＲＡＭ使用
時）ことができる。また、マイクロプログラム転送部に
より予め設定された手順で任意のマイクロプログラムを
任意のディジタル信号処理回路に転送できるため、ホス
ト計算機２１の管理を省略できる。さらに、複数のディ
ジタル信号処理回路２２１〜２２ｎを並列運転する際に
も、チャンネル制御回路２４４が適切にこれを制御する
ため、同じくホスト計算機２１の管理を省略できる。以
上のことがら、ホスト計算機２１は、処理のシーケンス
と、各ディジタル信号処理回路２２１〜２２ｎへの負荷
の割り当てを事前に設定すれば、起動後はディジタル信
号処理装置が独立して処理を行うため、別の処理を実行
することが容易となる。

尚、上記実施例ではホスト計算機２１が制御バス２５上
に配置されているが、バス２５下に専用のコントローラ
を置いても良い。また、画像処理装置に用いる場合には
、必要に応じて画像等を保持するメモリを制御バス２５
下に配置しても良い。また、ハード的に１ボ〜ド上に実
現しても複数のボード上に実現しても良い。

また、第２図において、ディジタル信号処理回路が１個
のみの場合は特殊なケースとしてシーケンス制御情報保
持用メモリ２４１、シーケンス制御回路２４２、チャン
ネル制御回路２４４を省略しても良い。また、第１図に
おいて、ディジタル信号処理回路２２１〜２２０間、ま
たは外部のメモリ間をローカルバスて接続してもよいこ
とは勿論である。

［発明の効果］ 以上述べたようにこの発明によれば、複数のディジタル
信号処理部のマイクロプログムを容易にかつ高速で交換
することができ、これによって多種の信号処理を高速で
並列処理可能で、ホスト計算機の負担を軽減でき、処理
内容に応じて各デ、イジタル信号処理部の運用上の組合
わせを制御可能なディジタル信号処理装置を提供するこ
とができる。

【図面の簡単な説明】

第１図はこの発明に係るディジタル信号処理装置の一実
施例を示すブロック回路図、第２図は第１図の主要部分
の詳細な実施例を示すブロック回路図、第３図はシーケ
ンス制御情報の例を示すメモリマツプ、第４図は従来の
ディジタル信号処理装置の基本例を示すブロック回路図
である。 ２１・・・ホスト計算機、２２・・・信号処理部、２２
１〜２２ｎ・・・ディジタル信号処理回路（ＤＳＰ）、
２３・・・マイクロプログラム保持部、２４・・・マイ
クロプログラム転送部、２４１・・・シーケンス制御情
報保持用メモリ、２４２・・・シーケンス制御回路、２
４３・・・コマンド信号発生回路、２４４　・・チャン
ネル制御回路、２５・・・制御バス、Ａ１・・・登録番
号、Ａ２・・・転送先アドレス、Ａ３・・・バイト球、
Ａ、１・・・メモリ内先頭アドレス。

Claims (1)

【特許請求の範囲】
1. それぞれ内部にマイクロプログラム保持機能を有し、保
   持したマイクロプログラムに従って入力ディジタル信号
   を処理する複数個のディジタル信号処理手段と、この複
   数個のディジタル信号処理手段で処理すべき機能に応じ
   た複数のマイクロプログラムが予め保持されるマイクロ
   プログラム保持手段と、このマイクロプログラム保持手
   段で保持される任意のマイクロプログラムを任意のディ
   ジタル信号処理手段に転送するよう処理手順を設定した
   指令信号を送出するホスト計算機と、このホスト計算機
   からの指令信号を受けて前記マイクロプログラム保持手
   段から指定されたマイクロプログラムを順次読出して指
   定されたディジタル信号処理手段に順次転送するマイク
   ロプログラム転送手段とを具備するディジタル信号処理
   装置。