JPH04346150A - データ転送処理システム - Google Patents
データ転送処理システムInfo
- Publication number
- JPH04346150A JPH04346150A JP11893891A JP11893891A JPH04346150A JP H04346150 A JPH04346150 A JP H04346150A JP 11893891 A JP11893891 A JP 11893891A JP 11893891 A JP11893891 A JP 11893891A JP H04346150 A JPH04346150 A JP H04346150A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- setting
- input
- data
- dmac
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 27
- 230000005540 biological transmission Effects 0.000 claims description 6
- MHABMANUFPZXEB-UHFFFAOYSA-N O-demethyl-aloesaponarin I Natural products O=C1C2=CC=CC(O)=C2C(=O)C2=C1C=C(O)C(C(O)=O)=C2C MHABMANUFPZXEB-UHFFFAOYSA-N 0.000 claims 3
- 238000010586 diagram Methods 0.000 description 5
- 101100490184 Drosophila melanogaster Ack gene Proteins 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、共通の伝送バスに接続
された複数の入出力装置とメモリ・システムとの間のデ
ータ転送を制御するＤＭＡＣによるデータ転送処理シス
テムに関するものである。
された複数の入出力装置とメモリ・システムとの間のデ
ータ転送を制御するＤＭＡＣによるデータ転送処理シス
テムに関するものである。
【０００２】
【従来の技術】近年、制御系の分散化の傾向にともない
、共通の伝送バスに複数の入出力装置が接続され、相互
にデータ転送を行いながら制御することが行われている
。さらに、高速演算処理プロセッサや大容量メモリなど
の進展にともなって、取り扱うデータの量が膨大なもの
になり、高速でかつ効率的なデータ処理が要求されるよ
うになってきている。
、共通の伝送バスに複数の入出力装置が接続され、相互
にデータ転送を行いながら制御することが行われている
。さらに、高速演算処理プロセッサや大容量メモリなど
の進展にともなって、取り扱うデータの量が膨大なもの
になり、高速でかつ効率的なデータ処理が要求されるよ
うになってきている。
【０００３】従来から、接続入出力装置数が多い大規模
なシステムで、かつ高速性を要求されるシステムでは、
マイクロプロセッサの負担を軽減するために、図４に示
すようにＤＭＡＣ（ダイレクト・メモリ・アクセス・コ
ントローラ）４０３ を用いて、入出力装置と４０４
〜４０６ メモリ・システム４０２ との間の直接のデ
ータ転送の制御を行っている。ここで、４０１はマイク
ロプロセッサ、４０７ はＣＰＵバス、４０８ はＤＭ
Ａバス、４０９，４１０ はアドレスバスである。
なシステムで、かつ高速性を要求されるシステムでは、
マイクロプロセッサの負担を軽減するために、図４に示
すようにＤＭＡＣ（ダイレクト・メモリ・アクセス・コ
ントローラ）４０３ を用いて、入出力装置と４０４
〜４０６ メモリ・システム４０２ との間の直接のデ
ータ転送の制御を行っている。ここで、４０１はマイク
ロプロセッサ、４０７ はＣＰＵバス、４０８ はＤＭ
Ａバス、４０９，４１０ はアドレスバスである。
【０００４】このような従来のＤＭＡＣによるデータ転
送処理システムでは、ＤＭＡ転送使用時には、各伝送チ
ャネルに対し、マイクロプロセッサ４０１ があらかじ
めＤＭＡＣ４０３ の内部設定レジスタ ４０３ａに、
図３にあるような各入出力装置４０４ 〜４０６と対応
した転送チャネルに対する基準アドレス（ベース・アド
レス）３０５ 〜３０８、基準アドレスからのオフセッ
トアドレス（転送バイト数）３０１ 〜３０４ 、転送
モード（チャネル１〜３）などの設定情報をＤＭＡＣ４
０３ の内部設定レジスタ ４０３ａに設定する必要が
ある。その後、各入出力装置４０４ 〜４０６ にＤＭ
Ａ転送モードを指定し、各入出力装置４０４ 〜４０６
からのＤＲＥＱ信号の表明により、転送モードに対応
するバスの使用を要求することになる。
送処理システムでは、ＤＭＡ転送使用時には、各伝送チ
ャネルに対し、マイクロプロセッサ４０１ があらかじ
めＤＭＡＣ４０３ の内部設定レジスタ ４０３ａに、
図３にあるような各入出力装置４０４ 〜４０６と対応
した転送チャネルに対する基準アドレス（ベース・アド
レス）３０５ 〜３０８、基準アドレスからのオフセッ
トアドレス（転送バイト数）３０１ 〜３０４ 、転送
モード（チャネル１〜３）などの設定情報をＤＭＡＣ４
０３ の内部設定レジスタ ４０３ａに設定する必要が
ある。その後、各入出力装置４０４ 〜４０６ にＤＭ
Ａ転送モードを指定し、各入出力装置４０４ 〜４０６
からのＤＲＥＱ信号の表明により、転送モードに対応
するバスの使用を要求することになる。
【０００５】ＤＭＡＣ４０３ では、あらかじめ決めら
れたＤＲＥＱ信号の優先順位の振り分けにしたがって、
優先順位のより高いＤＲＥＱ信号に対応している入出力
装置に対し、共通バスの使用を許可することを、上記Ｄ
ＲＥＱ信号に対応するＤＡＣＫ信号を返信することによ
って各入出力装置４０４ 〜４０６ に知らせる。その
後の動作はＤＭＡＣ４０３ の内部設定レジスタ ４０
３ａの設定内容にしたがって行われる。そして、上記入
出力装置へのデータ転送処理の終了後に、次に優先順位
にある他の入出力装置に対応するＤＡＣＫ信号を返信す
ることによってバス使用を許可している。
れたＤＲＥＱ信号の優先順位の振り分けにしたがって、
優先順位のより高いＤＲＥＱ信号に対応している入出力
装置に対し、共通バスの使用を許可することを、上記Ｄ
ＲＥＱ信号に対応するＤＡＣＫ信号を返信することによ
って各入出力装置４０４ 〜４０６ に知らせる。その
後の動作はＤＭＡＣ４０３ の内部設定レジスタ ４０
３ａの設定内容にしたがって行われる。そして、上記入
出力装置へのデータ転送処理の終了後に、次に優先順位
にある他の入出力装置に対応するＤＡＣＫ信号を返信す
ることによってバス使用を許可している。
【０００６】この従来の手順では、同一の伝送チャネル
に対しては、上記入出力装置へのデータ転送が完全に終
了するまでは、次のメモリブロックの設定をＤＭＡＣ４
０３ の内部設定レシスタに設定することはできなくて
、マイクロプロセッサは転送終了後に再度、設定する必
要がある。
に対しては、上記入出力装置へのデータ転送が完全に終
了するまでは、次のメモリブロックの設定をＤＭＡＣ４
０３ の内部設定レシスタに設定することはできなくて
、マイクロプロセッサは転送終了後に再度、設定する必
要がある。
【０００７】
【発明が解決しようとする課題】このように従来のＤＭ
ＡＣでは、マイクロプロセッサは同一の伝送チャネルに
対してＤＭＡ転送が終了するまでＤＭＡＣの内部設定レ
ジスタに書き込むことができなかった。マイクロプロセ
ッサの処理の柔軟性を高めるために、任意のメモリブロ
ックのＤＭＡ転送中でも設定情報をＤＭＡＣ内部の別の
レジスタ群に書き込めるようにすれば、ＤＭＡ転送が終
了するのを待つことなく順次転送設定データを書き込め
るようにすることは可能である。
ＡＣでは、マイクロプロセッサは同一の伝送チャネルに
対してＤＭＡ転送が終了するまでＤＭＡＣの内部設定レ
ジスタに書き込むことができなかった。マイクロプロセ
ッサの処理の柔軟性を高めるために、任意のメモリブロ
ックのＤＭＡ転送中でも設定情報をＤＭＡＣ内部の別の
レジスタ群に書き込めるようにすれば、ＤＭＡ転送が終
了するのを待つことなく順次転送設定データを書き込め
るようにすることは可能である。
【０００８】本発明は上記従来の問題を解決するもので
、数多くのメモリブロックの設定を一度に、いつでもで
きるように、ＤＭＡ内に補助レジスタ群を設け、かつＤ
ＭＡ転送モードを指定できるようにして、マイクロプロ
セッサの処理の柔軟性を高めることができるデータ転送
処理システムを提供することを目的とするものである。
、数多くのメモリブロックの設定を一度に、いつでもで
きるように、ＤＭＡ内に補助レジスタ群を設け、かつＤ
ＭＡ転送モードを指定できるようにして、マイクロプロ
セッサの処理の柔軟性を高めることができるデータ転送
処理システムを提供することを目的とするものである。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に、本発明のデータ転送処理システムは、共通のバスに
つながれて複数の入出力装置とメモリ・システムとの間
の直接のデータ転送をＤＭＡＣにより行うデータ転送処
理システムにおいて、ＤＭＡＣ内部に内部設定レジスタ
以外に転送モード設定用の補助レジスタ群を設け、メモ
リ空間に対しいくつかの連続的なメモリブロックを転送
する際、マイクロプロセッサがいかなるときでもＤＭＡ
転送の設定が行えるように、ＤＭＡＣの補助レジスタに
転送モードなどを設定できるようにするとともに、補助
レジスタが内部設定レジスタに設定データを転送できる
ようにしたものである。
に、本発明のデータ転送処理システムは、共通のバスに
つながれて複数の入出力装置とメモリ・システムとの間
の直接のデータ転送をＤＭＡＣにより行うデータ転送処
理システムにおいて、ＤＭＡＣ内部に内部設定レジスタ
以外に転送モード設定用の補助レジスタ群を設け、メモ
リ空間に対しいくつかの連続的なメモリブロックを転送
する際、マイクロプロセッサがいかなるときでもＤＭＡ
転送の設定が行えるように、ＤＭＡＣの補助レジスタに
転送モードなどを設定できるようにするとともに、補助
レジスタが内部設定レジスタに設定データを転送できる
ようにしたものである。
【００１０】
【作用】上記構成により、メモリ空間に対し、いくつか
のメモリブロックを連続的に転送する際に一度に、ある
いはＤＭＡ転送中においてはいかなるときにおいても、
ＤＭＡ転送のための設定情報をＤＭＡＣの補助レジスタ
群に書き込むことができ、補助レジスタ群はＤＭＡＣの
内部設定レジスタのデータ転送が終了した時点で補助レ
ジスタ群のデータを内部設定レジスタに転送し、順次Ｄ
ＭＡ転送を行うことができ、マイクロプロセッサの処理
をより柔軟にするとともに、数回のブロック転送を連続
して実行とするときは、処理効率の向上を可能にする。
のメモリブロックを連続的に転送する際に一度に、ある
いはＤＭＡ転送中においてはいかなるときにおいても、
ＤＭＡ転送のための設定情報をＤＭＡＣの補助レジスタ
群に書き込むことができ、補助レジスタ群はＤＭＡＣの
内部設定レジスタのデータ転送が終了した時点で補助レ
ジスタ群のデータを内部設定レジスタに転送し、順次Ｄ
ＭＡ転送を行うことができ、マイクロプロセッサの処理
をより柔軟にするとともに、数回のブロック転送を連続
して実行とするときは、処理効率の向上を可能にする。
【００１１】
【実施例】以下本発明の一実施例を図面に基づいて説明
する。図１は本発明の一実施例のデータ転送処理システ
ムの構成を示すブロック図であり、図４と同様に共通な
バスに複数の入出力装置１０４ 〜１０６ とメモリ・
システム１０２ とＤＭＡＣ１０３ とが接続されてい
る。そしてＤＭＡＣ１０３ 内には、内部設定レジスタ
１０３ａと、図３に示すような転送チャネルの基準ア
ドレス、３０５ 〜３０８ 、オフセットアドレス３０
１ 〜３０４ 、転送モード（チャネル１〜３）などの
転送情報を一時に保存でき、このデータを内部設定レジ
スタ １０３ａにデータ転送が可能な内部補助レジスタ
群 １０３ｂが設けられている。
する。図１は本発明の一実施例のデータ転送処理システ
ムの構成を示すブロック図であり、図４と同様に共通な
バスに複数の入出力装置１０４ 〜１０６ とメモリ・
システム１０２ とＤＭＡＣ１０３ とが接続されてい
る。そしてＤＭＡＣ１０３ 内には、内部設定レジスタ
１０３ａと、図３に示すような転送チャネルの基準ア
ドレス、３０５ 〜３０８ 、オフセットアドレス３０
１ 〜３０４ 、転送モード（チャネル１〜３）などの
転送情報を一時に保存でき、このデータを内部設定レジ
スタ １０３ａにデータ転送が可能な内部補助レジスタ
群 １０３ｂが設けられている。
【００１２】次に図２をもとにＤＭＡＣ１０３ の内部
のブロックについて説明する。図１のマイクロプロセッ
サ１０１ はＤＭＡ転送命令を周辺の入出力装置１０４
〜１０６ に指定する前に、転送のための諸設定を行
う。このとき、ウィンドウレジスタ２０７ を通して補
助レジスタ群２０６ 内の空位置に転送情報を書き込む
。補助レジスタ群２０６ への書き込みは、数多く存在
する補助レジスタ群の内、１つのみに書き込みを許可で
きるような構成とすると同時に、設定データがどのチャ
ネルに対するものであるかが判るように、何らかの制御
ビットを設けて行われる。ＤＭＡ転送がすでに終了して
いるか、または現在使用していない場合は、チャネル識
別装置２０５ に対して補助レジスタ群２０６ から制
御信号を送出する。この信号を受けて、補助レジスタの
データを所望の転送チャネルに対するメインレジスタ２
０１〜２０３ に転送することが可能となる。
のブロックについて説明する。図１のマイクロプロセッ
サ１０１ はＤＭＡ転送命令を周辺の入出力装置１０４
〜１０６ に指定する前に、転送のための諸設定を行
う。このとき、ウィンドウレジスタ２０７ を通して補
助レジスタ群２０６ 内の空位置に転送情報を書き込む
。補助レジスタ群２０６ への書き込みは、数多く存在
する補助レジスタ群の内、１つのみに書き込みを許可で
きるような構成とすると同時に、設定データがどのチャ
ネルに対するものであるかが判るように、何らかの制御
ビットを設けて行われる。ＤＭＡ転送がすでに終了して
いるか、または現在使用していない場合は、チャネル識
別装置２０５ に対して補助レジスタ群２０６ から制
御信号を送出する。この信号を受けて、補助レジスタの
データを所望の転送チャネルに対するメインレジスタ２
０１〜２０３ に転送することが可能となる。
【００１３】ここで、メインレジスタ２０１ 〜２０３
は、各入出力装置と対応した転送チャネルの、基準ア
ドレス（ベース・アドレス）、オフセットアドレス（転
送バイト数）、転送モードなどを設定するための転送モ
ード設定用の内部設定レジスタ群である。このとき、内
部設定レジスタ群であるメインレジスタ２０１ 〜２０
３ は、どの転送チャネルに対する設定データであって
も良い。つまり、内部設定レジスタに各転送チャネルの
情報が転送されると、チャネル選択装置２０４ により
、それに対応したチャネルの入出力装置からのＤＲＥＱ
信号に対してのみ制御が可能となり、従来の転送が再開
されることになる。このように、ＤＭＡＣ内のメインレ
ジスタ２０１ 〜２０３ は各チャネルに対する設定レ
ジスタであり続ける必要はなく、補助レジスタ群２０６
のメモリウィンドウ的な機能を果たすわけであり、補
助レジスタ群２０６ からのデータ転送が行われた時点
で、転送チャネル（入出力チャネル）を判断できるよう
な構成にする。これにより、対応する転送チャネルに対
するＤＲＥＱに対してのみ対応することになる。
は、各入出力装置と対応した転送チャネルの、基準ア
ドレス（ベース・アドレス）、オフセットアドレス（転
送バイト数）、転送モードなどを設定するための転送モ
ード設定用の内部設定レジスタ群である。このとき、内
部設定レジスタ群であるメインレジスタ２０１ 〜２０
３ は、どの転送チャネルに対する設定データであって
も良い。つまり、内部設定レジスタに各転送チャネルの
情報が転送されると、チャネル選択装置２０４ により
、それに対応したチャネルの入出力装置からのＤＲＥＱ
信号に対してのみ制御が可能となり、従来の転送が再開
されることになる。このように、ＤＭＡＣ内のメインレ
ジスタ２０１ 〜２０３ は各チャネルに対する設定レ
ジスタであり続ける必要はなく、補助レジスタ群２０６
のメモリウィンドウ的な機能を果たすわけであり、補
助レジスタ群２０６ からのデータ転送が行われた時点
で、転送チャネル（入出力チャネル）を判断できるよう
な構成にする。これにより、対応する転送チャネルに対
するＤＲＥＱに対してのみ対応することになる。
【００１４】このように、従来のＤＭＡＣにはない補助
レジスタ群２０６ を有することにより、マイクロプロ
セッサに対し、いかなるときでもＤＭＡ転送の設定デー
タを指定できるとともに、いくつかのメモリブロックを
転送する際、一度に転送設定が行えるなどのマイクロプ
ロセッサ処理の柔軟性を持たせることができる。
レジスタ群２０６ を有することにより、マイクロプロ
セッサに対し、いかなるときでもＤＭＡ転送の設定デー
タを指定できるとともに、いくつかのメモリブロックを
転送する際、一度に転送設定が行えるなどのマイクロプ
ロセッサ処理の柔軟性を持たせることができる。
【００１５】
【発明の効果】以上のように本発明によれば、共通のバ
スに接続された多数の入出力装置とメモリ・システムの
間の直接のデータ転送の制御を行うＤＭＡＣの機能を高
め、マイクロプロセッサの処理を柔軟にすることができ
る。
スに接続された多数の入出力装置とメモリ・システムの
間の直接のデータ転送の制御を行うＤＭＡＣの機能を高
め、マイクロプロセッサの処理を柔軟にすることができ
る。
【図１】本発明の一実施例のデータ転送処理システムの
ブロック図である。
ブロック図である。
【図２】本発明の一実施例のデータ転送処理システムに
おけるＤＭＡＣ内部のブロック図である。
おけるＤＭＡＣ内部のブロック図である。
【図３】メモリ空間における設定情報を説明する図であ
る。
る。
【図４】従来のデータ転送処理システムのブロック図で
ある。
ある。
１０１ マイクロプロセッサ１０２
メモリシステム１０３
ＤＭＡＣ １０３ ａ 内部設定レジスタ１０３ ｂ
補助レジスタ群１０４ 〜１０６ 入出
力装置 １０７ ＣＰＵバス １０８ ＤＭＡバス １０９，１１０ アドレスバス２０１ 〜２０
３ 転送モード設定用メインレジスタ（内部設定レ
ジスタ） ２０４ チャネル選択装置２０５
チャネル識別装置２０６
補助レジスタ群２０７ ウィンド
ウレジスタ２０８ データバス ２０９ 各チャネルに対するＤＲＥＱ
，ＤＡＣＫ信号
メモリシステム１０３
ＤＭＡＣ １０３ ａ 内部設定レジスタ１０３ ｂ
補助レジスタ群１０４ 〜１０６ 入出
力装置 １０７ ＣＰＵバス １０８ ＤＭＡバス １０９，１１０ アドレスバス２０１ 〜２０
３ 転送モード設定用メインレジスタ（内部設定レ
ジスタ） ２０４ チャネル選択装置２０５
チャネル識別装置２０６
補助レジスタ群２０７ ウィンド
ウレジスタ２０８ データバス ２０９ 各チャネルに対するＤＲＥＱ
，ＤＡＣＫ信号
Claims (1)
- 【請求項１】 複数の入出力チャネルに接続された入
出力装置とメモリ・システムとが共通の伝送バスに接続
され、上記の間での直接のデータ転送が、メモリ・シス
テムと入出力装置間の直接のデータ転送の制御を行うダ
イレクト・メモリ・アクセスコントローラ（以下ＤＭＡ
Ｃという）により行われるデータ転送処理システムであ
って、ＤＭＡＣ内の内部設定レジスタの他に、設定デー
タを一時的に保存する補助レジスタ群を有し、さらに、
メモリ空間に対しいくつかの連続的なメモリブロックを
転送する際、マイクロプロセッサがいかなるときでもＤ
ＭＡ転送の設定が行えるように、ＤＭＡＣの補助レジス
タ群に転送モードなどを設定できる手段と、補助レジス
タ群が内部設定レジスタに設定データを転送できる手段
とを有し、入出力装置とメモリ・システム間のデータ転
送が終了後、順次、次のメモリブロックの転送を再開で
きるように構成したデータ転送処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11893891A JPH04346150A (ja) | 1991-05-24 | 1991-05-24 | データ転送処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11893891A JPH04346150A (ja) | 1991-05-24 | 1991-05-24 | データ転送処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04346150A true JPH04346150A (ja) | 1992-12-02 |
Family
ID=14748950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11893891A Pending JPH04346150A (ja) | 1991-05-24 | 1991-05-24 | データ転送処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04346150A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6775716B2 (en) | 2000-05-19 | 2004-08-10 | Matsushita Electric Industrial Co., Ltd. | High-performance DMA controller |
-
1991
- 1991-05-24 JP JP11893891A patent/JPH04346150A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6775716B2 (en) | 2000-05-19 | 2004-08-10 | Matsushita Electric Industrial Co., Ltd. | High-performance DMA controller |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5481681A (en) | Data transfer operations between two asynchronous buses | |
| JPH04363746A (ja) | Ｄｍａ機能を有するマイクロコンピュータシステム | |
| JP2591502B2 (ja) | 情報処理システムおよびそのバス調停方式 | |
| JPH04346150A (ja) | データ転送処理システム | |
| JP2723970B2 (ja) | データ転送制御装置 | |
| JPS581454B2 (ja) | 入出力制御方式 | |
| JPH05282242A (ja) | バス制御方式 | |
| JPH03137756A (ja) | 情報処理装置 | |
| JP2963696B2 (ja) | データ転送制御システム | |
| JP2687716B2 (ja) | 情報処理装置 | |
| JPH08278939A (ja) | データ転送方法及びデータ転送装置 | |
| JPH06250965A (ja) | 入出力制御装置 | |
| JPS62221059A (ja) | 中央処理装置 | |
| JPS6336021B2 (ja) | ||
| JP3678537B2 (ja) | データ転送方法及び装置 | |
| JPS62219153A (ja) | Ｄｍａコントロ−ラ | |
| JP3270149B2 (ja) | データ転送装置 | |
| JPH06161945A (ja) | メモリデータ転送装置 | |
| JPS62145345A (ja) | 直接メモリアクセス間隔制御方式 | |
| JPH0236454A (ja) | 主記憶制御装置間バス制御方式 | |
| JPH0195350A (ja) | データ転送制御方式 | |
| JPH06131292A (ja) | データ転送方式 | |
| JPH08106363A (ja) | マルチディスク装置 | |
| JPH04209059A (ja) | 半導体集績回路 | |
| JPH039453A (ja) | データ転送制御装置 |