JPH047109B2 - - Google Patents

Info

Publication number
JPH047109B2
JPH047109B2 JP61239209A JP23920986A JPH047109B2 JP H047109 B2 JPH047109 B2 JP H047109B2 JP 61239209 A JP61239209 A JP 61239209A JP 23920986 A JP23920986 A JP 23920986A JP H047109 B2 JPH047109 B2 JP H047109B2
Authority
JP
Japan
Prior art keywords
base
layer
collector
emitter
active element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61239209A
Other languages
English (en)
Other versions
JPS62181468A (ja
Inventor
Naoki Yokoyama
Toshihiko Mori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPS62181468A publication Critical patent/JPS62181468A/ja
Publication of JPH047109B2 publication Critical patent/JPH047109B2/ja
Granted legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/36—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using diodes, e.g. as threshold elements, i.e. diodes assuming a stable ON-stage when driven above their threshold (S- or N-characteristic)
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/39—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using thyristors or the avalanche or negative resistance type, e.g. PNPN, SCR, SCS, UJT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/7606—Transistor-like structures, e.g. hot electron transistor [HET]; metal base transistor [MBT]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/36—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of semiconductors, not otherwise provided for
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/561—Multilevel memory cell aspects
    • G11C2211/5614—Multilevel memory cell comprising negative resistance, quantum tunneling or resonance tunneling elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Static Random-Access Memory (AREA)

Description

【発明の詳細な説明】 〔概要〕 本発明は、フリツプ・フロツプに於いて、エミ
ツタ層とベース層との間に形成された超格子層を
キヤリヤが共鳴トンネリングする形式の能動素子
と、その能動素子のベース・エミツタ間に挿入さ
れた電流源と、同じくその能動素子に信号を選択
的に与える手段とを備えてなる構成を採ることに
依り、前記能動素子に於ける二つの安定状態の何
れか一方を任意に選択できるようにし、構成が簡
単で且つ高速の動作が可能であるようにした。
〔産業上の利用分野〕
本発明は、共鳴トンネリング効果を利用するホ
ツト・エレクトロン・トランジスタ（resonant−
tunneling hot electron transistor：RHET）或
いは共鳴トンネリング効果を利用するバイポー
ラ・トランジスタ（resonant−tunneling
bipolar transistor：RBT）など共鳴トンネリン
グ・トランジスタを能動素子とするフリツプ・フ
ロツプに関する。
〔従来の技術〕
現在まで、数多くの種類のフリツプ・フロツプ
を用いた半導体記憶装置が実用化されてきたが、
その高速化と高集積化に対する要求は止まること
を知らない。
然しながら、微細加工に於ける技術的限界、配
線量増大に起因する遅延時間の増加などが理由と
なり、前記要求への対応は次第に頭打ちの状態に
なりつつある。
これを打開するには、能動素子の構造自体を改
善して性能を向上し、半導体記憶装置としての機
能を損なうことなく、素子数を低減し且つ高速と
なるようにしなければならない。
因に、実用的なスタテイツク・メモリ・セルを
構成するには、通常、２個の記憶用トランジスタ
と２個のトランスフア・ゲート用トランジスタが
必要である。
〔発明が解決しようとする問題点〕
前記したように、今後、半導体記憶装置などに
用いられるフリツプ・フロツプの在るべき一つの
姿として、高速であることは勿論のこと、構成素
子数を少なくしたものが挙げられる。
然しながら、そのようなフリツプ・フロツプが
実現されていないのは、それを構成するのに適し
た能動素子が存在しないことが原因になつている
と考えられる。
本発明は、RHET或いはRBTなどの共鳴トン
ネリング・トランジスタを用いることに依り、構
成が簡単で動作が高速であるフリツプ・フロツプ
を得ようとするものである。
〔問題点を解決するための手段〕
本発明者は、さきに、共鳴トンネリング・トラ
ンジスタの一つとしてRHETを提供した（要す
れば、特願昭60−160314号参照）。
第８図は該RHETを説明する為の図であり、
Ａは要部切断側面図、Ｂは図Ａに対応させたエネ
ルギ・バンド・ダイヤグラムをそれぞれ表してい
る。
第８図Ａに於いて、１はn+型GaAsコレクタ
層、２はAlyGa1-yAsコレクタ側ポテンシヤル・
バリヤ層、３はn+型GaAsベース層、４は超格子
層、５はn+型GaAsエミツタ層、６はエミツタ電
極、７はベース電極、８はコレクタ電極をそれぞ
れ示し、第８図Ｂに於いて、ECは伝導帯の底、
EFはフエルミ・レベル、EXはサブ・バンドのエ
ネルギ・レベルをそれぞれ示している。
尚、超格子層４はAlxGa1-xAsバリヤ層４Ａと
GaAsウエル層４Ｂとからなつていて、図示例で
は二つのバリヤ層と一つのウエル層で構成されて
いるが、必要あれば複数のウエル層及びそれを形
成する為のバリヤ層を用いて良い。
第９図Ａ乃至ＣはRHETの動作原理を説明す
る為のエネルギ・バンド・ダイヤグラムを表し、
第８図に於いて用いた記号と同記号は同部分を示
すか或いは同じ意味を持つものとする。
図に於いて、ｑはキヤリヤ（電子）の電荷量、
φCはコレクタ側ポテンシヤル・バリヤ層２とベ
ース層３との間に於ける伝導帯底不連続値
（conduction band discontinuity）、VBEはベー
ス・エミツタ間電圧をそれぞれ示している。尚、
qφCをバリヤ高さとする。
第９図Ａはベース・エミツタ間電圧VBEが０か
或いは０に近い場合に於けるエネルギ・バンド・
ダイヤグラムである。
図示の状態では、コレクタ・エミツタ間に電圧
VCEが印加されているが、ベース・エミツタ間電
圧VBEが殆ど０であるので、エミツタ層５に於け
るエネルギ・レベルがウエル層４Ｂに於けるサ
ブ・バンドのエネルギ・レベルEXと相異してい
る為、エミツタ層５に於ける電子は超格子層４を
トランネリングしてベース層３に抜けることは不
可能であり、従つて、RHETには電流が流れて
いない。
第９図Ｂはベース・エミツタ間電圧VBEが
2EX／ｑに殆ど等しい場合に於けるエネルギ・バ
ンド・ダイヤグラムである。
図示の状態では、エミツタ層５に於けるエネル
ギ・レベルがウエル層４Ｂに於けるサブ・バンド
のエネルギ・レベルEXと整合する為、エミツタ
層５に於ける電子は共鳴トンネリング効果で超格
子層４を抜けてベース層３に注入され、そこでポ
テンシヤル・エネルギ（≒2EX）が運動エネルギ
に変換されるので、電子は所謂ホツトな状態とな
り、ベース層３をバリステイツクに通過し、そし
て、この際に於けるホツト・エレクトロンの運動
エネルギがバリヤ高さqφCに比較して大きい場合
にはコレクタ層１に到達してコレクタ電流とな
り、小さい場合にはコレクタ層１に到達すること
はできずにベース電流となる。
第９図Ｃはベース・エミツタ間電圧VBEが
2EX／ｑより大きい場合に於けるエネルギ・バン
ド・ダイヤグラムである。
図示の状態では、エミツタ層５に於けるエネル
ギ・レベルがウエル層４Ｂに於けるサブ・バンド
のエネルギ・レベルEXより高くなつてしまうの
で共鳴トンネリング効果は発生せず、再びエミツ
タ層５からベース層３に抜ける電子はなくなり、
前記したコレクタ電流或いはベース電流は低減さ
れる。
第１０図は試作されたRHETをコレクタ開放
で測定したベース・エミツタ間電圧VBEとエミツ
タ電流IEとの関係を説明する線図であり、第８図
及び第９図に於いて用いた記号と同記号は同部分
を示すか或いは同じ意味を持つものとする。
図では、横軸にベース・エミツタ間電圧VBE
を、また、縦軸にエミツタ電流IEをそれぞれ採つ
てある。尚、このデータは温度77〔Ｋ〕で得られ
たものである。
図から明らかなように、RHETに於けるVBE対
IEの関係に於いて、所謂、共鳴トンネリング効果
に依る微分負性抵抗領域が存在している。
さて、前記説明した各事項を踏まえた上で本発
明の原理を説明する。
第１図は本発明に依るフリツプ・フロツプの原
理を説明する為の要部回路図を表している。
図に於いて、QRはRHETである能動素子、
RCは負荷抵抗、RBは電流源抵抗、Ｎ１及びＮ２
は接続点、VCC1及びVCC2は正側電源レベルをそれ
ぞれ示している。
図示のように、能動素子QRのベースに電流源
抵抗RBを介して正側電源レベルVCC1を供給する
電源に接続するとベース・エミツタ間には一種の
定電流源が挿入されたことと等価になり、その際
のベース・エミツタ間電圧VBEとベース電流IBと
の関係及びベース・エミツタ間電圧VBEとコレク
タ電流ICとの関係は第２図Ａ及びＢに見られる通
りである。
斯かる関係は特にコレクタ側ポテンシヤル・バ
リヤ層のバリヤ高さqφCに比較してホツト・エレ
クトロンの運動エネルギが小さい場合に生ずるも
のである。
第２図Ａに於いては、横軸にベース・エミツタ
間電圧VBEを、また、縦軸にベース電流IBをそれ
ぞれ採つてあり、そして、第２図Ｂに於いては横
軸にベース・エミツタ間電圧VBEを、また、縦軸
にコレクタ電流ICをそれぞれ採つてある。
図に於いて、CL１は特性線、LLは負荷線、Ａ
及びＢは安定点、RPは共鳴ピーク点、Ｃ及びＤ
は安定点Ａ及びＢに対応する点をそれぞれ示して
いる。
ところで、第１図に見られる回路に於いては、
接続点Ｎ１に信号を入力して接続点Ｎ２から信号
を出力させる動作、また、接続点Ｎ２に信号を入
力して同じく接続点Ｎ２から信号を出力させる動
作の何れも実現することができる。
第２図Ａ及びＢを参照しながら第１図に見られ
る回路の動作を説明する。
図から明らかであるが、能動素子QRは安定点
Ａ及びＢに見られるように二つの安定状態を維持
することができる。
まず、接続点Ｎ１に信号を入力して接続点Ｎ２
から信号を出力させる場合について説明する。
今、何らかの手段に依り、接続点Ｎ１にハイ・
レベル（“Ｈ”レベル）のパルス信号が入力され
たとすると、能動素子QRの動作点は安定点Ａか
ら安定点Ｂに遷移するか、若しくは、安定点Ｂに
存在したままである。
また、同じく何らかの手段に依り、接続点Ｎ１
にロー・レベル（“Ｌ”レベル）のパルス信号が
入力されたとすると、能動素子QRの動作点は安
定点Ａに存在したままであるか、若しくは、安定
点Ｂから安定点Ａに遷移する。
前記説明から判るように、能動素子QRの動作
点は、接続点Ｎ１に於けるレベルの如何によつ
て、二つの安定点Ａ及びＢの何れか一方を採るこ
とになる。
このような動作に対応し、コレクタ電流ICの値
が変わることは当然であり、第２図Ｂにその様子
が示されている。
図から明らかなように、安定点Ｂに対応する点
Ｄに於いては、大きなコレクタ電流が流れるから
負荷抵抗RCに依る電圧降下も大であり、接続点
Ｎ２から出力される信号は“Ｌ”レベルであり、
そして、安定点Ａに対応する点Ｃに於いては、小
さなコレクタ電流しか流れないから負荷抵抗RC
に依る電圧降下は小であり、接続点Ｎ２から出力
される信号は“Ｈ”レベルとなる。
このように、能動素子QRの動作点が二つの安
定点Ａ及びＢを採ることができれば、半導体記憶
装置として書き込み動作及び読み出し動作を行わ
せ得ることは当然であつて、その動作に関しては
〔実施例〕の項で詳細に説明されている。
次に、接続点Ｎ２に信号を入力して同じく接続
点Ｎ２から信号を出力させる場合について説明す
る。
この場合は、コレクタ電流ICを変化させること
で実質的にベース電流IBを変化させ、前記説明し
たように接続点Ｎ１に信号を入力して接続点Ｎ２
から信号を出力させる場合と同様な動作をさせて
いるものである。
第３図Ａ及びＢは第２図に対応する能動素子
QRの動作を説明する為のエネルギ・バンド・ダ
イヤグラムを表し、第９図に於いて用いた記号と
同記号は同部分を表すか或いは同じ意味を持つも
のとする。
第３図Ａに見られる状態は第２図に示されてい
る安定点Ａに対応し、また、第３図Ｂに見られる
状態は第２図に示されている安定点Ｂに対応して
いる。
第３図Ａ及びＢの各状態に於いて、第２図に見
られる安定点Ａ及びＢが共鳴点RPからずれてい
ることを反映してウエル層内に生成されるサブ・
バンドのエネルギ・レベルEXはエミツタ層５に
於ける伝導帯の底ECのエネルギ・レベルに比較
して若干上下してはいるが、何れの状態に於いて
も、エミツタ層５からベース層３或いはコレクタ
層１に相応の電流（電子流）を流すことができ
る。即ち、第３図Ａの場合は、コレクタ側ポテン
シヤル・バリヤ層に於けるバリヤ高さが高い為、
エミツタ層からベース層３に抜けた電子はベース
電流となる。また、第３図Ｂの場合は、ベース・
エミツタ間電圧VBEが大であるから、エミツタ層
５から直接トンネリング或いは共鳴トンネリング
（第２のサブ・バンドが存在する場合）してベー
ス層３に抜け、そのホツト・エレクトロンの運動
エネルギが充分に大であることからコレクタ側ポ
テンシヤル・バリヤ層２を越えてコレクタ電流と
なる。
第４図Ａ及びＢは能動素子QRに於けるコレク
タ・エミツタ間電圧VCEの如何に対応するフリツ
プ・フロツプの動作を説明する為のエネルギ・バ
ンド・ダイヤグラムを表し、第３図及び第９図に
於いて用いた記号と同記号は同部分を示すか或い
は同じ意味を持つものとする。
この場合は、前記した接続点Ｎ２に信号を入力
し、同じく接続点Ｎ２から出力を得る場合に相当
する。
第４図Ａは接続点Ｎ２に“Ｈ”レベルの信号が
入力された場合、従つて、コレクタ・エミツタ間
電圧VCEが正側に大きく振られた場合に於けるエ
ネルギ・バンド・ダイヤグラムである。
図から判るように、コレクタ側ポテンシヤル・
バリヤ層２に於ける伝導帯の底ECの傾斜は破線
で示してあるように急になり、従つて、それまで
は、そのバリヤでコレクタ層１に到達できなかつ
た電子も矢印ｅに見られるようにトンネリングし
て流れることが可能となる。このようになると、
ベース電流IBは少なくなるので、ベース・エミツ
タ間電圧VBEは上昇する。即ち、第２図に見られ
る安定点Ｂの状態となつて、大きなコレクタ電流
が流れ、その結果、負荷抵抗RCに依る電圧降下
も大となるから接続点Ｎ２から出力される信号と
しては“Ｌ”レベルになる。
第４図Ｂは接続点Ｎ２に“Ｌ”レベルの信号が
入力された場合、従つて、コレクタ・エミツタ間
電圧CEが殆んど０〔Ｖ〕である場合に於けるエネ
ルギ・バンド・ダイヤグラムである。
この場合、コレクタ側ポテンシヤル・バリヤ層
２に於ける伝導帯の底ECの傾斜は破線で示して
あるように逆方向になり、従つて、それまでは、
バリヤを越えてコレクタ層１に到達していた電子
も矢印ｅに見られるように反射されてしまう。こ
のようになると、ベース電流IBは増加するので、
ベース・エミツタ間電圧VBEは低下する。即ち、
第２図に見られる安定点Ａの状態となつて、小さ
なコレクタ電流しか流れないから負荷抵抗RCに
依る電圧降下は小であり、接続点Ｎ２から出力さ
れる信号としては“Ｈ”レベルになる。
このように、第１図に見られるフリツプ・フロ
ツプでは、ベース側或いはコレクタ側の電位の如
何に依り、能動素子QRのベースに電流を流した
り、引き抜いたりしてベース電位を変化させ、二
つの安定状態を制御することができる。
因に、本発明に似通つた技術としては、負性抵
抗を有するダイオードを能動素子として利用する
ことが考えられる。
第１１図は負性抵抗を有するダイオードを用い
た半導体記憶装置の要部回路部を表し、第１図に
於いて用いた記号と同記号は同部分を示すか或い
は同じ意味を持つものとする。
図に於いて、DNは負性抵抗を有するダイオー
ドを示している。
この半導体記憶装置も、勿論、メモリ動作が可
能であるが、読み出し時にダイオードDN自体か
ら電流が引き抜かれたり、流入したりすることか
ら、記憶情報は不安定になる。然しながら、第１
図に関して説明したフリツプ・フロツプでは、読
み出し時に、記憶維持用の電流回路から独立した
コレクタ側の電源から電流が供給されるようにな
つているから、記憶状態を安定に維持したまま、
読み出しを行うことができる。
前記したところから、本発明のフリツプ・フロ
ツプでは、エミツタ層（例えばn+型GaAsエミツ
タ層５）とベース層（例えばn+GaAsベース層
３）との間に形成された超格子層からなるエミツ
タ側ポテンシヤル・バリヤ層（例えば超格子層
４）及びベース層とコレクタ層（例えばn+型
GaAsコレクタ層１）との間に形成されたコレク
タ側ポテンシヤル・バリヤ層（例えばAlyGa1-y
Asコレクタ側ポテンシヤル・バリヤ層２）を有
してなる能動素子（例えば能動素子QR）と、該
能動素子のベースに二つの安定状態をとらせる為
にベース・エミツタ間に接続された電流源（例え
ば抵抗RB並びに正側電源レベルVCC1を供給する
電源）と、前記能動素子に前記二つの安定状態の
何れか一方を採らせる為に信号を選択的に与える
手段（例えばスタテイツク素子QS）とを備えて
なる構成を採つている。
尚、本発明のフリツプ・フロツプに関する説明
は主として半導体記憶装置に適用した場合を対象
として行われているが、これに限定されることな
く、論理回路に適用できることは勿論であり、ま
た、能動素子としては、RHETのみならず、第
８図のＡ及びＢに於けるコレクタ側ポテンシヤ
ル・バリヤがpn接合になつている共鳴トンネリ
ング・トランジスタ、即ち、RBTを用いること
もできる。
〔作用〕
前記手段を採ると、能動素子であるRHETに
於いて発生する共鳴トンネリング効果はそのベー
スに二つの安定状態を現出させることが可能であ
り、この二つの安定状態をベース側或いはコレク
タ側からの信号で任意に遷移させることができ、
これを利用して半導体記憶装置を構成すれば、従
来、最低２個のトランジスタで構成されていたフ
リツプ・フロツプのセルを半分の数、即ち、１個
のトランジスタを用いるのみで実現することがで
き、しかも、その動作は安定である。
〔実施例〕
第５図は接続点Ｎ１に信号を入力して接続点Ｎ
２から信号を出力させる実施例を説明する為の要
部回路図を表し、第１図に於いて用いた記号と同
記号は同部分を示すか或いは同じ意味を持つもの
とする。
図に於いて、MCは単位記憶回路（メモリ・セ
ル）、QSはスイツチング素子、CCはカツプリン
グ・コンデンサ、WLはワード線、BLWは書き
込みビツト線、BLRは読み出しビツト線をそれ
ぞれ示している。
この実施例に於いては、ワード線WLが“Ｌ”
レベル、即ち、アドレス信号が加わつていない場
合にはスイツチング素子QSがオフであり、能動
素子QRは安定点Ａ及びＢの何れかの状態にあ
る。また、ワード線WLが一時的に“Ｈ”レベ
ル、即ち、アドレス信号が加わつた場合にはスイ
ツチング素子QSはオフ状態からオン状態を経て
再びオフ状態となり、その際、書き込みビツト線
BLWが“Ｈ”レベルであれば、能動素子QRの動
作点は安定点Ｂに遷移するか、若しくは、安定点
Ｂに存在したままである。更にまた、前記同様、
ワード線WLにアドレス信号が加わつて、スイツ
チング素子QSがオフ状態からオン状態を経て再
びオフ状態になつたとし、その際、書き込みビツ
ト線BWLが“Ｌ”レベルであれば、能動素子QR
の動作点は安定点Ａに存在したままであるか、若
しくは、安定点Ｂから安定点Ａに遷移する。
前記説明から判るように、スイツチング素子
QSのオン・オフ及び書き込みビツト線BLWに於
けるレベルの如何に依つて、能動素子QRは二つ
の安定点Ａ及びＢの何れかの状態を採ることがで
きる。
前記説明した動作が可能であることから、書き
込みは、特定のメモリ・セルに接続したワード線
WLと読み取りビツト線BLRを“Ｈ”レベルと
し、そして、書き込みビツト線BLWを“Ｈ”レ
ベル或いは“Ｌ”レベルとすることに依り実行さ
れる。また、読み取りは、ワード線WLを“Ｈ”
レベルにしてスイツチング素子QSをオンとし、
書き込みビツト線BLWのレベルを能動素子QRの
動作点が遷移しない範囲で変化させ、その際の能
動素子QRのコレクタ、即ち、接続点Ｎ２に於け
る電位変化をカツプリング・コンデンサCC及び
読み取りビツト線BLRを介して読み取れば良い。
尚、第５図に見られる実施例に於けるカツプリン
グ・コンデンサCCをトランジスタに変更し、そ
のオン・オフ制御をワード線WLのレベルで行う
こともできるが、その場合であつても、記憶用の
トランジスタは１個で足りるので、従来よりも少
ない能動素子数で構成可能である。
第６図は接続点Ｎ２に信号を入力して同じく接
続点Ｎ２から信号を出力させる実施例を説明する
為の要部回路図を表し、第１図及び第５図に於い
て用いた信号と同記号は同部分を示すか或いは同
じ意味を持つものとする。尚、BLはビツト線を
示している。
この実施例では、能動素子QRのベースに信号
は入力されず、スイツチング素子QSがコレクタ
とビツト線BLの間に介在し、該スイツチング素
子QSのベースはワード線WLのアドレス信号で
制御されるようになつている。
第７図は第６図に示されているビツト線BL、
ワード線WL、接続点Ｎ２に於ける電位のタイミ
ング・チヤートを表し、第６図に於いて用いた記
号と同記号は同部分を示すか或いは同じ意味を持
つものとする。
第７図に見られるデータは、第６図に見られる
実施例に於ける諸要素に対して、次に例示するよ
うな定数を与えてメモリ動作をさせ、接続点Ｎ２
からプローブで出力を取り出して観測して得たも
のである。
RB：1.5〔KΩ〕 RC：10〔KΩ〕 VCC1：１〔Ｖ〕 VCC2：１〔Ｖ〕 第７図に於いては、横軸に時間ｔを、縦軸に電
圧Ｖをそれぞれ採つてあり、時間に於いては、
ビツト線BLには0.5〔Ｖ〕が、ワード線WLには
1.0〔Ｖ〕がそれぞれ印加されてスイツチング素子
QSがオンの状態になり、接続点Ｎ２に於ける電
位は0.4〔Ｖ〕程度となり、コレクタ・エミツタ間
電圧VCEを正側に大きく振つた状態になり、ま
た、時間に於いては、ビツト線BLには０〔Ｖ〕
が、ワードWLには1.0〔Ｖ〕が印加されてスイツ
チング素子QSはオンの状態になるが、ビツト線
BLの電位が≒０〔Ｖ〕であるから、接続点Ｎ２の
電位は0.1〔Ｖ〕程度となり、コレクタ・エミツタ
間電圧VCEが略０〔Ｖ〕になつた状態を実現する
ことができる。
図示の電位波形から、能動素子QRが間違いな
くメモリ動作をしていることが看取される。
〔発明の効果〕
本発明に依るフリツプ・フロツプに於いては、
エミツタ層とベース層との間に形成された超格子
層をキヤリヤが共鳴トンネリングする形式の能動
素子と、その能動素子のベース・エミツタ間に挿
入された電流源と、同じくその能動素子に信号を
選択的に与える手段とを備えてなる構成になつて
いる。
この構成に依ると、RHET或いはRBTなど共
鳴トンネリング・トランジスタである能動素子
が、その共鳴トンネリング効果に依つて、ベース
に二つの安定状態を実現させることができ、そし
て、この二つの安定状態はベース側からの信号或
いはコレクタ側からの信号の何れにても任意に選
定することが可能であり、少ない数の能動素子を
用いて構成されたものでありながら、例えば安定
はスタテイツク・メモリ・セルとして動作させる
ことができ、フリツプ・フロツプの高集積化並び
に高速化に有効である。
【図面の簡単な説明】
第１図は本発明に依るフリツプ・フロツプの原
理を説明する為の要部回路図、第２図Ａ及びＢは
理想化されたRHETのベース・エミツタ間電圧
VBEとベース電流IBとの関係及びベース・エミツ
タ間電圧VBEとコレクタ電流ICとの関係を示す線
図、第３図Ａ及びＢは第２図に対応する能動素子
の動作を説明する為のエネルギ・バンド・ダイヤ
グラム、第４図Ａ及びＢはコレクタ・エミツタ間
電圧VCEの如何に対応する半導体記憶装置として
のフリツプ・フロツプの動作を説明する為のエネ
ルギ・バンド・ダイヤグラム、第５図は本発明一
実施例の要部回路図、第６図は他の実施例の要部
回路図、第７図は半導体記憶装置のメモリ動作を
説明する為のタイミング・チヤート、第８図Ａ及
びＢはRHETを説明する為の要部切断側面図及
びエネルギ・バンド・ダイヤグラム、第９図Ａ乃
至ＣはRHETの動作原理を説明する為のエネル
ギ・バンド・ダイヤグラム、第１０図はRHET
に於けるベース・エミツタ間電圧VBEとエミツタ
電流IEとの関係を説明する為の線図、第１１図は
負性抵抗ダイオードを用いた回路を例示する要部
回路図をそれぞれ表している。 図に於いて、QRはRHETである能動素子、
QSはスイツチング素子、RCは負荷抵抗、RBは
電流源抵抗、WLはワード線、BLはビツト線、
BLWは書き込みビツト線、BLRは読み取りビツ
ト線、Ｎ１及びＮ２は接続点、VCC1及びVCC2は正
側電源レベルをそれぞれ示している。

Claims (1)

  1. 【特許請求の範囲】 １ エミツタ層とベース層との間に形成された超
    格子層からなるエミツタ側ポテンシヤル・バリヤ
    層並びにベース層とコレクタ層との間に形成され
    たコレクタ側ポテンシヤル・バリヤ層を有してな
    る能動素子と、 該能動素子に於けるベースに二つの安定状態を
    とらせる為にベース・エミツタ間に接続された電
    流源と、 前記能動素子に前記二つの安定状態の何れか一
    方を採らせる為に信号を選択的に与える手段とを
    備えてなることを特徴とする共鳴トンネリング・
    トランジスタで構成されたフリツプ・フロツプ。
JP61239209A 1985-10-12 1986-10-09 共鳴トンネリング・トランジスタで構成されたフリツプ・フロツプ Granted JPS62181468A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP60-226004 1985-10-12
JP22600485 1985-10-12

Publications (2)

Publication Number Publication Date
JPS62181468A JPS62181468A (ja) 1987-08-08
JPH047109B2 true JPH047109B2 (ja) 1992-02-07

Family

ID=16838276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61239209A Granted JPS62181468A (ja) 1985-10-12 1986-10-09 共鳴トンネリング・トランジスタで構成されたフリツプ・フロツプ

Country Status (1)

Country Link
JP (1) JPS62181468A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2588590B2 (ja) * 1988-07-20 1997-03-05 富士通株式会社 半導体記憶装置
JP2688366B2 (ja) * 1989-03-20 1997-12-10 富士通株式会社 論理回路

Also Published As

Publication number Publication date
JPS62181468A (ja) 1987-08-08

Similar Documents

Publication Publication Date Title
Wei et al. Multivalued SRAM cell using resonant tunneling diodes
JPS619895A (ja) 半導体記憶回路
JPH0230178A (ja) 半導体記憶装置
JPS5811105B2 (ja) 半導体メモリ
EP0023792B1 (en) Semiconductor memory device including integrated injection logic memory cells
US4849934A (en) Logic circuit using resonant-tunneling transistor
US4788662A (en) Semiconductor memory device using resonant-tunneling hot electron transistor
EP0547673A2 (en) Semiconductor device comprising at least one memory cell
US3537078A (en) Memory cell with a non-linear collector load
KR900008438B1 (ko) 공진터널 트랜지스터를 이용한 3치 논리회로
US4907196A (en) Semiconductor memory device using resonant-tunneling transistor
JPH047109B2 (ja)
Shieh et al. A multiple-dimensional multiple-state SRAM cell using resonant tunneling diodes
EP0225698A1 (en) Logic circuitry
JPS5826114B2 (ja) バイポ−ラ・トランジスタ・メモリ・セル
JPH0210519B2 (ja)
US4398268A (en) Semiconductor integrated circuit device
US4589096A (en) IIL semiconductor memory including arrangement for preventing information loss during read-out
JPH0210518B2 (ja)
WO2015041304A1 (ja) 記憶回路
US3540005A (en) Diode coupled read and write circuits for flip-flop memory
US3768081A (en) Minority carrier storage device having single transistor per cell
JPS6020837B2 (ja) 記憶装置
US4348595A (en) Circuit including at least two MTL semi-conducting devices showing different rise times and logic circuits made-up therefrom
JPH046110B2 (ja)