JPS62159462A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 ＢＳＧ、　ＰＢＦからの拡散で外部ベース領域を形成し
、へば５ｉ０２を用いてエミッタ領域とベース領域をセ
ルファライン方式で形成する。

〔産業上の利用分野〕

本発明は半導体装置の製造方法に関するもので、さらに
詳しく言えば、メモリとして用いるバイポーラトランジ
スタに適用すると集積度の向上が著しい。もちろんロジ
ック、アナログ品種に用いても集積度は向上する。

〔従来の技術〕

第３図の断面図に示されるバイポーラトランジスタのベ
ース領域とエミッタ領域の構造は知られたものであり、
同図において、３１は半導体基板、３２はＰ型のベース
領域、３３はＮ１型エミッタ領域、３４は選択酸化（Ｌ
ＯＧＯＳ　）法で形成したフィールド酸化膜、３５は５
ｉ０２膜である。

かかるトランジスタを作る際には、５ｉＯｚ膜３５を点
線で示す部分も含めて全面に形成し、次いでエミッタ拡
散のためにＳｉＯ２膜３５の点線で示す部分を窓開けし
、Ｎ＋不純物（例えば砒素イオン、Ａｓ”）をイオン注
入し、活性化のためのアニールを行ってエミッタ領域を
形成する。

第３図に示すウォールド・エミッタ構造においては集積
度を大にすることはできるが、後述する如＜ＣＥＩＪ−
りが発生しやすいので、第４図の断面図に示される真性
ベース３２と外部ベース３２ａ（それはＰ＋型不純物を
拡散して形成する）をもった構造のトランジスタが開発
された。なお同図において、３６と３７はそれぞれエミ
ッタ電極とベース領域とである。

〔発明が解決しようとする問題点〕

第３図に示す構造において、フィールド酸化膜３４は点
線で示すところまで形成されていたのであり、その状態
で例えばボロンイオン（Ｂ＋）をイオン注入してベース
領域３２を形成したのである。

次いで、エミッタ拡散のために５ｔ０２膜３５の点線で
示す部分に窓開けをなすと、フィールド酸化膜も第３図
に実線で示されるところまで除去される。

かかる状態でエミッタ拡散をなすと、フィールド酸化膜
３４の近くでベース領域とエミッタ領域との間の間隔が
小な状態にエミッタ領域が形成され、同図に矢印で示す
方向にＣＥリークが発生する問題があった。

本発明はこのような点に鑑みて創作されたもので、スイ
ッチング速度が高く、集積度が大になり、エミツタ幅が
小でスイッチング速度の向上に有利なトランジスタを製
造する方法を提供することを目的とする。

Ｃ問題点を解決するための手段〕 第１図（ａｌないしくｄ）は本発明の工程を示す断面図
である。

本発明においては、−導電型の半導体基板（１１）に反
対導電型の埋込層（１２）とエピタキシャル層（１３）
および素子分離用の絶縁膜（１５）を形成してなるバイ
ポーラトランジスタの製造において、外ベース領域（２
１ａ、　２１ｂ）の形成のための基板と同導電型の不純
物拡散用膜（１６）と絶縁膜（１７）を順に形成し、前
記絶縁膜（１７）と不純物拡散用膜（１６）に電極窓を
窓開けし、さらに絶縁膜（１７ａ）を成長し、再度窓開
きするとき形成される前記絶縁膜のへば（１７ａ）を用
いた窓からエミッタ拡散領域と真性ベース領域（２１）
を形成することを特徴とする半導体装置の製造方法が提
供される。

〔作用〕

上記した方法では、マスクを用いることなく例えばＢＳ
Ｇからの拡散で外部ベース領域を作っておき、次にＢＳ
Ｇ膜の上にあらかじめ５ｉ０２膜を形成しておき、それ
の異方性エツチングでへばＳｉＯ２を作り、しかる後に
セルファライン方式でベース拡散、エミッタ拡散を順に
行うので、従来の位置合せのための部分３８に対応する
エミッタ領域と外部ベース領域との間の領域を小にする
ことが可能になる。

〔実施例〕

以下、図面を参照して本発明の実施例を詳細に説明する
。

第１図（ａ）参照： Ｐ型半導体基板１１に通常の技術でＮ′″型埋込層１２
、Ｎ型エピタキシャル層１３、Ｐ＋型層１４、フィール
ド酸化膜１５を形成し、全面にＢＳＧとＳｉＯ２を順に
成長して厚さ１０００人のＢ５Ｇ１１１６と厚さ３００
０人の５ｉ０２膜１７を形成する。ＢＳＧ膜に代えてＰ
ＢＦを用いてもよい。

第１図（ｂｌ参照： 次いで５ｉ０２膜とＢＳＧ膜を窓開は後、ＣＶＤ　Ｓｉ
Ｏ２膜２０００〜３０００人成長し、リアクティブ・イ
オン・エツチング（ＲＩＥ）で５ｉＯｚ膜をエツチング
すると、エミッタ電極窓１８、ベース電極窓１９のとこ
ろに５ｉ０２がまわり込んだ形状のへば５ｉＯ２１７ａ
がエツチングされないで残る。なお本図と以下の図では
基板はエピタキシャル層１３のみを示す。

第１図（Ｃ）参照： 全面に多結晶シリコン（ポリシリコン）を１０００人厚
さに成長してポリシリコン膜２０を形成し、ボロンイオ
ン（Ｂ＋）をイオン注入する（加迷電圧４０ＫｅＶ　、
　ドーズ量５　Ｘ　１０　”　／ｃｍ２）　にのＢ＋の
イオン注入は真性ベースを形成するためになされるもの
である。

次いで全面に図示しないレジスト膜を形成し、それをベ
ース電極窓１９の部分をマスクする如くにパターニング
して砒素イオン（Ａｓ”　）をイオン注入しく加速電圧
６０　ＫｅＶ　、　　ドーズ量５Ｘ１０１５／Ｃｍ２）
、アニールする。

このアニールにおいてＢＳＧ膜１６の下の部分とベース
電極窓１９の下の部分はＰ“型になり、ベース電極窓１
９の下には外部ベース２１ａが、エミッタ電極窓１８の
下にはエミッタ領域２２が、またエミッタ領域２２のま
わりと下には真性ベース領域２１が形成される。

第１図（ｄ）参照： 全面に電極を形成するためのアルミニウム（ＡＩ＞を堆
積し、ＡＡとその下のポリシリコンをパターニングして
コレクタ電極２３、エミッタ電極２４、ベース電極２５
を形成する。

上記の説明と第１図（Ｃ１から理解される如く、真性ベ
ース領域２１はＰ＋型の外部ベース領域２１ｂを介して
Ｐ＋型の外部ベース２１ａにつながっているので、ベー
ス抵抗Ｒｂｂ　’を小に抑えることができ、ベース領域
２１、外部ベース２１ａと２１ｂはセルファライン方式
である。

第２図は第１図の素子の部分的平面図で、図示の如くエ
ミッタ領域を形成してウォールド・エミッタを作りうろ
ことを示す。

具体的にはエミツタ窓をフィールド酸化膜にぶつけるこ
とができ、ウォールド・エミッタの形成が可能となり、
素子の集積度を高めることができ、メモリなどを作る場
合に有利である。

このようにベース領域の容積を小にしたためにコレクタ
、ベース間容量を小にすることができ、トランジスタの
スイッチングスピードを向上することができる。

さらには、へば５ｉ０２１７ａが存在するために、エミ
ッタ領域２２の幅を小にすることが可能となり、そのこ
とは素子のスイッチングスピードを高めるに有利である
。

〔発明の効果〕

以上述べてきたように本発明によれば、ＣＢＩＪ−りの
ない、コレクタ・ベース容量（Ｃｏｂ）が小でベース抵
抗（Ｒｂｂ”）の小さいトランジスタを作ることが可能
となり、例えば集積度が高く、スイッチングスピードの
大なるメモリを作るに有効である。

【図面の簡単な説明】 第１図（ａ）ないし＋ｄ）は本発明工程の断面図、第２
図は第１図の素子の部分的平面図、第３図と＝：＝は従
来例断面図である。 第１図と第２図において、 １１は半導体基板、 １２はＮ＋型埋込層、 １３はＮ型エピタキシャル層、 １４はＰ＋型層、 １５はフィールド酸化膜、 １６はＢＳＧ膜、 １７は　５ｉ０２膜、 １７ａはへば５ｉ０２． １８はエミッタ電極窓、 １９はベース電極窓、 ２０はポリシリコン膜、 ２１は真性ベース領域、 ２２はエミッタ領域、 ２３はコレクタ電極、 ２４はエミッタ電極、 ２５はベース電極である。 代理人　　弁理士　　久木元　　　彰 復代理人　弁理士　　大　菅　義　之 奉イト８月　工＄ｉ書’ｒｉ　図 ／／−３ｒ○、［３５ イＡヒニ来イ３１］Ｌ艷ｒ５に１０区コ第３図

Claims (1)

1. 【特許請求の範囲】 一導電型の半導体基板（１１）に反対導電型の埋込層（
   １２）とエピタキシャル層（１３）および素子分離用の
   絶縁膜（１５）を形成してなるバイポーラトランジスタ
   の製造において、 外ベース領域（２１ａ、２１ｂ）の形成のための基板と
   同導電型の不純物拡散用膜（１６）と絶縁膜（１７）を
   順に形成し、 前記絶縁膜（１７）と不純物拡散用膜（１６）に電極窓
   を窓開けし、さらに絶縁膜（１７ａ）を成長し、再度窓
   開きするとき形成される前記絶縁膜のへば（１７ａ）を
   用いた窓からエミッタ拡散領域と真性ベース領域（２１
   ）を形成することを特徴とする半導体装置の製造方法。