JP2013089630A - 半導体パッケージ及びその製造方法 - Google Patents

半導体パッケージ及びその製造方法 Download PDF

Info

Publication number
JP2013089630A
JP2013089630A JP2011225874A JP2011225874A JP2013089630A JP 2013089630 A JP2013089630 A JP 2013089630A JP 2011225874 A JP2011225874 A JP 2011225874A JP 2011225874 A JP2011225874 A JP 2011225874A JP 2013089630 A JP2013089630 A JP 2013089630A
Authority
JP
Japan
Prior art keywords
plating film
copper
terminal
palladium
wire bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011225874A
Other languages
English (en)
Other versions
JP5978587B2 (ja
Inventor
Yoshinori Ejiri
芳則 江尻
Kiyoshi Hasegawa
清 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2011225874A priority Critical patent/JP5978587B2/ja
Publication of JP2013089630A publication Critical patent/JP2013089630A/ja
Application granted granted Critical
Publication of JP5978587B2 publication Critical patent/JP5978587B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/4557—Plural coating layers
    • H01L2224/45572—Two-layer stack coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】 微細配線に充分対応することができ、しかも銅ワイヤによる接続で充分なワイヤボンディング接続信頼性を有する半導体パッケージ及びその製造方法を提供すること。
【解決手段】 本発明の半導体パッケージは、端子形状の銅の表面にめっき皮膜が形成されたワイヤボンディング端子を有する半導体チップ搭載用基板と、ワイヤボンディング端子に接合された銅ワイヤで電気的に接続された半導体チップと、を備え、上記めっき皮膜が、銀めっき皮膜、パラジウムめっき皮膜、金めっき皮膜、又は、パラジウムめっき皮膜と金めっき皮膜との２層めっき皮膜であり、上記ワイヤボンディング端子は、めっき皮膜が形成された箇所と、端子形状の銅と銅ワイヤとが直接接合された箇所とを有する。
【選択図】 なし

Description

本発明は、半導体パッケージ及びその製造方法に関する。
近年、パソコン、携帯電話、無線基地局、光通信装置、サーバ及びルータ等の電子機器において、大小問わず、機器の小型化、軽量化、高性能化及び高機能化が進んでいる。また、ＣＰＵ、ＤＳＰ及び各種メモリ等のＬＳＩの高速化並びに高機能化とともに、ＳｏＣ（Ｓｙｓｔｅｍ ｏｎ ａ ｃｈｉｐ）やＳｉＰ（Ｓｙｓｔｅｍ Ｉｎ Ｐａｃｋａｇｅ）等の高密度実装技術の開発も行われている。
このため、半導体チップ搭載用基板やマザーボードには、ビルドアップ方式の多層配線基板が使用されるようになっている。また、パッケージの多ピン狭ピッチ化といった実装技術の進歩により、半導体チップ搭載用基板は、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）からＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）／ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ
Ｐａｃｋａｇｅ）実装へと進化している。
半導体チップ搭載用基板と半導体チップとの接続には、例えば、金ワイヤなどのボンディングワイヤが用いられる。金ワイヤの素材は、これまで高純度４Ｎ系（純度＞９９．９９質量％）の金が主に用いられている。しかし、金は高価であるため、材料費が安価である他種金属のボンディングワイヤが所望されている。近年、金ワイヤより安価な銅ワイヤが急速に使用され始めている。銅ワイヤは金ワイヤと比較して電気特性や機械的特性に優れており、種々の銅ワイヤが販売されている（例えば、下記非特許文献１）。
半導体チップ搭載用基板は、通常、半導体チップ又は配線板に接続するための接続端子を有している。これらの接続端子には、金ワイヤ又ははんだとの良好な金属接合を確保するために、金めっきが施されることが多い。
銅ワイヤによるボンディングに関し、銅ワイヤと接続するための端子部分の金めっき皮膜の厚みは、金ワイヤと接続する場合と比較して厚くする必要があることが知られている（例えば、下記非特許文２）。これは、金ワイヤ−金めっき皮膜（端子）では金・金の同金属接合であるのに対し、銅ワイヤ−金めっき皮膜（端子）では銅・金の異種金属接合になることに起因する。
しかし、近年の金価格の高騰に対し、金ワイヤを銅ワイヤにすることでワイヤのコストを低減することができても、半導体チップ搭載用基板の接続端子の金めっき皮膜の厚みを厚くしなければならず、半導体チップ搭載用基板のコストが高くなる課題がある。
一方、接続端子に金めっきを施す方法としては、電解金めっきが広く適用されてきた。しかし、最近では、半導体チップ搭載用基板の小型化による配線の高密度化に伴って、接続端子の表面に電解金めっきを施すための配線を確保することが困難になりつつある。そこで、接続端子への金めっき方法として、電解めっきをするためのリード線が不要である無電解金めっき（置換金めっきや還元金めっき）のプロセスが注目され始めている。例えば、端子部分の銅箔表面に、無電解ニッケルめっき皮膜／無電解金めっき皮膜を形成することが知られている（例えば、下記非特許文献３）。
しかしながら、配線に無電解ニッケルめっきを行うと、「ブリッジ」と呼ばれる、配線間に無電解ニッケルめっき皮膜が析出する現象が発生し、これにより短絡不良が引き起こされる場合がある。このブリッジを抑制するためには、例えば、特許文献１、２に示すようなブリッジを抑制するための前処理液及び前処理方法が提案されている。また、特許文献３に示すように、ブリッジを抑制するための無電解めっき用触媒液も提案されている。
特開平９−２４１８５３号公報 特許第３３８７５０７号 特開平１１−１２４６８０号公報
"使用実績の豊富なＴＡＮＡＫＡのＣｕボンディングワイヤ"、［on line］、田中電子工業株式会社、［２０１１年３月２５日検索］、インターネット＜URL: http://www.tanaka-bondingwire.com/images/pdf/gide_Cu.PDF＞ 社団法人エレクトロニクス実装学会「第２５回エレクトロニクス実装学会春季講演大会」（２０１１年 ３６８〜３７２頁） 社団法人プリント回路学会誌「サーキットテクノロジー」（１９９３年 Ｖｏｌ．８ Ｎｏ．５ ３６８〜３７２頁）
しかし、上述した特許文献１〜３に記載の前処理液や前処理方法、無電解めっき用触媒液等のブリッジを低減する手法を適用しても、微細配線とした場合には導体間の基材上に無電解ニッケルめっきが析出し易いため、充分な効果が得られないことが判明した。
そこで、本発明者らは、ニッケルめっきを適用しないめっき皮膜が形成されたワイヤボンディング端子に対する銅ワイヤのボンディング性について検討を行ったところ、充分なワイヤプル強度が得られない場合があることを見出した。
本発明は、上記事情に鑑みてなされたものであり、微細配線に充分対応することができ、しかも銅ワイヤによる接続で充分なワイヤボンディング接続信頼性を有する半導体パッケージ及びその製造方法を提供することを目的とする。
本発明の半導体パッケージは、端子形状の銅の表面にめっき皮膜が形成されたワイヤボンディング端子を有する半導体チップ搭載用基板と、ワイヤボンディング端子に接合された銅ワイヤで電気的に接続された半導体チップと、を備え、上記めっき皮膜が、銀めっき皮膜、パラジウムめっき皮膜、金めっき皮膜、又は、パラジウムめっき皮膜と金めっき皮膜との２層めっき皮膜であり、上記ワイヤボンディング端子は、めっき皮膜が形成された箇所と、端子形状の銅と銅ワイヤとが直接接合された箇所とを有する。
本発明の半導体パッケージは、上記構成を有することにより、微細配線に充分対応することができ、しかも銅ワイヤによる接続で充分なワイヤボンディング接続信頼性を有することができる。
本発明の半導体パッケージは、端子形状の銅と銅ワイヤとが直接接合されている箇所の表面の十点平均粗さが０．１５〜１．０μｍの範囲であることが好ましい。
また、上記めっき皮膜が、下記（１）〜（４）のいずれかのめっき皮膜であることが好ましい。
（１）厚さが０．０３〜０．４μｍの銀めっき皮膜
（２）厚さが０．００５〜０．３５μｍのパラジウムめっき皮膜
（３）厚さが０．０３〜０．４μｍの金めっき皮膜
（４）厚さが０．００３〜０．２μｍのパラジウムめっき皮膜及び厚さが０．０３〜０．２μｍの金めっき皮膜の２層めっき皮膜
更に、上記めっき皮膜の純度が９９％以上であることが好ましい。
また、上記めっき皮膜が、下記（２−１）〜（２−４）のいずれかのパラジウムめっき皮膜であってもよい。
（２−１）厚さが０．００５〜０．３５μｍであり、純度が９９％以上のパラジウムめっき皮膜
（２−２）厚さが０．００５〜０．２５μｍであり、純度が９８％以上のパラジウムめっき皮膜
（２−３）厚さが０．００５〜０．１５μｍであり、純度が９７％以上のパラジウムめっき皮膜
（２−４）厚さが０．００５〜０．１２μｍであり、純度が９４％以上のパラジウムめっき皮膜
本発明の半導体パッケージの製造方法は、基板、及び該基板上に設けられ、端子形状の銅の表面にめっき皮膜が形成されたワイヤボンディング端子を備える半導体チップ搭載用基板と、ワイヤボンディング端子に接合された銅ワイヤで電気的に接続された半導体チップと、を備える半導体パッケージの製造方法であって、めっき皮膜が、銀めっき皮膜、パラジウムめっき皮膜、金めっき皮膜、又は、パラジウムめっき皮膜と金めっき皮膜との２層めっき皮膜であり、ワイヤボンディング端子に銅ワイヤを接合して、ワイヤボンディング端子の一部に端子形状の銅と銅ワイヤとが直接接合する箇所を設ける工程を備える。
本発明の半導体パッケージの製造方法によれば、微細配線に充分対応することができ、しかも銅ワイヤによる接続で充分なワイヤボンディング接続信頼性を有する半導体パッケージを得ることができる。
本発明の半導体パッケージの製造方法においては、先端面がマット加工されたキャピラリーにより銅ワイヤをワイヤボンディング端子に接合することが好ましい。これにより、銅の表面に上記めっき皮膜が形成されたワイヤボンディング端子に、端子形状の銅と銅ワイヤとが直接接合する箇所を設けることがより確実にできる。
また、微細配線の形成性を充分確保しつつ、充分なワイヤプル強度を得る観点から、上記めっき皮膜が、下記（１）〜（４）のいずれかのめっき皮膜であることが好ましい。
（１）厚さが０．０３〜０．４μｍの銀めっき皮膜
（２）厚さが０．００５〜０．３５μｍのパラジウムめっき皮膜
（３）厚さが０．０３〜０．４μｍの金めっき皮膜
（４）厚さが０．００３〜０．２μｍのパラジウムめっき皮膜と厚さが０．０３〜０．２μｍの金めっき皮膜との２層めっき皮膜
ワイヤボンディングを行なった際に、めっき皮膜の純度が高いほど変形しやすいため、銅ワイヤの銅とワイヤボンディング端子の銅との接合が起こりやすくなる観点から、上記めっき皮膜の純度が９９％以上であることが好ましい。
ワイヤボンディングを行なった際に、銅ワイヤの銅とワイヤボンディング端子の銅との接合が起こりやすくなる観点から、上記めっき皮膜が、下記（２−１）〜（２−４）のいずれかのパラジウムめっき皮膜であることが好ましい。
（２−１）厚さが０．００５〜０．３５μｍであり、純度が９９％以上のパラジウムめっき皮膜
（２−２）厚さが０．００５〜０．２５μｍであり、純度が９８％以上のパラジウムめっき皮膜
（２−３）厚さが０．００５〜０．１５μｍであり、純度が９７％以上のパラジウムめっき皮膜
（２−４）厚さが０．００５〜０．１２μｍであり、純度が９４％以上のパラジウムめっき皮膜
本発明によれば、微細配線に充分対応することができ、しかも銅ワイヤによる接続で充分なワイヤボンディング接続信頼性を有する半導体パッケージ及びその製造方法を提供することができる。
実施例１における銅ワイヤが接合されたワイヤボンディング端子の表面のＳＥＭ観察結果を示す図である。 比較例２３における銅ワイヤが接合されたワイヤボンディング端子の表面のＳＥＭ観察結果を示す図である。
本実施形態の半導体パッケージは、端子形状の銅の表面にめっき皮膜が形成されたワイヤボンディング端子を有する半導体チップ搭載用基板と、ワイヤボンディング端子に接合された銅ワイヤで電気的に接続された半導体チップと、を備え、上記めっき皮膜が、銀めっき皮膜、パラジウムめっき皮膜、金めっき皮膜、又は、パラジウムめっき皮膜と金めっき皮膜との２層めっき皮膜であり（以下、これらをまとめて本発明に係るめっき皮膜という場合もある。）、上記ワイヤボンディング端子は、めっき皮膜が形成された箇所と、端子形状の銅と銅ワイヤとが直接接合された箇所とを有する。
本実施形態の半導体パッケージにおいては、ワイヤボンディング端子の一部に、端子形状の銅と銅ワイヤの銅とが直接接合されて銅・銅結合が生じている。ここで意味する銅・銅結合とは、銅ワイヤボンディングを行うことで、銀めっき皮膜、パラジウムめっき皮膜、金めっき皮膜、又は、パラジウムめっき皮膜と金めっき皮膜との２層めっき皮膜が押し退けられて、これらのめっき皮膜の下部にあった端子形状の銅と銅ワイヤの銅とが直接接合されている状態のことである。
上記の本実施形態の半導体パッケージを製造する方法は、端子形状の銅の表面に本発明に係るめっき皮膜が形成されたワイヤボンディング端子に銅ワイヤを接合して、ワイヤボンディング端子の一部に端子形状の銅と銅ワイヤとが直接接合する箇所を設ける工程を備える。
上記本発明に係るめっき皮膜は、電解めっき又は無電解めっきにより形成することが可能であるが、皮膜の厚みの均一性の点から無電解めっき皮膜であることが好ましい。皮膜が厚い部分があると、銅ワイヤボンディングを行っても皮膜を押し退けることができずに、銅・銅結合が得られないワイヤボンディング端子が生じやすくなるため、充分なワイヤボンディング性が得られない場合がある。
上記本発明に係るめっき皮膜は、置換型の無電解めっきにより形成されていることが好ましい。置換型の無電解めっきであれば端子形状の銅における置換反応だけであるためにブリッジが発生を防止することができる。微細配線を形成する場合、ブリッジの発生を抑制する観点から、還元型の無電解めっきを追加して行わないことが好ましい。
上記本発明に係るめっき皮膜は、純度が９９％以上であることが好ましく、９９．９％であることがより好ましい。
めっき皮膜の純度が９９％以上であれば、めっき皮膜の硬度を下げることができるため、銅ワイヤボンディングを行った際に皮膜が変形しやすく、皮膜の下部の銅と銅ワイヤの銅との直接接合が起こりやすくなる。端子形状の銅と銅ワイヤとの直接接合を形成させる観点から、上記本発明に係るめっき皮膜は、変形が最も起こりやすい純度１００％に近いことが最も好ましい。
上記本発明に係るめっき皮膜について更に詳細に説明する。
銀めっき皮膜は、厚みが０．０３〜０．４μｍであると好ましく、０．０５〜０．３μｍであるとより好ましく、０．１〜０．２μｍであると更に好ましい。
銀めっき皮膜の厚みが０．４μｍよりも厚く、０．６μｍ以下の範囲では、銅ワイヤボンディングを行っても皮膜を押し退けることができずに、銅・銅結合を有していないワイヤボンディング端子が生じる場合がある。特に、銅ワイヤボンディング後に、端子形状の銅／０．０５〜０．２μｍの銀めっき皮膜／銅ワイヤの３層構造となり、高温の環境下で０．０５〜０．２μｍの銀めっき皮膜が銅と合金化されて銀・銅合金を形成し、脆弱層が形成されてボンディング部の接続信頼性が低下する問題があり、好ましくない。銀めっき皮膜の厚みを０．４μｍ以下とすることで、ワイヤボンディング性を向上させることができる。
銀めっき皮膜の厚みが０．６μｍを越えると、銀めっき皮膜と銅ワイヤとの良好な接続が得られるが、微細配線に用いた場合は、ブリッジが発生しやすくなるとともに、高温高湿の環境下でマイグレーションが発生しやすくなる。なお、この場合も、銅・銅結合を得られないワイヤボンディング端子が生じてしまう。
一方、厚みが０．０３μｍ以上であると、銀めっき皮膜が充分に析出し、例えば、ワイヤボンディング前に行う１５０℃の高温処理を考慮した場合であっても、銅が銀めっき表面に拡散しにくくなるため、充分なワイヤボンディング接続信頼性が得られやすい。
本実施形態で用いる無電解銀めっき液としては、例えば、可溶性銀塩、錯化剤、ｐＨ調整剤、界面活性剤を含んだ溶液を使用することができる。
可溶性銀塩としては、硫酸銀、亜硫酸銀、炭酸銀、酢酸銀、乳酸銀、スルホコハク酸銀、硝酸銀、有機スルホン酸銀、ホウフッ化銀、クエン酸銀、酒石酸銀、グルコン酸銀、スルファミン酸銀、シュウ酸銀、酸化銀などの可溶性塩が使用でき、また、本来は難溶性であるが、スルフィド系化合物などの作用によりある程度の溶解性を確保できる塩化銀なども使用できる。銀塩の好ましい具体例としては、メタンスルホン酸銀、エタンスルホン酸銀、酢酸銀、乳酸銀、クエン酸銀などが挙げられる。メッキ浴に対する当該可溶性銀塩の金属塩換算の含有量は、０.００１〜２００ｇ／Ｌが好ましく、０．１〜３０ｇ／Ｌがより好ましく、０．５〜１０ｇ／Ｌが更により好ましい。
無電解銀めっき液に用いる錯化剤としては、チオ尿素類、スルフィド類、メルカプタン類などの含イオウ化合物、グリシン、ニトリロ三酢酸、Ｎ−ヒドロキシエチルエチレンジアミン三酢酸、エチレンジアミン四酢酸、ジエチレントリアミン五酢酸等のアミノカルボン酸化合物、乳酸、クエン酸、サリチル酸等の水酸基を有するヒドロキシカルボン酸化合物、１，２，３−トリアゾール、１，２，４−トリアゾール、３−アミノ−１，２，４−トリアゾール等のトリアゾール化合物、ニトロフェノール、ジニトロフェノール、トリニトロフェノール、ニトロレゾルシノール等のフェノール類、ニトロベンジルアルコール、ニトロフェノキシエタノール等のアルコール類、ニトロアニリン、ニトロナフチルアミン等のアミン類、ニトロベンゼンスルホン酸、ニトロフェノールスルホン酸、ニトロナフタリンスルホン酸等のスルホン酸類及びこれらのスルホン塩、ニトロ安息香酸、クロルニトロ安息香酸、アミノニトロ安息香酸、ニトロフタル酸、ニトロイソフタル酸、ニトロテレフタル酸、ニトロサリチル酸、ジニトロサリチル酸等のカルボン酸類及びこれらのカルボン酸塩等を適用できるが、添加する錯化剤は特に限定されない。これらの錯化剤は各々を単用又は併用できる。メッキ浴に対する錯化剤の添加量は、０.０００１〜５モル／Ｌが好ましく、０.０３〜２モル／Ｌがより好ましい。
本実施形態に係る銀めっき液のｐＨは、使用する錯化剤に適したｐＨを選択すればよいが、銀めっき液の保存安定性、銀めっき皮膜の実用的な形成速度等の観点から、０．２〜２の範囲であることが好ましい。ｐＨが２より高い場合には、下地に対する密着性に優れ、光沢のある銀めっき皮膜が形成されるが、銀めっき皮膜の形成速度が遅く、銀めっき液の保存安定性が損なわれる。また、０．２より低い場合には、酸の使用量が徒に増加するばかりであり、銀めっき皮膜の特性は改善されない。
銀めっき液のｐＨを０．２〜２の範囲に調製するためには、有機酸および無機酸を使用することができる。有機酸としては、ギ酸、クロロ酢酸、２−クロロプロピオン酸、グリコール酸、乳酸、アミノ安息香酸、パラニトロ安息香酸、メタンスルホン酸、パラトルエンスルホン酸、サリチル酸、シュウ酸、マレイン酸、フマール酸、酒石酸、クエン酸、フェノキシ酢酸、フタル酸等であり、無機酸としては、リン酸、硫酸、硝酸等が挙げられるが、これらに限定されるものではない。これらの酸は一種または二種以上を併用して用いることができる。
なお、銀めっき液のｐＨを調整するために、水酸化ナトリウム、水酸化カリウム等の水酸化アルカリやアンモニア水等を用いることができる。
銀めっき液は、銀めっき皮膜の光沢を高めるために、界面活性剤を含んでも良い。界面活性剤としては、ポリオキシエチレンアルキルエーテル、ポリオキシエチレンアルキルフェニルエーテル、ポリオキシエチレンポリオキシプロピレンブロックコポリマー、アルキルアミンポリエチレンオキサイド等の非イオン系界面活性剤が好ましい。銀めっき液中の界面活性剤の濃度は、０．０１〜５質量％であることが好ましい。
銀めっき液を用いて、被めっき物である端子形状の銅に銀めっき処理を行う際の条件としては、銀めっき液の温度を１０〜７０℃に設定することが好ましい。銀めっきの処理時間については、所望の膜厚の銀めっき皮膜が析出するまで、被めっき物を銀めっき液に接触させればよく、その接触時間は通常１０秒〜３０分の範囲が好ましく、好ましくは１分〜５分であり、より好ましくは３０秒〜１０分である。銀めっき液と被めっき物との接触方法としては、浸漬、噴霧、塗布等の方法が挙げられる。なお、銀めっき処理を行うに当たっては、酸クリーナーあるいはマイクロエッチング剤を使用して、予め被めっき物の金属表面を清浄化することが望ましい。
無電解パラジウムめっき皮膜を形成する場合、置換パラジウムめっきや還元剤を用いる還元型パラジウムめっきが適用できる。無電解パラジウムめっきによるパラジウム層の形成方法としては、特に、置換パラジウムめっきを行った後、還元型パラジウムめっきを行う方法が好ましい。これは、銅表面はそのままでは無電解パラジウムめっき反応が起こりづらい傾向にあるためである。あらかじめ置換パラジウムめっきでパラジウムを置換析出させておき、その後に還元型パラジウムめっきによりパラジウム層を析出させることで、良好にパラジウム層を形成することができる。
無電解パラジウムめっき皮膜の厚みは、０．００５〜０．３５μｍであると好ましく、０．０１〜０．２μｍであるとより好ましく、０．０３〜０．１５μｍであると更に好ましい。無電解パラジウムめっき皮膜の厚みが０．３５μｍを越えると、銅ワイヤボンディングを行っても無電解パラジウムめっき皮膜を押し退けることができずに、銅・銅結合を得られないワイヤボンディング端子が生じてしまうことがある。パラジウムと銅ワイヤは接合強度そのものが低いため、良好なワイヤボンディング性を得るためには、無電解パラジウムめっき皮膜の厚みは０．３５μｍ以下とすることが好ましい。一方、無電解パラジウムめっき皮膜の厚みを０．００５μｍ以上とすることにより、無電解パラジウムめっき皮膜が充分に析出し、例えばワイヤボンディング前に行う１５０℃の高温処理を考慮した場合であっても、銅がパラジウムめっき表面に拡散しにくくなるため、充分なワイヤボンディング接続信頼性が得られやすい。
特にパラジウムめっき皮膜は、金めっき皮膜や銀めっき皮膜と比較して、銅の拡散抑制効果が高いために、パラジウムめっき皮膜を用いることが最も好ましいが、金めっき皮膜や銀めっき皮膜と比較して硬度が硬く、銅ワイヤボンディングを行った際に皮膜を押し退けることができないため、純度の選定が非常に重要である。
無電解パラジウムめっきに用いる還元剤に、ギ酸化合物を使用すると、得られるパラジウム層の純度がほぼ１００％になり、その時のビッカース硬度は１５０ＨＶである。純度がほぼ１００％の金めっき皮膜のビッカース硬度が４０〜８０ＨＶ、純度がほぼ１００％の銀めっき皮膜のビッカース硬度が６０〜１００ＨＶであることから、パラジウム皮膜は金や銀めっき皮膜と比較して銅ワイヤボンディングを行った際に皮膜を押し退けづらくなる。一方、還元剤に次亜リン酸を用いて、リン濃度を１．５％、３％、６％にすると、ビッカース硬度はそれぞれ約４２０ＨＶ、約５３０ＨＶ、約５８０ＨＶとなり非常に硬くなる。このため、純度がほぼ１００％のパラジウムめっき皮膜の厚みは０．３５μｍ以下であることが好ましく、リン濃度が１．５％では０．２μｍ以下、リン濃度が３%では０．１５μｍ以下、リン濃度が６%以上では０．１２μｍ以下であることが好ましい。
ワイヤボンディング端子に、めっき皮膜が形成された箇所と、端子形状の銅と銅ワイヤとが直接接合された箇所とをより確実に設ける観点から、めっき皮膜がパラジウムめっき皮膜である場合、下記（２−１）〜（２−４）のいずれかのパラジウムめっき皮膜が好ましい。
（２−１）厚さが０．００５〜０．３５μｍであり、純度が９９％以上のパラジウムめっき皮膜
（２−２）厚さが０．００５〜０．２５μｍであり、純度が９８％以上のパラジウムめっき皮膜
（２−３）厚さが０．００５〜０．１５μｍであり、純度が９７％以上のパラジウムめっき皮膜
（２−４）厚さが０．００５〜０．１２μｍであり、純度が９４％以上のパラジウムめっき皮膜
無電解パラジウムめっきに用いるめっき液のパラジウムの供給源としては、特に限定されないが、塩化パラジウム、塩化パラジウムナトリウム、塩化パラジウムアンモニウム、硫酸パラジウム、硝酸パラジウム、酢酸パラジウム、酸化パラジウム等のパラジウム化合物等が挙げられる。具体的には、酸性塩化パラジウム「ＰｄＣｌ２／ＨＣｌ」、硝酸テトラアンミンパラジウム「Ｐｄ（ＮＨ３）４（ＮＯ３）2」、ジニトロジアンミンパラジウム「Ｐｄ（ＮＨ３）２（ＮＯ２）２」、ジシアノジアンミンパラジウム「Ｐｄ（ＣＮ）２（ＮＨ３）２」、ジクロロテトラアンミンパラジウム「Ｐｄ（ＮＨ３）４Ｃｌ２」、スルファミン酸パラジウム「Ｐｄ（ＮＨ２ＳＯ３）２」、硫酸ジアンミンパラジウム「Ｐｄ（ＮＨ３）２ＳＯ４」、シュウ酸テトラアンミンパラジウム「Ｐｄ（ＮＨ３）４Ｃ２Ｏ４」、硫酸パラジウム「ＰｄＳＯ４」等を適用することができる。また、めっき液に添加する緩衝剤等についても特に限定されない。
無電解パラジウムめっきにより形成されるパラジウム層は、パラジウムの純度が９０質量％以上であると好ましく、９９質量％以上であるとより好ましく、１００質量％に近いと特に好ましい。パラジウムの純度が９０質量％以上であると、その形成時に銅上への析出が充分に得られやすくなり、ワイヤボンディング性やはんだ接続信頼性が充分に得られやすくなる。
無電解パラジウムめっきに用いる還元剤に、ギ酸化合物を使用すると、得られるパラジウム層の純度が９９質量％以上になり易くなり、均一な析出は可能となる。また、還元剤に次亜リン酸や亜リン酸等のリン含有化合物や、ホウ素含有化合物を使用する場合は、得られるパラジウム層がパラジウム−リン合金やパラジウム−ホウ素合金になるため、その場合は、パラジウムの純度が９０質量％以上となるように還元剤の濃度、ｐＨ、浴温などを調節することが好ましい。
パラジウムめっき皮膜の上部に更に無電解金めっき皮膜を形成してもよい。無電解金めっき皮膜は、例えば、置換・還元金めっきを行うか、或いは、置換金めっきを行った後に還元型の金めっきを行う無電解金めっきなどによって形成することができる。パラジウムめっき皮膜の厚みが０．０３μｍ以下の場合、パラジウムめっき皮膜と金めっき皮膜の厚みの合計は０．４μｍ以下、パラジウムめっき皮膜の厚みが０．０３μｍよりも厚く、０．３μｍ以下の場合は、パラジウムめっき皮膜と金めっき皮膜の厚みの合計は０．３μｍ以下であることが好ましい。
本実施形態においては、厚さが０．００３〜０．２μｍのパラジウムめっき皮膜と厚さが０．０３〜０．２μｍの金めっき皮膜との組合せが好ましく、厚みが０．０１〜０．１μｍのパラジウムめっき皮膜と、厚みが０．００５〜０．１μｍの金めっき皮膜との組み合わせがより好ましい。パラジウムめっき皮膜が銅の拡散を防止することでワイヤボンディング前の熱処理によるワイヤボンディング性の低下を抑制できるとともに、銅ワイヤボンディングを行った際に、パラジウムめっき皮膜に直接銅ワイヤを接着させる場合と比較し、金めっき皮膜が銅ワイヤとの初期の接着性を改善できるので、パラジウムめっき皮膜と金めっき皮膜両方の皮膜の変形が起こりやすくなるため、端子形状の銅と銅ワイヤの銅との接合が起こりやすく、結果として銅ワイヤボンディング性を向上させることができる。
無電解金めっき皮膜は、例えば、置換・還元金めっきを行うか、或いは、置換金めっきを行った後に還元型の金めっきを行う無電解金めっきなどによって形成することができる。無電解金めっきは、本発明による効果が得られる限り、どちらの手法を用いて行ってもよいが、置換金めっきを行った後に還元型の金めっきを行う方法は、下層の金属（この場合は銅）との良好な密着性が得られる観点から好ましく、また置換・還元金めっきを行う方法は、めっきの際に下層の金属（この場合は銅）を溶出させ難く、良好な金めっき皮膜を形成できる傾向にある。
置換金めっき後、還元型の金めっきを行う場合、具体的には、ＨＧＳ―１００（日立化成工業株式会社製、商品名）のような置換金めっき液により、０．０１〜０．１μｍ程度の金めっき下地皮膜（置換金めっき皮膜）を形成した後、その上に、ＨＧＳ―２０００（日立化成工業株式会社製、商品名）のような還元型の無電解金めっき液により、０．１〜０．４μｍ程度の金めっき仕上げ層（還元型の金めっき皮膜）を形成する方法が挙げられる。ただし、無電解金めっきの手法はこれに限定されず、通常行われる金めっきに適した方法であれば制限なく適用できる。
置換金めっきに用いるめっき液には、シアン化合物を含むものと含まないものがあるが、いずれのめっき液でも使用できる。なかでも、シアン化合物を含むものが好ましい。この理由としては、銅における置換金めっきの均一性は、シアンを含むめっき液を用いた方が、シアンを含まないものを用いた場合と比較して良好であることが挙げられる。このようなシアンを含むめっき液で置換金めっきを行った後に、後述するような還元型の金めっきを行うと、金めっき皮膜が均一に成長し易い傾向にある。
還元型の金めっき皮膜は、置換金めっき皮膜に更に金皮膜を形成することができる。そのため、置換金めっきに続いて還元型の金めっきを行うことで、厚い金めっき皮膜を形成することが可能となる。還元型の金めっきに用いるめっき液は、還元剤を含むことで、自己触媒的に金層を形成できる。このめっき液にも、シアン化合物を含むものと含まないものがあるが、いずれのめっき液でも使用できる。
還元型の金めっきに用いるめっき液の還元剤としては、酸化により水素ガスが発生しないものが好ましい。ここで、水素ガスが発生しない、もしくは発生しにくい還元剤としては、アスコルビン酸、尿素系化合物、フェニル系化合物等が挙げられる。なお、水素ガスが発生する還元剤としては、ホスフィン酸塩、ヒドラジンがある。このような還元剤を含む金めっき液は、６０〜８０℃程度の温度で使用可能なものが好ましい。
一方、置換・還元金めっきは、置換金めっきと還元型の金めっき反応を同一の液で行うものである。このようなめっき液には、シアン化合物を含むものと含まないものがあり、いずれのめっき液でも使用することができる。また、置換・還元金めっきを行った後に、金層の厚膜化のために更に無電解金めっきを行うこともできる。
このようにして形成される金めっき皮膜は、９９質量％以上の純度の金からなることが好ましい。金めっき皮膜の金の純度が９９質量％以上であると、この部分を端子として適用する際に銅ワイヤボンディング接続信頼性が得られやすい。接続信頼性をより高める観点からは、金層の純度は、９９．５質量％以上であることがより好ましい。
また、金めっき皮膜の厚さは、０．０３〜０．４μｍとすることが好ましく、０．０５〜０．３μｍとすることがより好ましく、０．１μｍ〜０．２５μｍとすることが更に好ましい。
金めっき皮膜の厚みが０．４μｍ〜０．７μｍの範囲では、銅ワイヤボンディングを行っても皮膜を押し退けることができずに、銅・銅結合を得られないワイヤボンディング端子が生じてしまう。特に、銅ワイヤボンディング後に、端子形状の銅／０．０５〜０．３μｍの金めっき皮膜／銅ワイヤの３層構造となり、高温高湿の環境下で０．０５〜０．３μｍの金めっき皮膜が銅と合金化されて金・銅合金を形成し、脆弱層が形成されてボンディング部の接続信頼性が低下する問題があり好ましくない。
金めっき皮膜の厚みが０．７μｍを越えると、金めっき皮膜と銅ワイヤとの良好な接続が得られるが、微細配線に用いた場合は、ブリッジが発生しやすくなるために、好ましくなく、また、経済的な観点からも好ましくない。更に、この場合も、銅・銅結合を得られないワイヤボンディング端子が生じてしまう。
一方、金めっき皮膜の厚みが０．０３μｍ以上であると、金めっき皮膜が析出していない部分ができにくくなり、例えばワイヤボンディング前に行う１５０℃の高温処理を考慮した場合であっても、銅が金めっき表面に拡散しにくくなるため、充分なワイヤボンディング接続信頼性が得られやすくなる。
ワイヤボンディング端子と銅ワイヤとの接合にはキャピラリーが用いられる。
ワイヤボンディングで用いるキャピラリーとしては、キャピラリー先端の仕上げは「ポリッシュ加工」と呼ばれる平滑性のある表面仕上げが一般的であるが、本実施形態で用いるキャピラリーは、「マット加工」と呼ばれるキャピラリーの先端面を粗くした仕上げの方がより効果的である。具体的には、ＣｕＰＲＡｐｌｕｓ（登録商標） Ｃａｐｉｌｌａｒｙ（Ｋｕｌｉｃｋｅ＆Ｓｏｆｆａ社製、商品名）のような「マット加工」を施したキャピラリーが好ましい。
ワイヤボンディング後の、端子形状の銅と銅ワイヤとが直接接合された箇所の十点平均粗さ（Ｒｚ）を０．１５〜１．０μｍとすることが好ましく、０．２〜０．８μｍとすることがより好ましく、０．３μｍ〜０．６μｍとすることが更に好ましい。
十点平均粗さ（Ｒｚ）が、１．０μｍ以下であると、端子形状の銅と銅ワイヤとが直接接合された領域が狭くなりにくく、充分なワイヤボンディング接続信頼性が得られやすい。また、一方、十点平均粗さ（Ｒｚ）が、０．１５μｍ以上であると、端子形状の銅と銅ワイヤとが直接接合されやすく、端子形状の銅と銅ワイヤとが直接接合された領域を広くすることができ、充分なワイヤボンディング接続信頼性が得られやすくなる。
本実施形態で用いる銅ワイヤは、９９．９質量％以上のＣｕであることが好ましい。また、銅ワイヤは、表面の酸化を防止するために異種金属がコートされていてもよい。異種金属としては、銅の拡散防止効果に優れたＰｄが好ましい。
＜半導体チップ搭載用基板の製造＞
（実施例１）
（１ａ）内層板の準備
まず、絶縁基材に厚さ１８μｍの銅箔を両面に貼り合わせた、厚さ０．２ｍｍのガラス布基材エポキシ銅張積層板であるＭＣＬ−Ｅ−６７９（日立化成工業株式会社製、商品名）を準備し、その不要な箇所の銅箔をエッチングにより除去し、スルーホールを形成して、表面に内層回路が形成された内層板を得た。
（１ｂ）樹脂付き銅箔の積層
内層板の両面に、３μｍの厚みの銅箔に接着剤を塗布したＭＣＦ−７０００ＬＸ（日立化成工業株式会社製、商品名）を、１７０℃、３０ｋｇｆ／ｃｍ２の条件で６０分間加熱加圧してラミネートした。
（１ｃ）ＩＶＨの形成
炭酸ガスインパクトレーザー穴あけ機Ｌ−５００（住友重機械工業株式会社製、商品名）により、銅箔上から直径８０μｍの非貫通孔であるＩＶＨ３０をあけた。さらに、ＩＶＨ３０形成後の基板を過マンガン酸カリウム６５ｇ／Ｌと水酸化ナトリウム４０ｇ／Ｌの混合水溶液に、液温７０℃で２０分間浸漬し、孔内のスミアの除去を行った。
（１ｄ）無電解銅めっき
（１ｃ）の工程後の基板を、パラジウム溶液であるＨＳ−２０２Ｂ（日立化成工業株式会社製、商品名）に２５℃で１５分間浸漬して、銅箔表面に触媒を付与した。その後、ＣＵＳＴ−２０１（日立化成工業株式会社製、商品名）を使用して、液温２５℃、３０分の条件で無電解銅めっきを行った。これにより銅箔上及びＩＶＨ内の表面に厚さ０．３μｍの無電解銅めっき層を形成した。
（１ｅ）電解めっきレジストの形成
ドライフィルムフォトレジストであるＲＹ−３０２５（日立化成工業株式会社製、商品名）を、無電解銅めっき層の表面にラミネートし、電解銅めっきを行うべき箇所をマスクするフォトマスクを介してフォトレジストに紫外線を露光した後、現像して、電解めっきレジストを形成した。
（１ｆ）電解銅めっき
硫酸銅浴を用い、液温２５℃、電流密度１．０Ａ／ｄｍ２の条件で、銅めっき層３上に電解銅めっきを１２μｍほどの厚さが得られるように行い、回路導体幅／回路導体間隔（Ｌ／Ｓ）＝１５／１５μｍのパターン形状を有する第２の銅層を形成した。また、かかるパターン形状を形成した面と反対側の面には、はんだボール接続用のランド径６００μｍのパッドが形成されるように、電解銅めっき皮膜を形成した。
（１ｇ）電解めっきレジストの剥離
レジスト剥離液であるＨＴＯ（ニチゴー・モートン株式会社製、商品名）を用いて、電解めっきレジストの除去を行った。
（１ｈ）エッチング
主成分として硫酸２０ｇ／Ｌ、過酸化水素１０ｇ／Ｌの組成のエッチング液を用いて、電解めっきレジストで覆われていた部分の銅をエッチングにより除去した。
（１ｉ）ソルダーレジストの形成
エッチング後の基板の上側の表面に、感光性のソルダーレジスト「ＰＳＲ−４０００ ＡＵＳ５」（太陽インキ製造株式会社製、商品名）をロールコータにより塗布し、硬化後の厚みが４０μｍとなるようにした。続いて、露光・現像をすることにより、導体回路上の所望の場所に開口部を有するソルダーレジストを形成した。また、下側の表面には、はんだボール接続用のパッドを形成するために、ランド径６００μｍの銅パッドの上部に、５００μｍの開口径を有するソルダーレジストを形成した。
（１ｊ）無電解パラジウムめっき
ソルダーレジスト形成後の基板を、脱脂液Ｚ−２００（株式会社ワールドメタル製、商品名）に、５０℃で３分間浸漬し、２分間水洗し、その後、１００ｇ／Ｌの過硫酸アンモニウム溶液に１分間浸漬し、２分間水洗し、１０％の硫酸で１分間浸漬し、２分間水洗した。続いて、置換パラジウムめっき液であるＳＡ−１００（日立化成工業株式会社製、商品名）に、２５℃で５分間、浸漬処理し、２分間水洗した。得られた無電解パラジウムめっき皮膜の厚みは０．００５μｍであった。なお、本実施例及び以下の実施例や比較例においては、パラジウム層、銀層、金層の膜厚は、蛍光Ｘ線膜厚計ＳＦＴ９５００（エスアイアイ・ナノテクノロジー株式会社製、商品名）を用いて測定した。
このようにして、上下面にパラジウム層で覆われた端子部分を有する半導体チップ搭載用基板を得た。この半導体チップ搭載用基板においては、片面の端子部分がワイヤボンディング接続用の端子に該当し、反対面の端子部分がはんだ接続用の端子に該当する。半導体チップ搭載用基板は、これらの端子をそれぞれ１０００個有している（以下の実施例、比較例も同様）。
＜特性評価＞
（１）微細配線形成性
上記で得られた半導体チップ搭載用基板について、下記の基準によりめっき皮膜形成後の微細配線形成性を評価した。得られた結果を表１に示す。
Ａ：ブリッジが形成されておらず、端子部分にめっき皮膜が良好に形成されており、回路導体間隔が１３μｍ以上である。
Ｂ：端子部分の外周に部分的にめっきがはみ出して析出しており、回路導体間隔が１０μｍ以上、１３μｍ未満である。
Ｃ：端子部分の外周に部分的にめっきがはみ出して析出しており、回路導体間隔が８μｍ以上、１０μｍ未満である。
Ｄ：端子部分の外周に部分的にめっきがはみ出して析出しており、回路導体間隔が５μｍ以上、８μｍ未満である。
Ｅ：端子部分の外周に部分的にめっきがはみ出して析出しており、回路導体間隔が５μｍ未満である。
（２）ワイヤボンディング性
上記で得られた半導体チップ搭載用基板について、下記の基準により接続端子のワイヤボンディング性（ワイヤボンディング接続性）を評価した。
すなわち、実施例１に対応する複数の半導体チップ搭載用基板に対し、未処理（熱処理無し：０時間）と、１５０℃で３、１０、５０時間の熱処理とをそれぞれ実施し、各熱処理時間が経過した時点でワイヤボンディングを行った。ワイヤボンディングは、ワイヤ径２５μｍのＰｄ被覆銅ワイヤ（日鉄マイクロメタル社製、商品名）を用い、１０００箇所のワイヤボンディング接続用の端子の全てで行った。ワイヤボンディング装置としては、Ｐｏｗｅｒ Ｓｅｒｉｅｓ Ｉｃｏｎｎ（Ｋ＆Ｓ社製、商品名）を用い、ボンディング温度（ヒートブロック温度）:１７５℃、ボンド荷重：７０ｇｆ、超音波出力：１２５ｍＡｍｐｓ、超音波時間：２５ｍｓ、スクラブの種類：サークル（円状）、スクラブ回数：２回、の条件を設定した。キャピラリーとして、先端面を「マット加工」したＣｕＰＲＡｐｌｕｓ（登録商標） Ｃａｐｉｌｌａｒｙ（Ｋｕｌｉｃｋｅ＆Ｓｏｆｆａ社製、商品名）を用いた。
銅ワイヤが接合されたワイヤボンディング端子の表面を、収束イオンビーム加工観察装置（ＦＩＢ：Ｆｏｒｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ Ｓｙｓｔｅｍ）を用いて断面加工し、ＦＩＢに併設されているエネルギー分散型Ｘ線分析（ＥＤＳ:Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ ｘ−ｒａｙ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて断面の面分析を行うことで、端子形状の銅と銅ワイヤとが直接接合されていることを確認した。また、ワイヤボンディング端子の一部にはめっき皮膜が残されていることを確認した。なお、銅ワイヤが接合されたワイヤボンディング端子の表面のＳＥＭ観察結果を図１に示す。
端子形状の銅と銅ワイヤとが直接接合されている箇所の十点平均粗さ（Ｒｚ）は０．３２μｍであった。なお、十点平均粗さ（Ｒｚ）は、原子間力顕微鏡ナノピクス２１００（エスアイアイ・ナノテクノロジー社製）により測定した。
ワイヤボンディング後の半導体チップ搭載用基板について、ボンドテスタ（Ｄａｇｅ社製、商品名：ＢＴ２４００ＰＣ）を用いて、銅ワイヤを引っ張り、端子から外れるまでの強度を測定する銅ワイヤプルテストを行い、下記基準に基づいて、ワイヤボンディング接続信頼性について端子毎にそれぞれ評価した。また、ワイヤボンディング前の熱処理を行わなかった基板にワイヤボンディングを行った後、１５０℃で１００、３００、５００、１０００時間の熱処理をそれぞれ実施し、銅ワイヤプルテストを行い、下記基準に基づいて、ワイヤボンディング接続信頼性について端子毎にそれぞれ評価した。得られた結果を表１に示す。
Ａ：ワイヤプル強度の平均値が１０ｇ以上
Ｂ：ワイヤプル強度の平均値が８ｇ以上１０ｇ未満
Ｃ：ワイヤプル強度の平均値が３ｇ以上８ｇ未満
Ｄ：ワイヤプル強度の平均値が３ｇ未満
（３）皮膜の硬度
めっき皮膜の硬度（ビッカース硬度）の測定は、マイクロビッカース硬度計を用いて、クリープ速度５ｇｆ／２ｓ、クリープ時間５ｓで測定した。
（実施例２）
実施例１の工程（１ａ）〜（１ｉ）を行った後、脱脂液Ｚ−２００（株式会社ワールドメタル製、商品名）に、５０℃で３分間浸漬し、２分間水洗し、その後、１００ｇ／Ｌの過硫酸アンモニウム溶液に１分間浸漬し、２分間水洗し、１０％の硫酸で１分間浸漬し、２分間水洗した。続いて、置換パラジウムめっき液であるＳＡ−１００（日立化成工業株式会社製、商品名）に、２５℃で５分間、浸漬処理し、２分間水洗し、下記組成の還元型無電解パラジウムめっき液に７０℃で５秒間浸漬し、更に２分間水洗して、無電解パラジウムめっき皮膜を０．０１μｍ析出させることにより、端子の銅上に純度約１００％の無電解パラジウム層を形成する工程を行った。
塩化パラジウム：０．０１ｍｏｌ／Ｌ
エチレンジアミン：０．０８ｍｏｌ／Ｌ
ギ酸ナトリウム：０．１ｍｏｌ／Ｌ
チオジグリコール酸：１０ｐｐｍ
ｐＨ：８
得られた半導体チップ搭載用基板について、実施例１と同様に特性評価を行った。なお、ワイヤボンディング端子は、めっき皮膜が形成された箇所と、端子形状の銅と銅ワイヤとが直接接合された箇所とを有していることが確認された。
（実施例３〜７）
実施例２記載の還元型無電解パラジウムめっき液への浸漬時間を変化させて表１に示される膜厚を有する無電解パラジウムめっき皮膜を形成したこと以外は実施例２と同様にして、半導体チップ搭載用基板を作製した。得られた半導体チップ搭載用基板について、実施例１と同様に特性評価を行った。なお、ワイヤボンディング端子は、めっき皮膜が形成された箇所と、端子形状の銅と銅ワイヤとが直接接合された箇所とを有していることが確認された。
（実施例８）
実施例１の工程（１ａ）〜（１ｉ）を行った後、脱脂液Ｚ−２００（株式会社ワールドメタル製、商品名）に、５０℃で３分間浸漬し、２分間水洗し、その後、１００ｇ／Ｌの過硫酸アンモニウム溶液に1分間浸漬し、２分間水洗し、１０％の硫酸で１分間浸漬し、２分間水洗した。続いて、置換パラジウムめっき液であるＳＡ−１００（日立化成工業株式会社製、商品名）に、２５℃で５分間、浸漬処理し、２分間水洗し、下記組成の無電解パラジウムめっき液に６０℃で５秒間浸漬し、更に２分間水洗して、無電解パラジウムめっき皮膜を０．０１μｍ析出させることにより、端子の銅上に純度約９９．２％（パラジウム：９９．２質量％、リン：０．８質量％）の無電解パラジウム層を形成する工程を行った。
塩化パラジウム：０．０１ｍｏｌ／Ｌ
エチレンジアミン：０．０８ｍｏｌ／Ｌ
ギ酸ナトリウム：０．１ｍｏｌ／Ｌ
次亜リン酸ナトリウム：０．００３ｍｏｌ／Ｌ
チオジグリコール酸：１０ｐｐｍ
ｐＨ：８
得られた半導体チップ搭載用基板について、実施例１と同様に特性評価を行った。なお、ワイヤボンディング端子は、めっき皮膜が形成された箇所と、端子形状の銅と銅ワイヤとが直接接合された箇所とを有していることが確認された。
（実施例９〜１２）
実施例８に記載の還元型無電解パラジウムめっき液への浸漬時間を変化させて表１に示される膜厚を有する無電解パラジウムめっき皮膜を形成したこと以外は実施例８と同様にして、半導体チップ搭載用基板を作製した。得られた半導体チップ搭載用基板について、実施例１と同様に特性評価を行った。なお、ワイヤボンディング端子は、めっき皮膜が形成された箇所と、端子形状の銅と銅ワイヤとが直接接合された箇所とを有していることが確認された。
（実施例１３）
実施例１の工程（１ａ）〜（１ｉ）を行った後、脱脂液Ｚ−２００（株式会社ワールドメタル製、商品名）に、５０℃で３分間浸漬し、２分間水洗し、その後、１００ｇ／Ｌの過硫酸アンモニウム溶液に1分間浸漬し、２分間水洗し、１０％の硫酸で１分間浸漬し、２分間水洗した。続いて、置換パラジウムめっき液であるＳＡ−１００（日立化成工業株式会社製、商品名）に、２５℃で５分間、浸漬処理し、２分間水洗し、下記組成の無電解パラジウムめっき液に６０℃で７秒間浸漬し、更に２分間水洗して、無電解パラジウムめっき皮膜を０．０１μｍ析出させることにより、端子の銅上に純度約９８．５％（パラジウム：９８．５質量％、リン：１．５質量％）の無電解パラジウム層を形成する工程を行った。
塩化パラジウム：０．０１ｍｏｌ／Ｌ
エチレンジアミン：０．０８ｍｏｌ／Ｌ
ギ酸ナトリウム：０．１ｍｏｌ／Ｌ
次亜リン酸ナトリウム：０．００５ｍｏｌ／Ｌ
チオジグリコール酸：１０ｐｐｍ
ｐＨ：８
得られた半導体チップ搭載用基板について、実施例１と同様に特性評価を行った。なお、ワイヤボンディング端子は、めっき皮膜が形成された箇所と、端子形状の銅と銅ワイヤとが直接接合された箇所とを有していることが確認された。
（実施例１４〜１６）
実施例１３に記載の還元型無電解パラジウムめっき液への浸漬時間を変化させて表１に示される膜厚を有する無電解パラジウムめっき皮膜を形成したこと以外は実施例１３と同様にして、半導体チップ搭載用基板を作製した。得られた半導体チップ搭載用基板について、実施例１と同様に特性評価を行った。なお、ワイヤボンディング端子は、めっき皮膜が形成された箇所と、端子形状の銅と銅ワイヤとが直接接合された箇所とを有していることが確認された。
（実施例１７）
実施例１の工程（１ａ）〜（１ｉ）を行った後、脱脂液Ｚ−２００（株式会社ワールドメタル製、商品名）に、５０℃で３分間浸漬し、２分間水洗し、その後、１００ｇ／Ｌの過硫酸アンモニウム溶液に1分間浸漬し、２分間水洗し、１０％の硫酸で１分間浸漬し、２分間水洗した。続いて、置換パラジウムめっき液であるＳＡ−１００（日立化成工業株式会社製、商品名）に、２５℃で５分間、浸漬処理し、２分間水洗し、下記組成の無電解パラジウムめっき液に６０℃で１０秒間浸漬し、更に２分間水洗して、無電解パラジウムめっき皮膜を０．０１μｍ析出させることにより、端子の銅上に純度約９７％（パラジウム：９７質量％、リン：３質量％）の無電解パラジウム層を形成する工程を行った。
塩化パラジウム：０．０１ｍｏｌ／Ｌ
エチレンジアミン：０．０８ｍｏｌ／Ｌ
次亜リン酸ナトリウム：０．０３ｍｏｌ／Ｌ
チオジグリコール酸：１０ｐｐｍ
ｐＨ：８
得られた半導体チップ搭載用基板について、実施例１と同様に特性評価を行った。なお、ワイヤボンディング端子は、めっき皮膜が形成された箇所と、端子形状の銅と銅ワイヤとが直接接合された箇所とを有していることが確認された。
（実施例１８〜２０）
実施例１７に記載の還元型無電解パラジウムめっき液への浸漬時間を変化させて表１に示される膜厚を有する無電解パラジウムめっき皮膜を形成したこと以外は実施例１７と同様にして、半導体チップ搭載用基板を作製した。得られた半導体チップ搭載用基板について、実施例１と同様に特性評価を行った。なお、ワイヤボンディング端子は、めっき皮膜が形成された箇所と、端子形状の銅と銅ワイヤとが直接接合された箇所とを有していることが確認された。
（実施例２１）
実施例１の工程（１ａ）〜（１ｉ）を行った後、脱脂液Ｚ−２００（株式会社ワールドメタル製、商品名）に、５０℃で３分間浸漬し、２分間水洗し、その後、１００ｇ／Ｌの過硫酸アンモニウム溶液に１分間浸漬し、２分間水洗し、１０％の硫酸で１分間浸漬し、２分間水洗した。続いて、置換パラジウムめっき液であるＳＡ−１００（日立化成工業株式会社製、商品名）に、２５℃で５分間、浸漬処理し、２分間水洗し、下記組成の無電解パラジウムめっき液に６０℃で１０秒間浸漬し、更に２分間水洗して、無電解パラジウムめっき皮膜を０．０１μｍ析出させることにより、端子の銅上に純度約９４％（パラジウム：９４質量％、リン：６質量％）の無電解パラジウム層を形成する工程を行った。
塩化パラジウム：０．０１ｍｏｌ／Ｌ
エチレンジアミン：０．０８ｍｏｌ／Ｌ
次亜リン酸ナトリウム：０．１２ｍｏｌ／Ｌ
チオジグリコール酸：１０ｐｐｍ
ｐＨ：８
得られた半導体チップ搭載用基板について、実施例１と同様に特性評価を行った。なお、ワイヤボンディング端子は、めっき皮膜が形成された箇所と、端子形状の銅と銅ワイヤとが直接接合された箇所とを有していることが確認された。
（実施例２２〜２４）
実施例２１に記載の還元型無電解パラジウムめっき液への浸漬時間を変化させて表１に示される膜厚を有する無電解パラジウムめっき皮膜を形成したこと以外は実施例２１と同様にして、半導体チップ搭載用基板を作製した。得られた半導体チップ搭載用基板について、実施例１と同様に特性評価を行った。なお、ワイヤボンディング端子は、めっき皮膜が形成された箇所と、端子形状の銅と銅ワイヤとが直接接合された箇所とを有していることが確認された。
（実施例２５）
実施例１の工程（１ａ）〜（１ｉ）を行った後、脱脂液Ｚ−２００（株式会社ワールドメタル製、商品名）に、５０℃で３分間浸漬し、２分間水洗し、その後、１００ｇ／Ｌの過硫酸アンモニウム溶液に1分間浸漬し、２分間水洗し、１０％の硫酸で１分間浸漬し、２分間水洗した。続いて、プリディップ（商品名：ＳＳＰ−７００Ｐ 四国化成製）、液温＝４０℃にて４０秒間浸漬し、置換銀めっき（商品名：ＳＳＰ−７００Ｍ 四国化成製）、液温＝４０℃にて３０秒間浸漬し、更に２分間水洗して、無電解銀めっき皮膜を０．０３μｍ析出させることにより、端子の銅上に純度１００質量％の無電解銀めっき層を形成する工程を行った。
得られた半導体チップ搭載用基板について、実施例１と同様に特性評価を行った。なお、ワイヤボンディング端子は、めっき皮膜が形成された箇所と、端子形状の銅と銅ワイヤとが直接接合された箇所とを有していることが確認された。
（実施例２６〜３０）
実施例２５に記載の置換銀めっき液への浸漬時間を変化させて表２に示される膜厚を有する無電解銀めっき皮膜を形成したこと以外は実施例２５と同様にして、半導体チップ搭載用基板を作製した。得られた半導体チップ搭載用基板について、実施例１と同様に特性評価を行った。なお、ワイヤボンディング端子は、めっき皮膜が形成された箇所と、端子形状の銅と銅ワイヤとが直接接合された箇所とを有していることが確認された。
（実施例３１）
実施例１の工程（１ａ）〜（１ｉ）を行った後、脱脂液Ｚ−２００（株式会社ワールドメタル製、商品名）に、５０℃で３分間浸漬し、２分間水洗し、その後、１００ｇ／Ｌの過硫酸アンモニウム溶液に1分間浸漬し、２分間水洗し、１０％の硫酸で１分間浸漬し、２分間水洗した。続いて、置換金めっき液であるＨＧＳ−１００（日立化成工業株式会社、商品名）に、８５℃で２分間浸漬し、更に２分間水洗して、無電解金めっき皮膜を０．０３μｍ析出させることにより、端子の銅上に純度１００質量％の無電解金層を形成する工程を行った。
得られた半導体チップ搭載用基板について、実施例１と同様に特性評価を行った。なお、ワイヤボンディング端子は、めっき皮膜が形成された箇所と、端子形状の銅と銅ワイヤとが直接接合された箇所とを有していることが確認された。
（実施例３２）
実施例１の工程（１ａ）〜（１ｉ）を行った後、脱脂液Ｚ−２００（株式会社ワールドメタル製、商品名）に、５０℃で３分間浸漬し、２分間水洗し、その後、１００ｇ／Ｌの過硫酸アンモニウム溶液に１分間浸漬し、２分間水洗し、１０％の硫酸で１分間浸漬し、２分間水洗した。続いて、置換金めっき液であるＨＧＳ−１００（日立化成工業株式会社、商品名）に、８５℃で２分間浸漬した。次いで、還元型の金めっき液であるＨＧＳ−２０００（日立化成工業株式会社製、商品名）に、７０℃で２分間浸漬させ、更に５分間水洗して、無電解金めっき皮膜を０．０５μｍ析出させることにより、端子の銅上に純度１００質量％の無電解金層を形成する工程を行った。
得られた半導体チップ搭載用基板について、実施例１と同様に特性評価を行った。なお、ワイヤボンディング端子は、めっき皮膜が形成された箇所と、端子形状の銅と銅ワイヤとが直接接合された箇所とを有していることが確認された。
（実施例３３〜３６）
実施例３２に記載の還元型の金めっき液への浸漬時間を変化させて表２に示される膜厚を有する無電解金めっき皮膜を形成したこと以外は実施例３２と同様にして、半導体チップ搭載用基板を作製した。得られた半導体チップ搭載用基板について、実施例１と同様に特性評価を行った。なお、ワイヤボンディング端子は、めっき皮膜が形成された箇所と、端子形状の銅と銅ワイヤとが直接接合された箇所とを有していることが確認された。
（実施例３７）
実施例１の工程（１ａ）〜（１ｉ）を行った後、脱脂液Ｚ−２００（株式会社ワールドメタル製、商品名）に、５０℃で３分間浸漬し、２分間水洗し、その後、１００ｇ／Ｌの過硫酸アンモニウム溶液に１分間浸漬し、２分間水洗し、１０％の硫酸で１分間浸漬し、２分間水洗した。続いて、置換パラジウムめっき液であるＳＡ−１００（日立化成工業株式会社製、商品名）に、２５℃で５分間、浸漬処理し、２分間水洗し、下記組成の還元型無電解パラジウムめっき液に７０℃で１５秒間浸漬し、更に２分間水洗して、無電解パラジウムめっき皮膜を０．０３μｍ析出させることにより、端子の銅上に純度約１００質量％の無電解パラジウム層を形成する工程を行った。続いて、置換金めっき液であるＨＧＳ−１００（日立化成工業株式会社、商品名）に、８５℃で２分間浸漬し、更に２分間水洗して、無電解金めっき皮膜を０．０３μｍ析出させることにより、無電解パラジウムめっき皮膜上に１００質量％の無電解金層を形成する工程を行った。
塩化パラジウム：０．０１ｍｏｌ／Ｌ
エチレンジアミン：０．０８ｍｏｌ／Ｌ
ギ酸ナトリウム：０．１ｍｏｌ／Ｌ
チオジグリコール酸：１０ｐｐｍ
ｐＨ：８
得られた半導体チップ搭載用基板について、実施例１と同様に特性評価を行った。なお、ワイヤボンディング端子は、めっき皮膜が形成された箇所と、端子形状の銅と銅ワイヤとが直接接合された箇所とを有していることが確認された。
（実施例３８）
実施例３７と同様にして無電解金層を形成する工程までを行った後、さらに、還元型の金めっき液であるＨＧＳ−２０００（日立化成工業株式会社製、商品名）に、７０℃で２分間浸漬させ、更に５分間水洗して、無電解金めっき皮膜を０．０５μｍ析出させることにより、端子の銅上に１００質量％の無電解金層を形成する工程を行った。
得られた半導体チップ搭載用基板について、実施例１と同様に特性評価を行った。なお、ワイヤボンディング端子は、めっき皮膜が形成された箇所と、端子形状の銅と銅ワイヤとが直接接合された箇所とを有していることが確認された。
（実施例３９〜４１）
実施例３８に記載の還元型の金めっき液への浸漬時間を変化させて表２に示される膜厚を有する無電解金めっき皮膜を形成したこと以外は実施例３８と同様にして、半導体チップ搭載用基板を作製した。得られた半導体チップ搭載用基板について、実施例１と同様に特性評価を行った。なお、ワイヤボンディング端子は、めっき皮膜が形成された箇所と、端子形状の銅と銅ワイヤとが直接接合された箇所とを有していることが確認された。
（実施例４２）
実施例１の工程（１ａ）〜（１ｉ）を行った後、脱脂液Ｚ−２００（株式会社ワールドメタル製、商品名）に、５０℃で３分間浸漬し、２分間水洗し、その後、１００ｇ／Ｌの過硫酸アンモニウム溶液に１分間浸漬し、２分間水洗し、１０％の硫酸で１分間浸漬し、２分間水洗した。続いて、置換パラジウムめっき液であるＳＡ−１００（日立化成工業株式会社製、商品名）に、２５℃で５分間、浸漬処理し、２分間水洗し、下記組成の還元型無電解パラジウムめっき液に７０℃で１分間浸漬し、更に２分間水洗して、無電解パラジウムめっき皮膜を０．１μｍ析出させることにより、端子の銅上に純度約１００質量％の無電解パラジウム層を形成する工程を行った。続いて、置換金めっき液であるＨＧＳ−１００（日立化成工業株式会社、商品名）に、８５℃で２分間浸漬し、更に２分間水洗して、無電解金めっき皮膜を０．０３μｍ析出させることにより、端子の銅上に純度１００質量％の無電解金層を形成する工程を行った。
塩化パラジウム：０．０１ｍｏｌ／Ｌ
エチレンジアミン：０．０８ｍｏｌ／Ｌ
ギ酸ナトリウム：０．１ｍｏｌ／Ｌ
チオジグリコール酸：１０ｐｐｍ
ｐＨ：８
得られた半導体チップ搭載用基板について、実施例１と同様に特性評価を行った。なお、ワイヤボンディング端子は、めっき皮膜が形成された箇所と、端子形状の銅と銅ワイヤとが直接接合された箇所とを有していることが確認された。
（実施例４３）
実施例４２と同様にして無電解金層を形成する工程までを行った後、さらに、還元型の金めっき液であるＨＧＳ−２０００（日立化成工業株式会社製、商品名）に、７０℃で２分間浸漬させ、更に５分間水洗して、無電解金めっき皮膜を０．０５μｍ析出させることにより、端子の銅上に純度１００質量％の無電解金層を形成する工程を行った。
得られた半導体チップ搭載用基板について、実施例１と同様に特性評価を行った。なお、ワイヤボンディング端子は、めっき皮膜が形成された箇所と、端子形状の銅と銅ワイヤとが直接接合された箇所とを有していることが確認された。
（実施例４４〜４６）
実施例４３に記載の還元型の金めっき液への浸漬時間を変化させて表２に示される膜厚を有する無電解金めっき皮膜を形成したこと以外は実施例４３と同様にして、半導体チップ搭載用基板を作製した。得られた半導体チップ搭載用基板について、実施例１と同様に特性評価を行った。なお、ワイヤボンディング端子は、めっき皮膜が形成された箇所と、端子形状の銅と銅ワイヤとが直接接合された箇所とを有していることが確認された。
（実施例４７）
実施例１の工程（１ａ）〜（１ｉ）を行った後、脱脂液Ｚ−２００（株式会社ワールドメタル製、商品名）に、５０℃で３分間浸漬し、２分間水洗し、その後、１００ｇ／Ｌの過硫酸アンモニウム溶液に1分間浸漬し、２分間水洗し、１０％の硫酸で１分間浸漬し、２分間水洗した。続いて、置換パラジウムめっき液であるＳＡ−１００（日立化成工業株式会社製、商品名）に、２５℃で５分間、浸漬処理し、２分間水洗し、下記組成の還元型無電解パラジウムめっき液に７０℃で２分間浸漬し、更に２分間水洗して、無電解パラジウムめっき皮膜を０．２μｍ析出させることにより、端子の銅上に純度約１００％の無電解パラジウム層を形成する工程を行った。続いて、置換金めっき液であるＨＧＳ−１００（日立化成工業株式会社、商品名）に、８５℃で２分間浸漬し、更に２分間水洗して、無電解金めっき皮膜を０．０３μｍ析出させることにより、端子の銅上に純度１００質量％の無電解金層を形成する工程を行った。
塩化パラジウム：０．０１ｍｏｌ／Ｌ
エチレンジアミン：０．０８ｍｏｌ／Ｌ
ギ酸ナトリウム：０．１ｍｏｌ／Ｌ
チオジグリコール酸：１０ｐｐｍ
ｐＨ：８
得られた半導体チップ搭載用基板について、実施例１と同様に特性評価を行った。なお、ワイヤボンディング端子は、めっき皮膜が形成された箇所と、端子形状の銅と銅ワイヤとが直接接合された箇所とを有していることが確認された。
（実施例４８）
実施例４７と同様にして無電解金層を形成する工程までを行った後、さらに、還元型の金めっき液であるＨＧＳ−２０００（日立化成工業株式会社製、商品名）に、７０℃で２分間浸漬させ、更に５分間水洗して、無電解金めっき皮膜を０．１μｍ析出させることにより、端子の銅上に純度１００質量％の無電解金層を形成する工程を行った。
得られた半導体チップ搭載用基板について、実施例１と同様に特性評価を行った。なお、ワイヤボンディング端子は、めっき皮膜が形成された箇所と、端子形状の銅と銅ワイヤとが直接接合された箇所とを有していることが確認された。
（実施例４９〜５０）
実施例４８に記載の還元型の金めっき液への浸漬時間を変化させて表２に示される膜厚を有する無電解金めっき皮膜を形成したこと以外は実施例４８と同様にして、半導体チップ搭載用基板を作製した。得られた半導体チップ搭載用基板について、実施例１と同様に特性評価を行った。なお、ワイヤボンディング端子は、めっき皮膜が形成された箇所と、端子形状の銅と銅ワイヤとが直接接合された箇所とを有していることが確認された。
（比較例１）
実施例１に記載の置換パラジウムめっき液であるＳＡ−１００（日立化成工業株式会社製、商品名）への浸漬時間を２分間に変化させ、無電解パラジウムめっき皮膜の厚みを０．００３μｍとしたこと以外は実施例１と同様にして、半導体チップ搭載用基板を作製した。得られた半導体チップ搭載用基板について、実施例１と同様に特性評価を行った。なお、ワイヤボンディング端子は、端子形状の銅と銅ワイヤとが直接接合された箇所を有していなかった。
（比較例２）
実施例２に記載の還元型無電解パラジウムめっき液への浸漬時間を変化させて、無電解パラジウムめっき皮膜の厚みを０．４μｍとしたこと以外は実施例２と同様にして、半導体チップ搭載用基板を作製した。得られた半導体チップ搭載用基板について、実施例１と同様に特性評価を行った。なお、ワイヤボンディング端子は、端子形状の銅と銅ワイヤとが直接接合された箇所を有していなかった。
（比較例３）
実施例８に記載の還元型無電解パラジウムめっき液への浸漬時間を変化させて、無電解パラジウムめっき皮膜の厚みを０．４μｍとしたこと以外は実施例２と同様にして、半導体チップ搭載用基板を作製した。得られた半導体チップ搭載用基板について、実施例１と同様に特性評価を行った。なお、ワイヤボンディング端子は、端子形状の銅と銅ワイヤとが直接接合された箇所を有していなかった。
（比較例４）
実施例１３に記載の還元型無電解パラジウムめっき液への浸漬時間を変化させて、無電解パラジウムめっき皮膜の厚みを０．３μｍとしたこと以外は実施例２と同様にして、半導体チップ搭載用基板を作製した。得られた半導体チップ搭載用基板について、実施例１と同様に特性評価を行った。なお、ワイヤボンディング端子は、端子形状の銅と銅ワイヤとが直接接合された箇所を有していなかった。
（比較例５〜６）
実施例１７に記載の還元型無電解パラジウムめっき液への浸漬時間を変化させて表３に示される膜厚を有する無電解パラジウムめっき皮膜を形成したこと以外は実施例１７と同様にして、半導体チップ搭載用基板を作製した。得られた半導体チップ搭載用基板について、実施例１と同様に特性評価を行った。なお、ワイヤボンディング端子は、端子形状の銅と銅ワイヤとが直接接合された箇所を有していなかった。
（比較例７〜９）
実施例２１に記載の還元型無電解パラジウムめっき液への浸漬時間を変化させて表３に示される膜厚を有する無電解パラジウムめっき皮膜を形成したこと以外は実施例２１と同様にして、半導体チップ搭載用基板を作製した。得られた半導体チップ搭載用基板について、実施例１と同様に特性評価を行った。なお、ワイヤボンディング端子は、端子形状の銅と銅ワイヤとが直接接合された箇所を有していなかった。
（比較例１０〜１４）
実施例２５に記載の置換銀めっき液への浸漬時間を変化させて表３に示される膜厚を有する無電解銀めっき皮膜を形成したこと以外は実施例２５と同様にして、半導体チップ搭載用基板を作製した。得られた半導体チップ搭載用基板について、実施例１と同様に特性評価を行った。なお、ワイヤボンディング端子は、端子形状の銅と銅ワイヤとが直接接合された箇所を有していなかった。
（比較例１５）
実施例３１に記載の置換金めっき液への浸漬時間を変化させて表３に示される膜厚を有する無電解金めっき皮膜を形成したこと以外は全て実施例３１と同様にして、半導体チップ搭載用基板を作製した。得られた半導体チップ搭載用基板について、実施例１と同様に特性評価を行った。なお、ワイヤボンディング端子は、端子形状の銅と銅ワイヤとが直接接合された箇所を有していなかった。
（比較例１６〜１９）
実施例３２記載の還元型の金めっき液への浸漬時間を変化させて表３に示される膜厚を有する無電解金めっき皮膜を形成したこと以外は全て実施例３２と同様にして、半導体チップ搭載用基板を作製した。得られた半導体チップ搭載用基板について、実施例１と同様に特性評価を行った。なお、ワイヤボンディング端子は、端子形状の銅と銅ワイヤとが直接接合された箇所を有していなかった。
（比較例２０）
実施例３８記載の還元型の金めっき液への浸漬時間を変化させて表３に示される膜厚を有する無電解金めっき皮膜を形成したこと以外は全て実施例３８と同様にして、半導体チップ搭載用基板を作製した。得られた半導体チップ搭載用基板について、実施例１と同様に特性評価を行った。なお、ワイヤボンディング端子は、端子形状の銅と銅ワイヤとが直接接合された箇所を有していなかった。
（比較例２１）
実施例４３記載の還元型の金めっき液への浸漬時間を変化させて表３に示される膜厚を有する無電解金めっき皮膜を形成したこと以外は全て実施例４３と同様にして、半導体チップ搭載用基板を作製した。得られた半導体チップ搭載用基板について、実施例１と同様に特性評価を行った。なお、ワイヤボンディング端子は、端子形状の銅と銅ワイヤとが直接接合された箇所を有していなかった。
（比較例２２）
実施例４８記載の還元型の金めっき液への浸漬時間を変化させて表３に示される膜厚を有する無電解金めっき皮膜を形成したこと以外は全て実施例４８と同様にして、半導体チップ搭載用基板を作製した。得られた半導体チップ搭載用基板について、実施例１と同様に特性評価を行った。なお、ワイヤボンディング端子は、端子形状の銅と銅ワイヤとが直接接合された箇所を有していなかった。
（比較例２３〜２６）
比較例２３〜２６はそれぞれ、実施例４〜７と同様にして作製した基板をそれぞれ用い、ワイヤボンディングに用いたキャピラリーを、先端面を「マット加工」したＣｕＰＲＡｐｌｕｓ（登録商標） Ｃａｐｉｌｌａｒｙ（Ｋｕｌｉｃｋｅ＆Ｓｏｆｆａ社製、商品名）の代わりに、先端面を「ポリッシュ加工」したＣＩＣ Ｃａｐｉｌｌａｒｙ（Ｋｕｌｉｃｋｅ＆Ｓｏｆｆａ社製、商品名）を用いてワイヤボンディングを行った。しかし、ワイヤボンディング端子は、端子形状の銅と銅ワイヤとが直接接合された箇所を有していなかった。なお、比較例２３の銅ワイヤが接合されたワイヤボンディング端子の表面のＳＥＭ観察結果を図２に示す。ワイヤボンディング性以外については実施例１と同様に特性評価を行った。
（比較例２７〜３０）
比較例２７〜３０はそれぞれ、実施例２７〜３０と同様にして作製した基板をそれぞれ用い、ワイヤボンディングに用いたキャピラリーを、先端面を「マット加工」したＣｕＰＲＡｐｌｕｓ（登録商標） Ｃａｐｉｌｌａｒｙ（Ｋｕｌｉｃｋｅ＆Ｓｏｆｆａ社製、商品名）の代わりに、先端面を「ポリッシュ加工」したＣＩＣ Ｃａｐｉｌｌａｒｙ（Ｋｕｌｉｃｋｅ＆Ｓｏｆｆａ社製、商品名）を用いてワイヤボンディングを行った。しかし、ワイヤボンディング端子は、端子形状の銅と銅ワイヤとが直接接合された箇所を有していなかった。ワイヤボンディング性以外については実施例１と同様に特性評価を行った。
（比較例３１〜３４）
比較例３１〜３４はそれぞれ、実施例３３〜３６と同様にして作製した基板をそれぞれ用い、ワイヤボンディングに用いたキャピラリーを、先端面を「マット加工」したＣｕＰＲＡｐｌｕｓ（登録商標） Ｃａｐｉｌｌａｒｙ（Ｋｕｌｉｃｋｅ＆Ｓｏｆｆａ社製、商品名）の代わりに、先端面を「ポリッシュ加工」したＣＩＣ Ｃａｐｉｌｌａｒｙ（Ｋｕｌｉｃｋｅ＆Ｓｏｆｆａ社製、商品名）を用いてワイヤボンディングを行った。しかし、ワイヤボンディング端子は、端子形状の銅と銅ワイヤとが直接接合された箇所を有していなかった。ワイヤボンディング性以外については実施例１と同様に特性評価を行った。
（比較例３５〜３７）
比較例３５〜３７はそれぞれ、実施例３８〜４０と同様にして作製した基板をそれぞれ用い、ワイヤボンディングに用いたキャピラリーを、先端面を「マット加工」したＣｕＰＲＡｐｌｕｓ（登録商標） Ｃａｐｉｌｌａｒｙ（Ｋｕｌｉｃｋｅ＆Ｓｏｆｆａ社製、商品名）の代わりに、先端面を「ポリッシュ加工」したＣＩＣ Ｃａｐｉｌｌａｒｙ（Ｋｕｌｉｃｋｅ＆Ｓｏｆｆａ社製、商品名）を用いてワイヤボンディングを行った。しかし、ワイヤボンディング端子は、端子形状の銅と銅ワイヤとが直接接合された箇所を有していなかった。ワイヤボンディング性以外については実施例１と同様に特性評価を行った。
（比較例３８〜３９）
比較例３８〜３９はそれぞれ、実施例４３〜４４と同様にして作製した基板をそれぞれ用い、ワイヤボンディングに用いたキャピラリーを、先端面を「マット加工」したＣｕＰＲＡｐｌｕｓ（登録商標） Ｃａｐｉｌｌａｒｙ（Ｋｕｌｉｃｋｅ＆Ｓｏｆｆａ社製、商品名）の代わりに、先端面を「ポリッシュ加工」したＣＩＣ Ｃａｐｉｌｌａｒｙ（Ｋｕｌｉｃｋｅ＆Ｓｏｆｆａ社製、商品名）を用いてワイヤボンディングを行った。しかし、ワイヤボンディング端子は、端子形状の銅と銅ワイヤとが直接接合された箇所を有していなかった。ワイヤボンディング性以外については実施例１と同様に特性評価を行った。
（比較例４０〜４１）
比較例４０〜４１はそれぞれ、実施例４７〜４８と同様にして作製した基板をそれぞれ用い、ワイヤボンディングに用いたキャピラリーを、先端面を「マット加工」したＣｕＰＲＡｐｌｕｓ（登録商標） Ｃａｐｉｌｌａｒｙ（Ｋｕｌｉｃｋｅ＆Ｓｏｆｆａ社製、商品名）の代わりに、先端面を「ポリッシュ加工」したＣＩＣ Ｃａｐｉｌｌａｒｙ（Ｋｕｌｉｃｋｅ＆Ｓｏｆｆａ社製、商品名）を用いてワイヤボンディングを行った。しかし、ワイヤボンディング端子は、端子形状の銅と銅ワイヤとが直接接合された箇所を有していなかった。ワイヤボンディング性以外については実施例１と同様に特性評価を行った。
（比較例４２）
実施例１に示した工程（１ａ）〜（１ｉ）を行った。ソルダーレジスト形成後の基板を、脱脂液Ｚ−２００（株式会社ワールドメタル製、商品名）に、５０℃で３分間浸漬し、２分間水洗し、その後、１００ｇ／Ｌの過硫酸アンモニウム溶液に１分間浸漬し、２分間水洗し、１０％の硫酸で１分間浸漬し、２分間水洗した。続いて、置換パラジウムめっき液であるＳＡ−１００（日立化成工業株式会社製、商品名）に、２５℃で５分間、浸漬処理し、２分間水洗した。続いて、下記組成の処理液に浸漬した後、水洗乾燥した。
チオ硫酸カリウム：５０ｇ／Ｌ
ｐＨ：６
ｐＨ調整剤：クエン酸ナトリウム
続いて、無電解ニッケルめっき液であるニッケルＰＳ−１００（日立化成工業株式会社製、商品名）に、８５℃で８分間、浸漬処理し、１分間水洗した。こうして、２μｍの無電解ニッケルめっき皮膜を得た。続いて、置換金めっき液であるＨＧＳ−１００（日立化成工業株式会社製、商品名）に、８５℃で１０分間、浸漬処理し１分間水洗した。さらに、還元型の金めっき液であるＨＧＳ−２０００（日立化成工業株式会社製、商品名）へ、７０℃において２５分間浸漬させ、５分間水洗した。このとき、置換金めっき及び還元型の金めっき皮膜の膜厚の合計は０．３μｍであった。
得られた半導体チップ搭載用基板について、実施例１と同様に特性評価を行った。
（比較例４３）
実施例１に示した工程（１ａ）〜（１ｉ）を行った。ソルダーレジスト形成後の基板を、脱脂液Ｚ−２００（株式会社ワールドメタル製、商品名）に、５０℃で３分間浸漬し、２分間水洗し、その後、１００ｇ／Ｌの過硫酸アンモニウム溶液に１分間浸漬し、２分間水洗し、１０％の硫酸で１分間浸漬し、２分間水洗した。続いて、めっき活性化処理液である下記組成の置換パラジウムめっき液に、５分間浸漬後、水洗、乾燥した。
塩酸（３５%）：７０ｍｌ／Ｌ
塩化パラジウム（Ｐｄ）として：５０ｍｇ／Ｌ
次亜リン酸：１００ｍｇ／Ｌ
酸性度：約０．８Ｎ
続いて、無電解ニッケルめっき液であるニッケルＰＳ−１００（日立化成工業株式会社製、商品名）に、８５℃で８分間、浸漬処理し、１分間水洗した。なお、２μｍの無電解ニッケルめっき皮膜を得た。続いて、置換金めっき液であるＨＧＳ−１００（日立化成工業株式会社製、商品名）に、８５℃で１０分間、浸漬処理し１分間水洗した。さらに、還元型の金めっき液であるＨＧＳ−２０００（日立化成工業株式会社製、商品名）へ、７０℃において２５分間浸漬させ、５分間水洗した。このとき、置換金めっき及び還元型の金めっき皮膜の膜厚の合計は０．３μｍであった。
得られた半導体チップ搭載用基板について、実施例１と同様に特性評価を行った。





Claims (10)

  1. 端子形状の銅の表面にめっき皮膜が形成されたワイヤボンディング端子を有する半導体チップ搭載用基板と、前記ワイヤボンディング端子に接合された銅ワイヤで電気的に接続された半導体チップと、を備え、
    前記めっき皮膜が、銀めっき皮膜、パラジウムめっき皮膜、金めっき皮膜、又は、パラジウムめっき皮膜と金めっき皮膜との２層めっき皮膜であり、
    前記ワイヤボンディング端子は、前記めっき皮膜が形成された箇所と、前記端子形状の銅と前記銅ワイヤとが直接接合された箇所とを有する、半導体パッケージ。
  2. 前記端子形状の銅と前記銅ワイヤとが直接接合されている箇所の表面の十点平均粗さが０．１５〜１．０μｍの範囲である、請求項１に記載の半導体パッケージ。
  3. 前記めっき皮膜が、下記（１）〜（４）のいずれかのめっき皮膜である、請求項１又は２に記載の半導体パッケージ。
    （１）厚さが０．０３〜０．４μｍの銀めっき皮膜
    （２）厚さが０．００５〜０．３５μｍのパラジウムめっき皮膜
    （３）厚さが０．０３〜０．４μｍの金めっき皮膜
    （４）厚さが０．００３〜０．２μｍのパラジウムめっき皮膜と厚さが０．０３〜０．２μｍの金めっき皮膜との２層めっき皮膜
  4. 前記めっき皮膜の純度が９９％以上である、請求項１〜３のいずれか一項に記載の半導体パッケージ。
  5. 前記めっき皮膜が、下記（２−１）〜（２−４）のいずれかのパラジウムめっき皮膜である、請求項１又は２に記載の半導体パッケージ。
    （２−１）厚さが０．００５〜０．３５μｍであり、純度が９９％以上のパラジウムめっき皮膜
    （２−２）厚さが０．００５〜０．２５μｍであり、純度が９８％以上のパラジウムめっき皮膜
    （２−３）厚さが０．００５〜０．１５μｍであり、純度が９７％以上のパラジウムめっき皮膜
    （２−４）厚さが０．００５〜０．１２μｍであり、純度が９４％以上のパラジウムめっき皮膜
  6. 基板、及び該基板上に設けられ、端子形状の銅の表面にめっき皮膜が形成されたワイヤボンディング端子を備える半導体チップ搭載用基板と、前記ワイヤボンディング端子に接合された銅ワイヤで電気的に接続された半導体チップと、を備える半導体パッケージの製造方法であって、
    前記めっき皮膜が、銀めっき皮膜、パラジウムめっき皮膜、金めっき皮膜、又は、パラジウムめっき皮膜と金めっき皮膜との２層めっき皮膜であり、
    前記ワイヤボンディング端子に前記銅ワイヤを接合して、前記ワイヤボンディング端子の一部に前記端子形状の銅と前記銅ワイヤとが直接接合する箇所を設ける工程を備える、半導体パッケージの製造方法。
  7. 先端面がマット加工されたキャピラリーにより前記銅ワイヤを前記ワイヤボンディング端子に接合する、請求項６に記載の半導体パッケージの製造方法。
  8. 前記めっき皮膜が、下記（１）〜（４）のいずれかのめっき皮膜である、請求項６又は７に記載の半導体パッケージの製造方法。
    （１）厚さが０．０３〜０．４μｍの銀めっき皮膜
    （２）厚さが０．００５〜０．３５μｍのパラジウムめっき皮膜
    （３）厚さが０．０３〜０．４μｍの金めっき皮膜
    （４）厚さが０．００３〜０．２μｍのパラジウムめっき皮膜と厚さが０．０３〜０．２μｍの金めっき皮膜との２層めっき皮膜
  9. 前記めっき皮膜の純度が９９％以上である、請求項６〜８のいずれか一項に記載の半導体パッケージの製造方法。
  10. 前記めっき皮膜が、下記（２−１）〜（２−４）のいずれかのパラジウムめっき皮膜である、請求項６又は７に記載の半導体パッケージの製造方法。
    （２−１）厚さが０．００５〜０．３５μｍであり、純度が９９％以上のパラジウムめっき皮膜
    （２−２）厚さが０．００５〜０．２５μｍであり、純度が９８％以上のパラジウムめっき皮膜
    （２−３）厚さが０．００５〜０．１５μｍであり、純度が９７％以上のパラジウムめっき皮膜
    （２−４）厚さが０．００５〜０．１２μｍであり、純度が９４％以上のパラジウムめっき皮膜
JP2011225874A 2011-10-13 2011-10-13 半導体パッケージ及びその製造方法 Expired - Fee Related JP5978587B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011225874A JP5978587B2 (ja) 2011-10-13 2011-10-13 半導体パッケージ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011225874A JP5978587B2 (ja) 2011-10-13 2011-10-13 半導体パッケージ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013089630A true JP2013089630A (ja) 2013-05-13
JP5978587B2 JP5978587B2 (ja) 2016-08-24

Family

ID=48533285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011225874A Expired - Fee Related JP5978587B2 (ja) 2011-10-13 2011-10-13 半導体パッケージ及びその製造方法

Country Status (1)

Country Link
JP (1) JP5978587B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015091232A1 (en) * 2013-12-20 2015-06-25 Atotech Deutschland Gmbh Silver wire bonding on printed circuit boards and ic-substrates
EP3722459A1 (en) * 2019-04-10 2020-10-14 C. Uyemura & Co., Ltd. Gold plating method and plating film
US20220127729A1 (en) * 2020-10-28 2022-04-28 Hutchinson Technology Incorporated Electroless Nickel Etch Chemistry, Method Of Etching And Pretreatment
CN115087760A (zh) * 2020-02-18 2022-09-20 日本高纯度化学株式会社 镀覆层叠体

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01255234A (ja) * 1988-04-05 1989-10-12 Toshiba Corp 半導体装置
JPH0474432A (ja) * 1990-07-17 1992-03-09 Toshiba Corp 半導体装置及びその製造方法
JP2001196413A (ja) * 2000-01-12 2001-07-19 Mitsubishi Electric Corp 半導体装置、該半導体装置の製造方法、ｃｍｐ装置、及びｃｍｐ方法
JP2005197442A (ja) * 2004-01-07 2005-07-21 Hitachi Chem Co Ltd ワイヤボンディング用端子とその製造方法及びそのワイヤボンディング用端子を有する半導体搭載用基板。
JP2005302941A (ja) * 2004-04-09 2005-10-27 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2006120893A (ja) * 2004-10-22 2006-05-11 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007504648A (ja) * 2003-08-29 2007-03-01 フリースケール セミコンダクター インコーポレイテッド 絶縁ワイヤのワイヤボンディング及びワイヤボンディングに用いるキャピラリ
JP2007123883A (ja) * 2005-10-25 2007-05-17 Samsung Electro Mech Co Ltd プリント回路基板のメッキ層形成方法およびこれから製造されたプリント回路基板
US20080073792A1 (en) * 2006-09-22 2008-03-27 Infineon Technologies Ag Electronic device and method for production
JP2008113048A (ja) * 2008-02-04 2008-05-15 Mitsui High Tec Inc リードフレームの製造方法
JP2011035020A (ja) * 2009-07-30 2011-02-17 Nippon Steel Materials Co Ltd 半導体用ボンディングワイヤー

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01255234A (ja) * 1988-04-05 1989-10-12 Toshiba Corp 半導体装置
JPH0474432A (ja) * 1990-07-17 1992-03-09 Toshiba Corp 半導体装置及びその製造方法
JP2001196413A (ja) * 2000-01-12 2001-07-19 Mitsubishi Electric Corp 半導体装置、該半導体装置の製造方法、ｃｍｐ装置、及びｃｍｐ方法
JP2007504648A (ja) * 2003-08-29 2007-03-01 フリースケール セミコンダクター インコーポレイテッド 絶縁ワイヤのワイヤボンディング及びワイヤボンディングに用いるキャピラリ
JP2005197442A (ja) * 2004-01-07 2005-07-21 Hitachi Chem Co Ltd ワイヤボンディング用端子とその製造方法及びそのワイヤボンディング用端子を有する半導体搭載用基板。
JP2005302941A (ja) * 2004-04-09 2005-10-27 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2006120893A (ja) * 2004-10-22 2006-05-11 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2007123883A (ja) * 2005-10-25 2007-05-17 Samsung Electro Mech Co Ltd プリント回路基板のメッキ層形成方法およびこれから製造されたプリント回路基板
US20080073792A1 (en) * 2006-09-22 2008-03-27 Infineon Technologies Ag Electronic device and method for production
JP2008113048A (ja) * 2008-02-04 2008-05-15 Mitsui High Tec Inc リードフレームの製造方法
JP2011035020A (ja) * 2009-07-30 2011-02-17 Nippon Steel Materials Co Ltd 半導体用ボンディングワイヤー

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015091232A1 (en) * 2013-12-20 2015-06-25 Atotech Deutschland Gmbh Silver wire bonding on printed circuit boards and ic-substrates
EP3722459A1 (en) * 2019-04-10 2020-10-14 C. Uyemura & Co., Ltd. Gold plating method and plating film
CN111809170A (zh) * 2019-04-10 2020-10-23 上村工业株式会社 镀金方法及镀覆膜
CN111809170B (zh) * 2019-04-10 2024-03-22 上村工业株式会社 镀金方法及镀覆膜
CN115087760A (zh) * 2020-02-18 2022-09-20 日本高纯度化学株式会社 镀覆层叠体
US20220127729A1 (en) * 2020-10-28 2022-04-28 Hutchinson Technology Incorporated Electroless Nickel Etch Chemistry, Method Of Etching And Pretreatment
US11932948B2 (en) * 2020-10-28 2024-03-19 Hutchinson Technology Incorporated Electroless nickel etch chemistry, method of etching and pretreatment

Also Published As

Publication number Publication date
JP5978587B2 (ja) 2016-08-24

Similar Documents

Publication Publication Date Title
JP5428667B2 (ja) 半導体チップ搭載用基板の製造方法
KR100688833B1 (ko) 인쇄회로기판의 도금층 형성방법 및 이로부터 제조된인쇄회로기판
JP5402939B2 (ja) 銅の表面処理方法及び銅
US10941493B2 (en) Film formation method
WO2011149019A1 (ja) 金メッキ金属微細パターン付き基材の製造方法、金メッキ金属微細パターン付き基材、プリント配線板、インターポーザ及び半導体装置
US20110051387A1 (en) Method for electroless nickel-palladium-gold plating, plated product, printed wiring board, interposer and semiconductor apparatus
US8987910B2 (en) Method for obtaining a palladium surface finish for copper wire bonding on printed circuit boards and IC-substrates
CN102482781B (zh) 锡和锡合金的无电镀覆方法
JP5978587B2 (ja) 半導体パッケージ及びその製造方法
US20140072706A1 (en) Direct Electroless Palladium Plating on Copper
KR101184875B1 (ko) 전기 접속단자 구조체 및 이의 제조방법
JP4831710B1 (ja) 無電解金めっき液及び無電解金めっき方法
JP2013093359A (ja) 半導体チップ搭載用基板及びその製造方法
JP5938948B2 (ja) 半導体チップ搭載用基板及びその製造方法
KR100619345B1 (ko) 반도체 패키지용 인쇄회로기판의 도금층 형성방법 및이로부터 제조된 인쇄회로기판
JP5682678B2 (ja) 半導体チップ搭載用基板及びその製造方法
JP2013093360A (ja) 半導体チップ搭載用基板及びその製造方法
WO2015091232A1 (en) Silver wire bonding on printed circuit boards and ic-substrates
TWI551361B (zh) 獲得用於在印刷電路板及積體電路基材上之銅打線接合之鈀表面處理之方法及由其製備之製品
CN114901867A (zh) 无电解镀敷工艺及双层镀膜
JP2010031312A (ja) パターンめっき皮膜、及びその形成方法
JP2006135206A (ja) めっき方法
JP2006049589A (ja) 半田接合部の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140814

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160711

R151 Written notification of patent or utility model registration

Ref document number: 5978587

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees