JPS62128531A - シリコン基板およびその製造方法 - Google Patents

シリコン基板およびその製造方法

Info

Publication number
JPS62128531A
JPS62128531A JP27034185A JP27034185A JPS62128531A JP S62128531 A JPS62128531 A JP S62128531A JP 27034185 A JP27034185 A JP 27034185A JP 27034185 A JP27034185 A JP 27034185A JP S62128531 A JPS62128531 A JP S62128531A
Authority
JP
Japan
Prior art keywords
oxygen
layer
epitaxial growth
wafer
gettering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27034185A
Other languages
English (en)
Inventor
Akihiko Ishitani
石谷 明彦
Hisatsune Watanabe
渡辺 久恒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP27034185A priority Critical patent/JPS62128531A/ja
Publication of JPS62128531A publication Critical patent/JPS62128531A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はシリコン基板の構造に関するもので。
シリコンウェーハに、イントリンシックゲッタリングを
利用して表面無欠陥層を形成することに関するものであ
る。
(従来の技術) シリコンデバイスを製造するプロセスで、つ工−ハは様
々な環境にさらされ、このことが汚染に結びつく◎不純
物が活性領域に存在すると、デバイスの動作が妨げられ
、歩留まシが低下する。
表I層である活性領域から不純物を除去するのに、シリ
コンウェーハ内部にそれらをトラップするイントリンシ
ックゲッタリング技術が用いられる◎イントリンシック
ゲッタリング技術では、シリコンウェーハ内部にゲッタ
リングサイトとなる別OK複合体を形成する。そして、
表面にはデバイス活性領域となる無欠陥層を形成する。
無欠陥領域は、ウェーハに無欠陥プロセスを施すことに
よって形成できる0このプロセスでは。
酸;X原子がウェーハ表面から外向き拡散し、その、結
果、表面無欠陥領域が得られる。−立窯欠陥層が形成で
きると、その後の熱処理工程によって、ウェーハ内部の
みに、5IOx析出核発生とその成長と行なうことがで
きる口 このようにして得られたイントリンシックゲッタリング
済みウェーハの表面から深さ方向の構成は、厚さ10〜
30μmの表面無欠陥層と厚さ400μm程度の基板ゲ
ッタリング領域である。イントリンシックゲッタリング
技術にお1/−hては熱処理条件の選択と共に、適切な
酸素濃度を有する基板を用いることが重要である◎ (発明が解決しようとする問題点) イントリンシックゲッタリングにおいては、適切な熱処
理条件とウェーハ中のrR素濃度が必要であるが、実際
には、目的とするデバイスによって決定されるデバイス
プロセスで熱処理条件が決まってしまう0そして、その
条件によってゲッタリングサイトを形成するためのウェ
ーハ中のrR素虚度が決定される。従って、有効なイン
トリンシックゲッタリング全行なうためには%哨密に1
制御された酸素一度全有するウェーハ全相いる必要があ
る。
しかしながら、通常のシリコンインゴットから切や出さ
几るウェーハ中の酸素5度は、切り−される場所によっ
て異なる。従って、14:のインゴットから取れるその
デバイスをつくるために使えるウェーハの盪は僅かしか
なく、イントリンシックゲッタリングを用いることはウ
ェーハコストの増大をもたらすロインゴツトの酸素濃度
を一様にするために、結晶成長中に酸素a度をi!J’
l @IIすることができるが、ウェーハコストの上昇
をもたらすことに変わりない◎ デバイスプロセスによる熱処理条件1c関係なくゲッタ
リングサイトを形成することもできる。それには、プロ
セスに投入する前に熱処理してゲッタリングサイトをあ
らかじめ形成しておけばよいが、新たなプロセスを付は
加えることになるので。
ウェーハコストの上昇は避けられない◎更に、ゲッタリ
ングサイトの形成はドーパントに依存する。これは、ド
ーパントによってウェーハ中に存在する点欠陥の種類と
密度が異なり、それらが8 i0x複合体の形成条件を
変えるからであるロゲッタリングサイトが最も形成され
やすいドーパントはボロンで、次いでリン、砒素、そし
てアンチモンは最もゲッタリングサイトが形成されにく
い口このことは、ソフトエラ一対策として有効なN0基
板でゲッタリング効果が弱いという問題があった口また
、従来の熱処理によりて形成する表面無欠陥層の厚さは
、酸素濃度を急峻にできないので、どうしても10μm
以上必要であり、デバイス活性層とブックリング層とを
近接して置くことができない口 本発明は以上のような問題点を解決し、基板中の酸素濃
度に関係なく、またドーパントの種類や濃度に関係なく
インドリノシックゲッタリング効果をもたらすことを目
的とするものである◎(問題点を解決するだめの手段) 本発明によれば、酸素を2〜30 X l 017cm
−”の濃度で含むシリコンエピタキシャル成長層(以下
エピタキシャルゲッタリング層と称する)を有すること
を特徴とするシリコン基板が得られる口さらに本発明に
よれば1表面から深さ方向のヤR造が、厚さ30μm以
下の実質的にcR素を含まないシリコン単結晶層、厚さ
10〜30μmのエピタキシャルゲッタリング層、そし
てバルクシリコンウェーハからなり、前記エピタキシャ
ルゲッタリング層の酸素濃度が2〜30X10 − で
あることを特徴とするシリコン基板が得られる◎さらに
本発明によればバルクシリコンf)x−ハ上にエピタキ
シャル成長する際に、酸素をドープするために亜酸化窒
素をドーピングガスとすることを特徴とするシリコン基
板の製造方法が得られる0 (作 用) エピタキシャル成長では高純度々単結晶aあるいはキャ
リアの種類とその濃度を制御した単結晶膜が得られるか
ら1通常のイントリンシックゲッタリング技術で得られ
る無欠陥層と同様のデバイス領域が得られる◎ t9素をドープしたエピタキシャル成長層は、それぞれ
のデバイスプロセスの熱過程で十分な内部欠陥ができる
ように、酸素およびドーパント濃度を制御して形成され
る。この層はゲッタリング層として、表面からの汚染原
子を吸収する。このようKしてゲッタリング層を形成し
その上に実質的に酸素を含まない単結晶層をエビ成長す
るかあるいは熱処理して表面の酸素をアウトディフェー
ズさせそこにデバイスを形成すれば、従来よシブバイス
層とゲッタリング層とを近接してつくることができるの
で、有効なゲッタリング効果をもたらすことができる・ ここで実質的に酸素を含まないとは、全く含まないかゲ
ッタリングサイトが形成されない程度に低濃度にしか含
まないという意味であるクシリコン中の酸素の固溶限界
は16oo℃で約4X10  cm  、1200℃で
約14 X 1017cm−3であり、デバイスプロセ
スによっては、単にドーピングしただけではゲッタリン
グに十分な酸素を固溶させることができないこともある
口しかし、このエピタキシャル成長温度は5IOxが核
発生し成長  。
する温度でもあるので、エピタキシャル成長中に固溶限
界以上の酸素を膜中に入れることができる。
このようにして、どのようなデバイスプロセス条件でも
十分なゲッタリング効果を得ることができる。酸素とと
もにボロンあるいはリンのドーパントを入れることは、
デバイスプロセスの熱過程がゲッタリングサイトの形成
に不十分なとき、 S iOx複合体の形成を促進する
それらのドーパントを入れることは有効である0 エピタキシャルゲッタリング層の厚さは、エピタキシャ
ル成長で形成する関係から、10μm〜30μm程度が
適切である口この程度のゲッタリング層でも、厚さ30
μm以下の表面無欠陥層を維持するには十分である。勿
論、プロセス起因の汚染が激しい場合には、エピタキシ
ャル成長時間を長くしてゲッタリング層を厚くすればよ
い。薄い表面無欠陥層でよい場合には、ゲッタリング層
の厚さも薄くてよい・実用上1表面無欠陥層の厚さはせ
いぜい30μmもあれば十分である。
これらのエピタキシャル成長の下のバルクウェーハは単
なる支持体の場合もあるし、特定のデバイスで要求され
る高濃度ウェーハの場合もある。
以上のような基板の表面無欠陥層に形成されたデバイス
はプロセス起因の欠陥がなく、高い良品率で動作する口 (実施例) 〔実施例−〕 本発明によるエピタキシャルゲッタリング層を有する基
板の製造方法を実施例として示す。成長装置はシリンダ
タイプの輻射加熱減圧エピタキシャル成長装置を用いた
。通常のCZp−(100)ウェーハをまずブランソン
洗浄し、サセプタにチャージしてから、水素中で昇温し
、115(lで5分間)IC/ガスエツチングした・次
に、ソースガスをジクロルシラン、ドーピングガスをN
、0とし、温度1080℃、圧力80 Torrで20
 pmのエピタキシャル成長を行ったo−?ヤリアガス
の水素は120//min、ジクロルシランは500 
cc/rnin 、で膜中の酸Jg濃度を15X10 
cm  になるようにドーピングガスを制御した。この
値は酸素の固溶限界よシ大きいので内部にはSiO9合
体が形成される。
デバイス活性15の形成のために、上記エビタキ・シャ
ル成長層の上に、+X2素を含まないエピタキシャル成
長を行った。このときの成長方法は2iJl常のエピタ
キシャル成長方法でよいが、酸素の拡散を防ぐため成長
温度はできるだけ低い方がよい。本実験ではソースガス
としてSiH,を用い%LA反二度900℃で5μmの
エピタキシャル成長を行ったコこのような2段エピタキ
シャル成長fi:を用いると全体のエピタキシャル成長
膜厚を薄くできると共に、急峻な酸素濃度プロファイル
を得ることができる利点があるロ一方コストを下げるた
め:・ζエピタキシャル成長を1回ですませることもで
きる口そのためには1回目のエピタキシャル成長でその
厚さを十分に厚くすればよい。その後、いわゆる■0熱
処理と同様な方法で表面近Ωのdffiとアクトディフ
轟−ズさせればよいり但し、この場合、酸素濃度プロフ
ァイルが急峻でなくなることに江意する必要がある。
以上のようにして得られたエピタキシャルゲッタリング
層を有するシリコン基板の酸素濃度グロファイルをSI
M3で測定した結果を第1図に示す。
ゲッタリングサイトの形成にri、酸素濃度が1414
−17XIC1であることが最適であるが、本実施例に
よるエピタキシャルゲッタリング層中には15X10m
  の酸素が含まれているので十分なIQ効果を得るこ
とができる0ゲツタリングサイトの形成を実用的な時間
内に行うにはrR素濃度が2〜30×10 eyRの範
囲にあることが必要であるO また本実施例ではドーピングガスとして、 NtOを用
いたが、他にH,0,No、 NO□0.を用すること
ができるロノースガスとしてジクロルシランの他に、テ
トラクロルシラン、トリクロルシ2ン、ジシランを用い
ることができる0更に、CVDの他にM B EでもB
冨0st−ドーピングソースとして酸素を含むエピタキ
シャル成長層を得ることができる。
(発明の効果) 本発明は、特定の1¥素濃度ウェーハ、特定のデバイス
グロ七スに対してしか有効でなかったイントリンシック
ゲッタリング技術と、それらの条件によらずに十分なゲ
ッタリング効果を得ることを可能にするもので、ウェー
ハコストの低減、デバイスの良品率向上、信頼性向上に
効果がち、!1l11その工業的価値は大きい。
【図面の簡単な説明】
第1図はSIM8で測定したfIRZS度プロファイル
を示す示である。

Claims (3)

    【特許請求の範囲】
  1. (1)酸素を2〜30×10^1^7cm^−^3の濃
    度で含むシリコンエピタキシャル成長層(以下エピタキ
    シャルゲッタリング層と称する)を有することを特徴と
    するシリコン基板。
  2. (2)表面から深さ方向の構造が、厚さ30μm以下の
    実質的に酸素を含まないシリコン単結晶層、厚さ10〜
    30μmのエピタキシャルゲッタリング層、そしてバル
    クシリコンウェーハからなり、前記エピタキシャルゲッ
    タリング層の酸素濃度が2〜30×10^1^7cm^
    −^3であることを特徴とするシリコン基板。
  3. (3)バルクシリコンウェーハ上にエピタキシャル成長
    する際に、酸素をドープするために亜酸化窒素をドーピ
    ングガスとすることを特徴とするシリコン基板の製造方
    法。
JP27034185A 1985-11-29 1985-11-29 シリコン基板およびその製造方法 Pending JPS62128531A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27034185A JPS62128531A (ja) 1985-11-29 1985-11-29 シリコン基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27034185A JPS62128531A (ja) 1985-11-29 1985-11-29 シリコン基板およびその製造方法

Publications (1)

Publication Number Publication Date
JPS62128531A true JPS62128531A (ja) 1987-06-10

Family

ID=17484905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27034185A Pending JPS62128531A (ja) 1985-11-29 1985-11-29 シリコン基板およびその製造方法

Country Status (1)

Country Link
JP (1) JPS62128531A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62159421A (ja) * 1986-01-07 1987-07-15 Fujitsu Ltd 半導体装置の製造方法
US5419786A (en) * 1993-07-02 1995-05-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor substrate for bipolar element

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62159421A (ja) * 1986-01-07 1987-07-15 Fujitsu Ltd 半導体装置の製造方法
US5419786A (en) * 1993-07-02 1995-05-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor substrate for bipolar element

Similar Documents

Publication Publication Date Title
JP3454033B2 (ja) シリコンウェーハおよびその製造方法
CN110678964A (zh) 外延片的制造方法
JP2874618B2 (ja) シリコン半導体基板及びその製造方法
JPH0891993A (ja) シリコン単結晶基板の製造方法および品質管理方法
US20070140828A1 (en) Silicon wafer and method for production of silicon wafer
JPS62128531A (ja) シリコン基板およびその製造方法
US20230028127A1 (en) Method for manufacturing epitaxial wafer and epitaxial wafer
JP7347350B2 (ja) エピタキシャル成長条件の設定方法及びエピタキシャルウェーハの製造方法
JP2725460B2 (ja) エピタキシャルウェハーの製造方法
JPS58190020A (ja) エピタキシヤル成長法
JPH0196923A (ja) エピタキシャル成長方法
JPH0529234A (ja) エピタキシヤル成長法
JPH0374839A (ja) 3―5族化合物半導体層の形成方法
JPS62279625A (ja) エピタキシヤル成長法
JPS6052574B2 (ja) エピタキシヤル成長方法
JP2572291B2 (ja) 半絶縁性InP単結晶基板の製造方法
JPH0472718A (ja) エピタキシャル成長方法
WO2024075430A1 (ja) エピタキシャルウエハ及びその製造方法
WO2024009705A1 (ja) エピタキシャルウェーハの製造方法
JPS62128563A (ja) 半導体素子とその製造方法
KR0185985B1 (ko) 실리콘 웨이퍼의 에피택셜층 형성방법
JPH01179788A (ja) Si基板上への3−5族化合物半導体結晶の成長方法
JPH11274089A (ja) 薄膜の製造方法
JPH111397A (ja) 半絶縁性InP単結晶の製造方法及び半絶縁性InP単結晶基板
JPH02102520A (ja) 気相エピタキシヤル成長方法