JPS62279625A - エピタキシヤル成長法 - Google Patents
エピタキシヤル成長法Info
- Publication number
- JPS62279625A JPS62279625A JP12298486A JP12298486A JPS62279625A JP S62279625 A JPS62279625 A JP S62279625A JP 12298486 A JP12298486 A JP 12298486A JP 12298486 A JP12298486 A JP 12298486A JP S62279625 A JPS62279625 A JP S62279625A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- epitaxial growth
- disilane
- reaction vessel
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 claims abstract description 15
- 239000007789 gas Substances 0.000 claims abstract description 15
- 239000013078 crystal Substances 0.000 claims abstract description 14
- 239000012495 reaction gas Substances 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 abstract description 13
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract description 10
- 238000010438 heat treatment Methods 0.000 abstract description 10
- 239000012159 carrier gas Substances 0.000 abstract description 8
- 229910007264 Si2H6 Inorganic materials 0.000 abstract description 2
- 238000005530 etching Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 239000002994 raw material Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の詳細な説明
〔産業上の利用分野〕
本発明は、半導体基板上に半導体単結晶層を成長形成す
るエピタキシャル成長法に係わる。
るエピタキシャル成長法に係わる。
本発明は、半導体基板上に単結晶層をエピタキシャル成
長するに先立って、特に反応ガスとしてジシラン５ｉ２
Ｈｓガスを用いて半導体基板表面の自然酸化膜の除去を
行い、その後特にこのジシランを排除した工程を経て後
に、単結晶層のエピタキシャル成長を行うものであり、
このようにすることによって結晶性にすぐれた単結晶層
の形成を可能にするものである。
長するに先立って、特に反応ガスとしてジシラン５ｉ２
Ｈｓガスを用いて半導体基板表面の自然酸化膜の除去を
行い、その後特にこのジシランを排除した工程を経て後
に、単結晶層のエピタキシャル成長を行うものであり、
このようにすることによって結晶性にすぐれた単結晶層
の形成を可能にするものである。
シリコン（Ｓｉ） ’Ｊ結晶半導体基板上に、例えばＳ
ｉ単結晶層をエピタキシャル成長する場合、適音その単
結晶層の形成に先立って半導体基板表面の自然酸化膜を
除去する前処理が行われる。この前処理は、半導体基板
が配置される反応容器内に水素ガスを送り込みつつ第２
図にその温度プログラミングを示すように、加熱を行い
、基板温度を例えば１０５０〜１１５０℃程度に高温加
熱し、この状態でＨ２ガス中或いはＨ（Ｊガス供給下で
所要時間Ａ、例えば１０分間の高温処理を行うことによ
って自然酸化膜の除去処理を行う。その後、基板温度を
例えば７００〜９００°Ｃに下げ例えばモノシランＳｉ
Ｈ４をキャリアガスＨ２と共に送り込んでＳｔのエビタ
キシャル成長を行うことが一般に行われている。
ｉ単結晶層をエピタキシャル成長する場合、適音その単
結晶層の形成に先立って半導体基板表面の自然酸化膜を
除去する前処理が行われる。この前処理は、半導体基板
が配置される反応容器内に水素ガスを送り込みつつ第２
図にその温度プログラミングを示すように、加熱を行い
、基板温度を例えば１０５０〜１１５０℃程度に高温加
熱し、この状態でＨ２ガス中或いはＨ（Ｊガス供給下で
所要時間Ａ、例えば１０分間の高温処理を行うことによ
って自然酸化膜の除去処理を行う。その後、基板温度を
例えば７００〜９００°Ｃに下げ例えばモノシランＳｉ
Ｈ４をキャリアガスＨ２と共に送り込んでＳｔのエビタ
キシャル成長を行うことが一般に行われている。
ところが、近時半導体基板の大径化がとみに進み、上述
した前処理に際しての高温処理による基板の反り （そ
り）の発生が問題となって来ている。
した前処理に際しての高温処理による基板の反り （そ
り）の発生が問題となって来ている。
また、このような高温処理を伴うことは例えば基板の不
純物のオートドーピング等の問題がある。
純物のオートドーピング等の問題がある。
一方、５ｉＪ５ｉのエピタキシャル成長を、ジシラン５
ｉｚＨ６ガスを用いた９００℃程度の加熱によって行う
ことの試みがなされている。この場合の温度プログラミ
ングは、第３図に示すように、例えば９００℃程度の一
定の加熱による区間Ｃを設けてそのエピタキシャル成長
を行うものである。この場合、前処理の為の特別の作業
は行われない。・ ごれは３ ｉ２Ｈ６が圧絞的活性に
冨み、その熱分解によって生じた水素ガスが、基板表面
の自然酸化膜５ｉ０２と反応してこれを排除するエツチ
ング反応工程を含むためと思われるが、この方法による
場合、エピタキシャルされたＳｉ層に結晶欠陥が生じ易
く、信頼性に問題がある。これは、原料ガスのジシラン
５ｉ２Ｈｅガス自体がモノシランＳｉｌ＋４ガスに比し
純度が低いということもさることながら、Ｓ ｉ２８６
によるエピタキシャル成長を行う場合、上述した５ｉ０
２のエツチング作用と同時にＳｉＯ２＋５ｉ＝２ＳｉＯ
の反応も生じ、このＳｉＯの一部がキャリアガスと共に
排除されずにエピタキシャル成長膜中に取り込まれると
か基板からエツチングによってとり出された各種不純物
がエピタキシャル成長膜中に取り込まれて結晶欠陥の発
生原因を形成するものと考えられる。
ｉｚＨ６ガスを用いた９００℃程度の加熱によって行う
ことの試みがなされている。この場合の温度プログラミ
ングは、第３図に示すように、例えば９００℃程度の一
定の加熱による区間Ｃを設けてそのエピタキシャル成長
を行うものである。この場合、前処理の為の特別の作業
は行われない。・ ごれは３ ｉ２Ｈ６が圧絞的活性に
冨み、その熱分解によって生じた水素ガスが、基板表面
の自然酸化膜５ｉ０２と反応してこれを排除するエツチ
ング反応工程を含むためと思われるが、この方法による
場合、エピタキシャルされたＳｉ層に結晶欠陥が生じ易
く、信頼性に問題がある。これは、原料ガスのジシラン
５ｉ２Ｈｅガス自体がモノシランＳｉｌ＋４ガスに比し
純度が低いということもさることながら、Ｓ ｉ２８６
によるエピタキシャル成長を行う場合、上述した５ｉ０
２のエツチング作用と同時にＳｉＯ２＋５ｉ＝２ＳｉＯ
の反応も生じ、このＳｉＯの一部がキャリアガスと共に
排除されずにエピタキシャル成長膜中に取り込まれると
か基板からエツチングによってとり出された各種不純物
がエピタキシャル成長膜中に取り込まれて結晶欠陥の発
生原因を形成するものと考えられる。
本発明は、上述したような高温加熱を伴う前処理を回避
して、大径の半導体基板における反りの問題の解消若し
くは減少をはかり、しかもエピタキシャル成長膜の結晶
性の問題の解消をはかる。
して、大径の半導体基板における反りの問題の解消若し
くは減少をはかり、しかもエピタキシャル成長膜の結晶
性の問題の解消をはかる。
本発明においては、Ｓｉ半導体基板表面の自然酸化膜の
除去工程を、特にジシラン５ｉ２８６によって行う。次
にＳｉ単結晶層のエピタキシャル成長を行うものである
が、特に本発明においては、上述の自然酸化膜除去工程
後とエピタキシャル成長工程との間に、反応容器中の上
述のジシランを一旦排除する工程を経る。つまり、エピ
タキシャル成長を行わんとするＳｉ半導体基板を収容配
置した反応容器内でＳ ｉ２８ ｓによって比較的低い
基板温度８００〜１０００℃での熱処理によって基板表
面の自然酸化膜のエツチング除去を行って後に、反応容
器内の雰囲気を例えばキャリアガスのＨ２ガスのみの供
給によってＳ ｉ２８ Ｇを排除する。
除去工程を、特にジシラン５ｉ２８６によって行う。次
にＳｉ単結晶層のエピタキシャル成長を行うものである
が、特に本発明においては、上述の自然酸化膜除去工程
後とエピタキシャル成長工程との間に、反応容器中の上
述のジシランを一旦排除する工程を経る。つまり、エピ
タキシャル成長を行わんとするＳｉ半導体基板を収容配
置した反応容器内でＳ ｉ２８ ｓによって比較的低い
基板温度８００〜１０００℃での熱処理によって基板表
面の自然酸化膜のエツチング除去を行って後に、反応容
器内の雰囲気を例えばキャリアガスのＨ２ガスのみの供
給によってＳ ｉ２８ Ｇを排除する。
そして、その後にモノシランＳｉＨ４、或いはジシラン
５ｉ２８ｓ等の原料ガスをキャリアガスと共に送り込ん
で通電のＳｔエピタキシーを行う。
５ｉ２８ｓ等の原料ガスをキャリアガスと共に送り込ん
で通電のＳｔエピタキシーを行う。
上述の本発明方法によって得たＳｉエピタキシャル層は
、良好な結晶性を有することが確められた。
、良好な結晶性を有することが確められた。
これは上述したように、本発明においては、エピタキシ
ーの前処理として、半導体基板表面の自然酸化膜のエツ
チング除去を行って後にエピタキシーを行っていること
によって、良好なエピタキシャル成長をけうごとができ
ることと、自然酸化＋１Ｑ除去の前処理の後に一旦５ｆ
Ｈｅの排除を行ったごとによってエツチング時に生成さ
れたり基板からとり出されたＳｉＯ等の不要物質１不純
物等が取り去られ、ごのＳｉＯがエピタキシャル成＆層
中にとり込まれることが回避されたことによるものであ
ると考えられる。そして、更に、このエピタキシヤル工
程で、モノシランＳｉＨ４を原料ガスとするＳｉのエピ
タキシャル成長を行う場合は、この原料ガスとして純度
の商いものが得られるので、よりすぐれたエピタキシャ
ル層の生成を行うことができる。
ーの前処理として、半導体基板表面の自然酸化膜のエツ
チング除去を行って後にエピタキシーを行っていること
によって、良好なエピタキシャル成長をけうごとができ
ることと、自然酸化＋１Ｑ除去の前処理の後に一旦５ｆ
Ｈｅの排除を行ったごとによってエツチング時に生成さ
れたり基板からとり出されたＳｉＯ等の不要物質１不純
物等が取り去られ、ごのＳｉＯがエピタキシャル成＆層
中にとり込まれることが回避されたことによるものであ
ると考えられる。そして、更に、このエピタキシヤル工
程で、モノシランＳｉＨ４を原料ガスとするＳｉのエピ
タキシャル成長を行う場合は、この原料ガスとして純度
の商いものが得られるので、よりすぐれたエピタキシャ
ル層の生成を行うことができる。
本発明によるエピタキシャル成長法の一例を第１図のプ
ログラミング図を参照して説明する。この例においては
、シリコン単結晶半導体基板を収容配置した反応容器内
にキャリアガスＩ（２と共にＳ ｉ２Ｈ６を送り込み、
基板温度を９００〜１］５０°Ｃに加熱してＤ区間例え
ば１０分間熱処理して基板表面の自然酸化膜を除去する
。その後反応容器内に例えばキャリアガスＨ２のみを送
り込んで第１図のＥ区間でＳ ｉ２Ｈｓガスを排除する
。
ログラミング図を参照して説明する。この例においては
、シリコン単結晶半導体基板を収容配置した反応容器内
にキャリアガスＩ（２と共にＳ ｉ２Ｈ６を送り込み、
基板温度を９００〜１］５０°Ｃに加熱してＤ区間例え
ば１０分間熱処理して基板表面の自然酸化膜を除去する
。その後反応容器内に例えばキャリアガスＨ２のみを送
り込んで第１図のＥ区間でＳ ｉ２Ｈｓガスを排除する
。
そして、例えばこのままの加熱温度で、すなわち、第１
図に実線で示した基Ｄｉ温度の状態で反応容器内にモノ
シランＳｉＨ４を供給しｒＪ力；らＦ区間、例えば１０
〜３０分間でＳｉ層をエピタキシャル成長する。
図に実線で示した基Ｄｉ温度の状態で反応容器内にモノ
シランＳｉＨ４を供給しｒＪ力；らＦ区間、例えば１０
〜３０分間でＳｉ層をエピタキシャル成長する。
而、第１図、実線図示の例では、前処理とエピタキシャ
ル成長とをほぼ同一温度下で行った場合であるが、同図
破線で示すように、エピタキシャル工程での基板温度を
８００℃程度に下げてジシランＳ ｉＪ ４によるエピ
タキシャル成長を行うこともできるし、そのエピタキシ
ャル成長は、従来公知の種々の方法を採り得る。
ル成長とをほぼ同一温度下で行った場合であるが、同図
破線で示すように、エピタキシャル工程での基板温度を
８００℃程度に下げてジシランＳ ｉＪ ４によるエピ
タキシャル成長を行うこともできるし、そのエピタキシ
ャル成長は、従来公知の種々の方法を採り得る。
上述したように本発明によれば、Ｓｌのエピタキシャル
成長に先立って、半導体基板表面の自然酸化膜をエツチ
ング除去する前処理を行うものであるが、特にこの処理
を５ｉ２Ｈｓによって行うようにしたのでその処理温度
は比較的低温で行うことができる。したがって、半導体
基板がこの熱処理によって反るなどの彎曲の発生を回避
でき、これに伴う歪の発生や、各種半導体装置の製造工
程、例えばフォｌ−ＩＪソグラフィ一工程等における基
板の彎曲に基＜誤差の発生、ひいては不良品の発生を回
避でき、大口径半導体ウェファに通用して、特に大きな
利点をもたらすものであり、またオートドーピングの低
減化などの利点をもたらす。
成長に先立って、半導体基板表面の自然酸化膜をエツチ
ング除去する前処理を行うものであるが、特にこの処理
を５ｉ２Ｈｓによって行うようにしたのでその処理温度
は比較的低温で行うことができる。したがって、半導体
基板がこの熱処理によって反るなどの彎曲の発生を回避
でき、これに伴う歪の発生や、各種半導体装置の製造工
程、例えばフォｌ−ＩＪソグラフィ一工程等における基
板の彎曲に基＜誤差の発生、ひいては不良品の発生を回
避でき、大口径半導体ウェファに通用して、特に大きな
利点をもたらすものであり、またオートドーピングの低
減化などの利点をもたらす。
また、ごの前処理の後に、Ｓ ｉ２Ｈｓの排除を行うよ
うにしたので、前処理に際して生成されたＳｉＯや基板
からとり出された不純物Ｂ、 Ａｓ、 Ｐ等のエピタキ
シャル層へのとり込みを回避でき、結晶性にすぐれたＳ
ｉのエピタキシャル成長層を形成できる。
うにしたので、前処理に際して生成されたＳｉＯや基板
からとり出された不純物Ｂ、 Ａｓ、 Ｐ等のエピタキ
シャル層へのとり込みを回避でき、結晶性にすぐれたＳ
ｉのエピタキシャル成長層を形成できる。
上述したように本発明によれば、半導体基板の彎曲の発
生を回避し、良質なエピタキシャル膜の形成を可能にす
るので、築積回路、単体半導体装置等の各種半導体装置
の！！［ｉに通用してその利益は極めて大なるものであ
る。
生を回避し、良質なエピタキシャル膜の形成を可能にす
るので、築積回路、単体半導体装置等の各種半導体装置
の！！［ｉに通用してその利益は極めて大なるものであ
る。
第１図は本発明によりエピタキシャル成長法の温度プロ
グラミング図、第２図及び第３図は夫々従来方法の温度
プログラミング図である。
グラミング図、第２図及び第３図は夫々従来方法の温度
プログラミング図である。
Claims (1)
- 【特許請求の範囲】 ジシランを反応ガスとして用いて半導体基板表面の自然
酸化膜を除去する工程と、 その後上記半導体基板表面に単結晶層をエピタキシャル
成長する工程と、 上記自然酸化膜の除去工程と、上記単結晶層のエピタキ
シャル成長工程との間に上記反応ガスのジシランを排除
する工程とを有することを特徴とするエピタキシャル成
長法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12298486A JPS62279625A (ja) | 1986-05-28 | 1986-05-28 | エピタキシヤル成長法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12298486A JPS62279625A (ja) | 1986-05-28 | 1986-05-28 | エピタキシヤル成長法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62279625A true JPS62279625A (ja) | 1987-12-04 |
Family
ID=14849418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12298486A Pending JPS62279625A (ja) | 1986-05-28 | 1986-05-28 | エピタキシヤル成長法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62279625A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62283624A (ja) * | 1986-06-02 | 1987-12-09 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| US6107213A (en) * | 1996-02-01 | 2000-08-22 | Sony Corporation | Method for making thin film semiconductor |
| US6326280B1 (en) | 1995-02-02 | 2001-12-04 | Sony Corporation | Thin film semiconductor and method for making thin film semiconductor |
| US7148119B1 (en) | 1994-03-10 | 2006-12-12 | Canon Kabushiki Kaisha | Process for production of semiconductor substrate |
-
1986
- 1986-05-28 JP JP12298486A patent/JPS62279625A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62283624A (ja) * | 1986-06-02 | 1987-12-09 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置の製造方法 |
| US7148119B1 (en) | 1994-03-10 | 2006-12-12 | Canon Kabushiki Kaisha | Process for production of semiconductor substrate |
| US6326280B1 (en) | 1995-02-02 | 2001-12-04 | Sony Corporation | Thin film semiconductor and method for making thin film semiconductor |
| US6426274B1 (en) | 1995-02-02 | 2002-07-30 | Sony Corporation | Method for making thin film semiconductor |
| US6107213A (en) * | 1996-02-01 | 2000-08-22 | Sony Corporation | Method for making thin film semiconductor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7922813B2 (en) | Epitaxially coated silicon wafer and method for producing epitaxially coated silicon wafers | |
| US8133318B2 (en) | Epitaxially coated silicon wafer with 110 orientation and method for producing it | |
| EP2045836B1 (en) | Method for producing semiconductor substrate | |
| JPS62279625A (ja) | エピタキシヤル成長法 | |
| JPH0236060B2 (ja) | Kagobutsuhandotainoseichohoho | |
| JP2013055231A (ja) | エピタキシャルウェーハの製造方法 | |
| JP3823177B2 (ja) | 立方晶炭化珪素単結晶薄膜の作製方法 | |
| JPH0645249A (ja) | ＧａＡｓ層の成長方法 | |
| JPS61256732A (ja) | 選択エピタキシアル成長方法 | |
| JPH06333822A (ja) | 半導体装置 | |
| JPH0427116A (ja) | 半導体異種接合を形成する方法 | |
| JPH02102520A (ja) | 気相エピタキシヤル成長方法 | |
| JPH01179788A (ja) | Ｓｉ基板上への３−５族化合物半導体結晶の成長方法 | |
| JP2007095800A (ja) | 半導体基板の製造方法 | |
| JPH0222812A (ja) | 化合物半導体層の成長方法 | |
| JPS62147722A (ja) | エピタキシヤル成長方法 | |
| JPS62128531A (ja) | シリコン基板およびその製造方法 | |
| JPH03195016A (ja) | Ｓｉ基板の熱清浄化法及びエピタキシャル成長及び熱処理装置 | |
| JPH0536605A (ja) | 化合物半導体基板の製造方法 | |
| JPH04184921A (ja) | 気相成長方法 | |
| JPH03236219A (ja) | 半導体基板の表面処理方法 | |
| JP2790492B2 (ja) | 半導体薄膜の成長方法 | |
| JPH07201740A (ja) | エピタキシャル成長方法 | |
| JPH03270236A (ja) | 半導体装置の製造方法 | |
| JPS62293712A (ja) | エピタキシヤル成長法 |