JP7347350B2 - エピタキシャル成長条件の設定方法及びエピタキシャルウェーハの製造方法 - Google Patents

エピタキシャル成長条件の設定方法及びエピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP7347350B2
JP7347350B2 JP2020119003A JP2020119003A JP7347350B2 JP 7347350 B2 JP7347350 B2 JP 7347350B2 JP 2020119003 A JP2020119003 A JP 2020119003A JP 2020119003 A JP2020119003 A JP 2020119003A JP 7347350 B2 JP7347350 B2 JP 7347350B2
Authority
JP
Japan
Prior art keywords
epitaxial
epitaxial growth
growth
substrate
conditions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020119003A
Other languages
English (en)
Other versions
JP2022015868A (ja
Inventor
克佳 鈴木
温 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2020119003A priority Critical patent/JP7347350B2/ja
Publication of JP2022015868A publication Critical patent/JP2022015868A/ja
Application granted granted Critical
Publication of JP7347350B2 publication Critical patent/JP7347350B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、反応容器内に、水素(H)で希釈したモノシラン(SiH)ガスを導入して、減圧下でシリコンを含むIV族の元素からなる成長基板上に単結晶シリコンをエピタキシャル成長するときの、エピタキシャル成長条件の設定方法及びエピタキシャルウェーハの製造方法に関する。
シリコンの単結晶の製造には、チョクラルスキー法(以下、CZ法という)及びフローティングゾーン法(以下、FZ法という)という結晶成長方法があり、それぞれの方法で形成した単結晶を切り出し研磨することでシリコン基板(ウェーハ)として用いている。しかしながら、結晶育成過程で点欠陥や酸素などが導入され、これらが半導体素子の電気特性に影響することから、CZ法で作製されたシリコン基板上にシラン系のガスを用いたエピタキシャル成長により高純度な単結晶シリコン層を形成した、エピタキシャルウェーハも使用されている。
エピタキシャル成長装置には常圧式と減圧式があり、一般的には生産性の高い常圧式の装置が使われる。常圧式の装置では主にトリクロロシランを用いて1100℃程度で成膜を行うが、基板のドーパントが成膜中に外方拡散し成膜層に取り込まれるオートドーピングが発生して問題となることがある。この問題を解決する方法として、低温で成膜可能な減圧式の装置が使用される。一般的には、ジクロロシランやモノシランを用いて1000℃程度で成膜を行うが、より低温で成膜する方法が特許文献1~4に記載されている。
特許文献1には、基礎圧力を1×10-8Torr(1.3×10-6Pa)以下に設定した反応容器内に基板を設置し、反応容器内の温度を500℃以上かつ800℃以下とし、反応容器内の圧力を数百ミリTorr以下とした状態で成膜する方法が記載されている。特許文献2には、シラン、フルオロシラン及び水素の混合ガスを用いて600℃以上で成膜する方法が記載されている。特許文献3には、550℃以上かつ750℃未満の温度でモノシランガスを用いて成膜する方法が記載されている。特許文献4には、350℃未満の温度で単結晶シリコン薄膜を加熱してから、温度を350~530℃にしてシリコンソースガスと酸素を含まないキャリアガスにより成膜する方法が記載されている。
特開昭63-70515号公報 特開平1-11321号公報 特開2003-309070号公報 特開2006-080486号公報
特許文献1に記載の成膜方法は高真空環境で行うものであり、基礎圧力を1×10-8Torr(1.3×10-6Pa)以下に維持するためには、メンテナンス性の悪い超高真空装置が必要となるという問題があった。特許文献2に記載の成膜方法では、一般的ではないフルオロシランが必要となるという問題があった。特許文献3に記載の成膜方法では、反応容器内の圧力を1mTorr(0.13Pa)としており、特許文献1と同様に高真空の装置が必要となる。特許文献4に記載の成膜方法では、キャリアガスの窒素に含まれる微量な酸素による酸化を抑制するために、反応容器内に基板を投入する温度が成長温度よりも低くなっているが、基板を反応容器内に投入してから温度を上げる必要があり、生産性が悪いという問題がある。
このように、従来提案されている低温での単結晶シリコンのエピタキシャル成長においては様々な問題があり、モノシランと水素ガスのような一般的な原料ガスを用いながら、生産性を低下させずに、超高真空を必要としない汎用的な減圧装置を用いて成膜を行うことが求められる。しかしながら、一般的な原料ガスを用いた場合の単結晶シリコンのエピタキシャル成長に関して、真空度の低い領域を含めた成長条件についての詳細な検討はなされておらず、試行錯誤を重ねて条件を決定する必要があり、生産性の低下が著しいという問題があった。
本発明は、上記問題を解決するためになされたものであり、低温で単結晶シリコンのエピタキシャルウェーハを製造する場合に、容易かつ迅速にエピタキシャル成長条件を設定でき、汎用的な減圧装置を用いた場合であっても生産性が高いエピタキシャル成長が可能となるエピタキシャル成長条件の設定方法、及び、該設定方法により設定したエピタキシャル成長条件を用いてエピタキシャル成長を行うエピタキシャルウェーハの製造方法を提供することを目的とする。
本発明は、上記目的を達成するためになされたものであり、反応容器内に、水素(H)で希釈したモノシラン(SiH)ガスを導入して、減圧下でシリコンを含むIV族の元素からなる成長基板上に単結晶シリコンをエピタキシャル成長するときの、エピタキシャル成長条件の設定方法であって、前記エピタキシャル成長条件は、少なくとも、成長温度T(単位:℃)と反応容器内のモノシランガスの分圧P(単位:Pa)とを含み、前記成長温度Tを、500℃以上かつ800℃以下の範囲内から選択するとともに、前記反応容器内のモノシランガスの分圧Pと前記成長温度Tとが、
P<0.0017exp(10500/(T+273.15))
の関係を満たす条件を選択してエピタキシャル成長条件の設定を行うエピタキシャル成長条件の設定方法を提供する。
このようなエピタキシャル成長条件の設定方法によれば、低温で単結晶シリコンのエピタキシャルウェーハを製造する場合に、真空度の低い領域を含む広い圧力範囲について、容易かつ迅速にエピタキシャル成長条件を設定できる。
このとき、前記エピタキシャル成長条件は、さらに、前記モノシランガスと前記水素の流量比(SiH流量/H流量)を含み、前記モノシランガスと前記水素の流量比(SiH流量/H流量)を、1.2×10-2以上かつ1.0以下の範囲内から選択するエピタキシャル成長条件の設定方法とすることができる。
これにより、より安定的な成膜が可能となるとともに、欠陥の形成をより安定的に抑制可能な流量比を設定できる。
このとき、前記エピタキシャル成長条件は、さらに、前記反応容器内の圧力を含み、前記反応容器内の圧力を、1.33×10Pa以上かつ1.33×10 Pa以下の範囲内から選択するエピタキシャル成長条件の設定方法とすることができる。
これにより、成膜レートがより十分高く安定するとともに、欠陥の形成をより安定的に抑制可能な圧力範囲を設定できる。
このとき、前記エピタキシャル成長条件は、さらに、前記モノシランガスのシリコン同位体の組成を含み、前記モノシランガスとして、前記モノシランガスにおけるシリコンに占める28Siの含有量が99.9%以上の組成を有するモノシランガスを選択するエピタキシャル成長条件の設定方法とすることができる。
これにより、量子コンピュータ用の基板として好適なエピタキシャルウェーハを製造するための成長条件が設定可能となる。
このとき、反応容器内に、水素で希釈したモノシランガスを導入して、減圧下でシリコンを含むIV族の元素からなる成長基板上に単結晶シリコンのエピタキシャル成長を行うエピタキシャルウェーハの製造方法であって、上記のエピタキシャル成長条件の設定方法により設定したエピタキシャル成長条件を用いてエピタキシャル成長を行うエピタキシャルウェーハの製造方法とすることができる。
このようなエピタキシャルウェーハの製造方法によれば、試行錯誤を要することなく、簡便かつ迅速に、安定して、広い圧力範囲かつ低温での単結晶シリコンのエピタキシャル成長を行うことが可能となり、生産性が向上する。
このとき、前記成長基板として、単結晶シリコン基板を用いるエピタキシャルウェーハの製造方法とすることができる。
これにより、得られるエピタキシャルウェーハの汎用性を高くすることができる。
このとき、前記成長基板として、単結晶シリコン基板上にエピタキシャル層が形成された基板を用いるエピタキシャルウェーハの製造方法とすることができる。
これにより、得られるエピタキシャルウェーハの自由度を高くすることができる。
このとき、前記エピタキシャル成長を行う前に、前記成長基板に対し、水素雰囲気、600℃以上かつ800℃以下の温度で、1分以上かつ60分以下の時間の熱処理を行うことにより、前記成長基板表面の自然酸化膜を除去するエピタキシャルウェーハの製造方法とすることができる。
このようにして自然酸化膜を除去すれば、より効果的に自然酸化膜を除去することができる。
このとき、前記エピタキシャル成長を行う前に、前記成長基板に対し、水素を含むプラズマによるプラズマ処理を行うことにより、前記成長基板表面の自然酸化膜を除去するエピタキシャルウェーハの製造方法とすることができる。
このようにして自然酸化膜を除去することによっても、より効果的に自然酸化膜を除去することができる。また、必ずしも加熱を行う必要がなく、さらに、エピタキシャル成長と並行して別の処理装置内で行うこともでき、生産性がより向上する。
以上のように、本発明のエピタキシャル成長条件の設定方法によれば、低温で単結晶シリコンのエピタキシャルウェーハを製造する場合に、超高真空を必要としない真空度が低い領域を含む広い圧力範囲について、容易かつ迅速にエピタキシャル成長条件を設定することが可能となり、その結果生産性を向上することができる。
本発明に係るエピタキシャルウェーハの製造方法のフローを示す図である。 成長温度T及びモノシラン分圧Pと結晶性の関係を示す図である。 実施例と比較例におけるエピタキシャルウェーハの断面の透過電子顕微鏡像である。
以下、本発明を詳細に説明するが、本発明はこれらに限定されるものではない。
上述のように、低温で単結晶シリコンのエピタキシャルウェーハを製造する場合に、容易かつ迅速にエピタキシャル成長条件を設定でき、汎用的な減圧装置を用いた場合であっても生産性が高いエピタキシャル成長を可能とするエピタキシャル成長条件の設定方法が求められていた。
本発明者らは、上記課題について鋭意検討を重ねた結果、反応容器内に、水素(H)で希釈したモノシラン(SiH)ガスを導入して、減圧下でシリコンを含むIV族の元素からなる成長基板上に単結晶シリコンをエピタキシャル成長するときの、エピタキシャル成長条件の設定方法であって、前記エピタキシャル成長条件は、少なくとも、成長温度T(単位:℃)と反応容器内のモノシランガスの分圧P(単位:Pa)とを含み、前記成長温度Tを、500℃以上かつ800℃以下の範囲内から選択するとともに、前記反応容器内のモノシランガスの分圧Pと前記成長温度Tとが、
P<0.0017exp(10500/(T+273.15))
の関係を満たす条件を選択してエピタキシャル成長条件の設定を行うエピタキシャル成長条件の設定方法により、低温で単結晶シリコンのエピタキシャルウェーハを製造する場合に、超高真空を必要としない低真空領域を含む圧力範囲であっても、容易かつ迅速にエピタキシャル成長条件を設定できることを見出し、本発明を完成した。
以下、本発明の一実施形態に係るエピタキシャルウェーハの製造方法について、図1,2を参照しながら説明する。
図1に、本発明に係るエピタキシャルウェーハの製造フローを示す。図1のS10の工程において、エピタキシャル成長条件を設定する。図1のS11の工程は、成長基板としてシリコンを含むIV族の元素からなるウェーハを準備する工程である。図1のS12は、単結晶シリコンをエピタキシャル成長させる工程である。なお、図1においては、S10、S11、S12の順の工程フローが記載されているが、エピタキシャル成長条件の設定(S10)はエピタキシャル成長(S12)を行う前に実施すれば良く、特に、S10とS11の順番は限定されない。以下、各工程について、詳細に説明する。
[エピタキシャル成長条件の設定]
まず、図1のS10の工程におけるエピタキシャル成長条件の設定方法について説明する。
本発明に係るエピタキシャル成長では、原料ガスとして水素(H)で希釈したモノシラン(SiH)ガスを用いる。希釈ガスとして水素を用いることで、高真空環境を必要とせず、真空度の低い環境下での成膜も行えるようになる。その理由としては以下の2つが考えられる。
1つ目は、モノシランの過剰な分解の抑制である。圧力が高い場合には、モノシラン同士が衝突して欠陥や多結晶シリコンの形成の原因となる微小シリコンが形成されるが、水素によりモノシランの分解が抑制されることで微小シリコンの形成を抑えることができる。このため、分子の衝突頻度の少ない高真空環境を必要とせず低真空環境で成膜できるようになる。
2つ目は、SiO(x:1~2の数字)の発生の抑制である。エピタキシャル成長に用いるガスに含まれる酸素を完全には無くすことができないため、原料ガスには微量な酸素が含まれる。また、成膜装置のメンテナンスで反応容器を開放した際には酸素や水分が反応容器内に付着し、それらが成膜中に徐々に反応容器から脱離して成膜中に酸素が混入することがある。キャリアガスに不活性雰囲気(窒素、ヘリウム、ネオン、アルゴンなど)を用いた場合には、酸素とモノシランが反応して欠陥の核となるSiOが発生し問題となる。一方で、キャリアガスに水素を用いた場合には、酸素と水素が反応して水として排気されるので、SiOの発生を抑えることができる。
また、成長温度Tを、500℃以上かつ800℃以下の範囲内とする理由の一つは、オートドーピングを抑制した単結晶シリコンの成膜を可能とするためである。また、原子の拡散を抑えられることから、δドープ層を形成する場合においても有効である。δドープ層とは母材と異なる元素を単原子層程度導入した層のことである。例えば、シリコン基板上に単原子層(1.36×1015atoms/cm)未満の酸素や炭素を導入した場合が該当する。
成長温度が高いほどエピタキシャル成長レートは高くなるため、高温で成膜することで厚いエピタキシャル層を短時間で形成することができる。一方で、薄いエピタキシャル層を形成したい場合には低温で成膜すればよい。このように、目的とするエピタキシャル層の厚さに応じて成長温度を変えることができる。また、基板に耐熱性が低いGe及びSnを含む場合には、結晶性が低下するのを防ぐために低温で成膜することが望ましい。
本発明者らがエピタキシャル層の結晶性の関係を調査した結果を、図2に示す。本発明者らは、反応容器内に、水素で希釈したモノシランガスを導入して、減圧下でシリコンを含むIV族の元素からなる成長基板上に単結晶シリコンをエピタキシャル成長するときのエピタキシャル成長条件について、鋭意調査を行ったところ、図2に示されるように、エピタキシャル成長時のモノシランガスの分圧P(Pa)と成長温度T(℃)の関係が、
P<0.0017exp(10500/(T+273.15))
を満たす場合に、単結晶シリコンのエピタキシャル層を形成できることを明らかにした。このような条件は、従来検討が行われてこなかった真空度の低い汎用的な減圧装置を用いた成長の場合に特に有効であり、上記の条件を満たす限り、成長温度T及びモノシラン分圧Pを任意に設定することができ、目的に応じた条件の設定が容易になる。但し、上記の成長温度T及びモノシラン分圧Pの条件は、従来のような高真空下での成長にも適用可能である。
上記式を満たすような条件では、表面に付着した分子が十分に表面上を拡散できるので、単結晶シリコンを形成することができる。一方で、前記の条件を満たさない場合にはアモルファスシリコンかポリシリコンが形成される。これは、付着した分子が十分に拡散しない状態で、分子が付着するために生じる。低温の場合にはアモルファスシリコンとなり、高温の場合にはポリシリコンとなる。このとき、付着する分子としては、モノシランから水素が解離したSiHやSiHが考えられる。
したがって、上記の関係式を満たすモノシランガスの分圧Pと成長温度Tの条件を選択してエピタキシャル成長条件を設定すれば、従来よりも高い圧力(低い真空度)でエピタキシャル成長を行う場合であっても、試行錯誤を要することなく、簡便かつ迅速に、単結晶シリコンをエピタキシャル成長させることが可能な条件を設定できる。
エピタキシャル成長条件として、モノシランガスと水素の流量比(SiH流量/H流量)を設定することもできる。このとき、モノシランガスと水素の流量比(SiH流量/H流量)を、1.2×10-2以上かつ1.0以下の範囲内から選択することが好ましい。このような流量比とすることで、より安定して欠陥を発生させることなく十分な成膜レートでエピタキシャル成長を行うことができる。流量比が1.2×10-2以上であれば、モノシランの解離がより促進されるため安定的な成膜が可能となる。一方で、流量比1.0以下であれば、水素が十分な量となるためモノシランの気相反応を有効に抑制でき、欠陥の形成をより安定的に抑制できる。
エピタキシャル成長条件として、反応容器内の圧力を設定することもできる。このとき、反応容器内の圧力を、1.33×10Pa以上かつ1.33×10 Pa以下の範囲内から選択することが好ましい。このような圧力範囲であれば、成膜レートがより十分高く安定するとともに、欠陥の形成をより安定的に抑制できる。
エピタキシャル成長条件として、モノシランガスのシリコン同位体の組成を設定することもできる。このとき、モノシランガスとして、モノシランガスにおけるシリコンに占める28Siの含有量が99.9%以上の組成を有するモノシランガスを選択することが好ましい。シリコンの安定同位体には、28Si、29Si、30Siの3つがあり、それらの天然存在比は92.23%、4.67%、3.1%であるが、28Siの含有量が99.9%以上であるモノシランガスを用いて、28Siエピタキシャル層を形成することで、以下の2つの効果が得られる。
1つ目は、熱伝導率の向上である。天然存在比のシリコンエピタキシャルウェーハにおいては、29Si及び30Siがフォノンの散乱源となり熱伝導率を悪化させているので、28Siのみにすることで熱伝導率を向上させることができる。熱伝導率の向上によりデバイスで発生した熱をデバイス領域から逃がしやすくなれば、デバイス特性を向上させることができる。
2つ目は、核スピンの影響を無くすことができることにある。量子コンピューティングにおいては、外乱(熱、電場、磁場など)の影響を無くすことが安定動作のために重要である。28Siと30Siは核スピンをもたないが、29Siは核スピンをもつため、29Siが含まれたシリコンエピタキシャルウェーハ上に量子コンピュータの基本素子である量子ビットを形成した場合には、核スピンの影響で量子状態が破壊されるまでの時間(デコヒーレンス時間)が短くなるという問題がある。このため、29Siをほとんど含まない28Siの含有量が99.9%以上であるモノシランガスを用いて作製したエピタキシャル層を含むウェーハを用いることで、安定した量子コンピューティングが可能となる。ここで、シリコンエピタキシャルウェーハ上に形成する量子ビットの例としては、超電導量子ビット、半導体の電子を用いた量子ビットがある。
なお、このようなモノシランガスは、例えば天然Si同位体組成から成るモノシランガスを遠心分離することで製造できる。
[エピタキシャルウェーハの製造]
次に、エピタキシャルウェーハの製造について説明する。上述のようにしてエピタキシャル成長条件を設定したら、エピタキシャルウェーハを製造する。
(成長基板)
まず、成長基板(図1のS11)について説明する。本発明に係るエピタキシャルウェーハの製造方法では、成長基板はシリコンを含むIV族の元素からなるウェーハであれば特に限定はされない。例えば、単結晶シリコン、SiGe、SiGeCを用いることができる。
ここで、成長基板の製造方法は特に限定されない。CZ法により製造された基板を用いても良いし、FZ法により製造された基板を用いても良い。
特に、シリコンを含むIV族の元素からなる基板として、単結晶シリコン基板を用いることが好ましい。単結晶シリコン基板を用いることで、汎用性が高くなる。このとき、シリコン基板としては、イオン注入及び熱処理が施された基板を用いてもよい。
また、シリコンを含むIV族の元素からなる基板として、単結晶シリコン基板上にエピタキシャル層が形成された基板を用いることも好ましい。このような成長基板を用いることで、自由度が高くなる。例えば、CZ法及びFZ法により製造された単結晶シリコン基板上に単結晶シリコンエピタキシャル層が形成された基板を用いても良い。
さらに、単結晶シリコン基板上に単結晶SiGe層が形成された基板を用いることも好ましい。本発明に係るエピタキシャルウェーハの製造方法は低温(500~800℃)でエピタキシャル成長を行う方法であるため、このように耐熱性が低いSiGe上にシリコンを形成する場合に特に有効である。シリコン基板上にSiGe、シリコンを順に形成した構造は、量子井戸として使用することができる。例えば、このような量子井戸はSiGe層にキャリアを閉じ込めることができるので、SiGe層に閉じ込めた電子のスピンを外部から操作することにより、量子ビットとして動作させることができる。
また、単結晶シリコン基板上に、単結晶SiGe層と単結晶シリコンエピタキシャル層を交互に成膜した超格子を作製することができる。特に、ゲートオールアラウンドFET(Field Effect Transistor)を形成する場合に有効である。水平型のゲートオールアラウンドFETにおいては、シリコンとSiGeの超格子を作製した後にSiGe層をエッチングで除去することによりシリコンからなるチャネルを形成することができる。特に、SiGe層が形成された基板上に単結晶シリコンを低温エピタキシャル成長することにより、SiGe層のGeがSi層に拡散するのを防止することができる。
(エピタキシャル成長方法)
次に、図1のS12の単結晶シリコンをエピタキシャル成長させる工程について説明する。
エピタキシャル成長で使用するエピタキシャル成長装置としては、減圧可能であり、所定の温度に加熱できるものであれば特に限定されず、バッチ式を使用しても良いし、枚葉式を使用しても良い。
反応容器内に成長基板を移送する際の温度は、成長温度と同じとすることが好ましい。このようにすることで、成長基板を移送してから反応容器内の温度を昇降温する時間がなくなり、生産性がよくなる。また、本発明に係るエピタキシャル成長方法では成長温度が500~800℃であり、反応容器内の温度は低温なため、成長基板にスリップは発生しない。
(自然酸化膜の除去)
成長基板の表面に自然酸化膜が存在する場合には、まず、自然酸化膜を除去する前処理を行うことが好ましい。自然酸化膜を除去することができれば特に限定されないが、例えば、エピタキシャル成長前に水素雰囲気で600℃以上かつ800℃以下の温度で1分以上かつ60分以下の時間の熱処理を行ってもよい。このような条件で自然酸化膜を除去することにより、欠陥の発生を防止することができる。なお、水素雰囲気で処理する前(成長基板を成長装置に導入する前)に、フッ酸洗浄などにより自然酸化膜を除去しておくとより効果的である。
また、成長基板表面の自然酸化膜を除去するために、エピタキシャル成長前に水素を含むプラズマを用いたプラズマ処理を行うことも好ましい。この場合には、水素を含む雰囲気で加熱することにより自然酸化膜を除去する場合と比べて低温で自然酸化膜を除去することができる。そのため、特に耐熱性が低いGe及びSnが成長基板に含まれる場合に有効である。例えば、SiGeの場合にはGeの比率が高くなるほど耐熱温度が低下する。なお、水素を含むプラズマを用いることにより自然酸化膜を除去する場合には、基板の温度は室温のまま自然酸化膜を除去しても良いし、加熱して自然酸化膜を除去しても良い。このような自然酸化膜の除去方法によっても、より効果的に自然酸化膜を除去することができる。また、エピタキシャル成長と並行して別の処理装置内で行うこともでき、生産性がより向上する。このとき、例えば、SiGeをエピタキシャル成長後にSiをエピタキシャル成長するような、エピタキシャル成長を連続して行う場合は、自然酸化膜が形成されないので、自然酸化膜を除去する工程を行う必要がない。
(エピタキシャル成長)
必要に応じて上記の前処理を行った後に、上述のようにして設定した成長条件を用いて、水素で希釈したモノシランガスを導入して、成長基板上に単結晶シリコンのエピタキシャル成長を行う。
エピタキシャル成長中にドーピングガスを導入してもよい。例えば、ボロンをドーピングする場合にはジボラン、リンをドーピングする場合にはフォスフィンを使うことができる。
以下、実施例を挙げて本発明について具体的に説明するが、これは本発明を限定するものではない。
まず、以下に説明する実施例、比較例で使用する成長基板を準備した。準備した成長基板は単結晶シリコン基板であり、その導電型、直径、結晶面方位は、以下のとおりである。
基板の導電型 : p型
直径 : 300mm
結晶面方位 : (100)
別途、単結晶Siのエピタキシャル成長条件の設定を行った。原料ガスは、モノシランとキャリアガス(希釈ガス)の水素である。成長温度T(℃)は525~750℃の範囲から、T=600,650,700,750℃を選択した。モノシラン分圧Pは22~199Paの範囲から、P=22,66,199Paを選択し、
P<0.0017exp(10500/(T+273.15))
を満たすか否かにより、実施例、比較例とした。具体的には、以下のとおりである。
(実施例)
T=600℃、P=22,66,199Pa、
T=650℃、P=22,66Pa、
T=700℃、P=22,66Pa、
T=750℃、P=22Pa、
の各条件である。
(比較例)
T=650℃、P=199Pa、
T=700℃、P=199Pa、
T=750℃、P=66,199Pa、
の各条件である。
なお、実施例、比較例ともに、SiH流量/H流量比を0.04とした。成膜時間は温度とモノシラン分圧に応じて変えた。
次に、準備した単結晶シリコン基板をHF洗浄してから、反応装置内に搬入し、自然酸化膜を除去するために水素ベークを行った。このときの温度は800℃とし、時間は15分とした。
その後、設定した成長条件にしたがって、単結晶Siのエピタキシャル成長を行った。静電容量式の膜厚測定器により、エピタキシャル成長して得たエピタキシャル層厚を評価した結果、エピタキシャル層厚は成長温度とモノシラン分圧に応じて変化するが、70~1700nmのエピタキシャル層が形成されていることを確認した。
また、結晶性を評価するために、断面TEM(Transmission Electron Microscopy)観察を行った。図3に観察結果を示す。成長温度T(単位:℃)と反応容器内のモノシランガスの分圧P(単位:Pa)とが、
P<0.0017exp(10500/(T+273.15))
の関係を満たさない比較例の場合にはポリシリコン層が形成されているが、上記関係式の関係を満たす実施例の条件では単結晶シリコンが形成できていることがわかる。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (6)

  1. 反応容器内に、水素(H)で希釈したモノシラン(SiH)ガスを導入して、減圧下でシリコンを含むIV族の元素からなる成長基板上に単結晶シリコンをエピタキシャル成長するときの、エピタキシャル成長条件の設定方法であって、
    前記成長基板を単結晶シリコン基板とし、
    前記エピタキシャル成長条件は、少なくとも、成長温度T(単位:℃)と反応容器内のモノシランガスの分圧P(単位:Pa)と、前記モノシランガスと前記水素の流量比(SiH 流量/H 流量)を含み、
    前記成長温度Tを、500℃以上かつ800℃以下の範囲内から選択するとともに、
    前記反応容器内のモノシランガスの分圧Pと前記成長温度Tとが、
    P<0.0017exp(10500/(T+273.15))
    の関係を満たす条件を選択し
    さらに、前記モノシランガスと前記水素の流量比(SiH 流量/H 流量)を、1.2×10 -2 以上かつ1.0以下の範囲内から選択してエピタキシャル成長条件の設定を行うことを特徴とするエピタキシャル成長条件の設定方法。
  2. 前記エピタキシャル成長条件は、さらに、前記反応容器内の圧力を含み、
    前記反応容器内の圧力を、1.33×10Pa以上かつ1.33×10Pa以下の範囲内から選択することを特徴とする請求項1に記載のエピタキシャル成長条件の設定方法。
  3. 前記エピタキシャル成長条件は、さらに、前記モノシランガスのシリコン同位体の組成を含み、
    前記モノシランガスとして、前記モノシランガスにおけるシリコンに占める28Siの含有量が99.9%以上の組成を有するモノシランガスを選択することを特徴とする請求項1又は2に記載のエピタキシャル成長条件の設定方法。
  4. 反応容器内に、水素で希釈したモノシランガスを導入して、減圧下でシリコンを含むIV族の元素からなる成長基板上に単結晶シリコンのエピタキシャル成長を行うエピタキシャルウェーハの製造方法であって、
    前記成長基板として、単結晶シリコン基板を用い、
    請求項1~のいずれか一項に記載のエピタキシャル成長条件の設定方法により設定したエピタキシャル成長条件を用いてエピタキシャル成長を行うことを特徴とするエピタキシャルウェーハの製造方法。
  5. 前記エピタキシャル成長を行う前に、前記成長基板に対し、水素雰囲気、600℃以上かつ800℃以下の温度で、1分以上かつ60分以下の時間の熱処理を行うことにより、前記成長基板表面の自然酸化膜を除去することを特徴とする請求項に記載のエピタキシャルウェーハの製造方法。
  6. 前記エピタキシャル成長を行う前に、前記成長基板に対し、水素を含むプラズマによるプラズマ処理を行うことにより、前記成長基板表面の自然酸化膜を除去することを特徴とする請求項4又は5に記載のエピタキシャルウェーハの製造方法。
JP2020119003A 2020-07-10 2020-07-10 エピタキシャル成長条件の設定方法及びエピタキシャルウェーハの製造方法 Active JP7347350B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020119003A JP7347350B2 (ja) 2020-07-10 2020-07-10 エピタキシャル成長条件の設定方法及びエピタキシャルウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020119003A JP7347350B2 (ja) 2020-07-10 2020-07-10 エピタキシャル成長条件の設定方法及びエピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2022015868A JP2022015868A (ja) 2022-01-21
JP7347350B2 true JP7347350B2 (ja) 2023-09-20

Family

ID=80121075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020119003A Active JP7347350B2 (ja) 2020-07-10 2020-07-10 エピタキシャル成長条件の設定方法及びエピタキシャルウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP7347350B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024034433A1 (ja) * 2022-08-08 2024-02-15 信越半導体株式会社 量子コンピュータ用シリコン基板の製造方法、量子コンピュータ用シリコン基板及び半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002050880A1 (fr) 2000-12-20 2002-06-27 Sony Corporation Procede de cristallisation en phase vapeur, procede de production de semiconducteur, et procede de production pour dispositif a semiconducteur
JP2004039735A (ja) 2002-07-01 2004-02-05 Fujitsu Ltd 半導体基板及びその製造方法
JP2006013510A (ja) 2004-06-23 2006-01-12 Agere Systems Inc 同位体的に濃縮したケイ素を用いたデバイスおよびその製造のための処理方法
JP2006196564A (ja) 2005-01-12 2006-07-27 Hitachi Ltd 半導体装置及びその製造方法
JP2009283923A (ja) 2008-04-25 2009-12-03 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
JP2010245159A (ja) 2009-04-02 2010-10-28 Toshiba Corp 半導体装置およびその製造方法
JP2016015373A (ja) 2014-07-01 2016-01-28 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01295412A (ja) * 1988-05-24 1989-11-29 Sumitomo Metal Ind Ltd プラズマ気相成長装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002050880A1 (fr) 2000-12-20 2002-06-27 Sony Corporation Procede de cristallisation en phase vapeur, procede de production de semiconducteur, et procede de production pour dispositif a semiconducteur
JP2004039735A (ja) 2002-07-01 2004-02-05 Fujitsu Ltd 半導体基板及びその製造方法
JP2006013510A (ja) 2004-06-23 2006-01-12 Agere Systems Inc 同位体的に濃縮したケイ素を用いたデバイスおよびその製造のための処理方法
JP2006196564A (ja) 2005-01-12 2006-07-27 Hitachi Ltd 半導体装置及びその製造方法
JP2009283923A (ja) 2008-04-25 2009-12-03 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
JP2010245159A (ja) 2009-04-02 2010-10-28 Toshiba Corp 半導体装置およびその製造方法
JP2016015373A (ja) 2014-07-01 2016-01-28 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法

Also Published As

Publication number Publication date
JP2022015868A (ja) 2022-01-21

Similar Documents

Publication Publication Date Title
US6930026B2 (en) Method of forming a semiconductor wafer having a crystalline layer thereon containing silicon, germanium and carbon
US6982208B2 (en) Method for producing high throughput strained-Si channel MOSFETS
JP4417625B2 (ja) トリシランを用いる混合基板への成膜方法、および、ベース構造の製造方法
TWI382456B (zh) 鬆弛矽化鍺層的磊晶成長
Hsieh et al. Silicon homoepitaxy by rapid thermal processing chemical vapor deposition (RTPCVD)—A review
JP4700472B2 (ja) 基板およびこの上にヘテロエピタキシャル堆積した珪素とゲルマニウムからなる層を有する多層構造体の製造方法
JP7347350B2 (ja) エピタキシャル成長条件の設定方法及びエピタキシャルウェーハの製造方法
WO2022158148A1 (ja) エピタキシャルウェーハの製造方法
US20230028127A1 (en) Method for manufacturing epitaxial wafer and epitaxial wafer
JP7435516B2 (ja) エピタキシャルウェーハの製造方法
US7202142B2 (en) Method for producing low defect density strained -Si channel MOSFETS
JP4120163B2 (ja) Siエピタキシャルウェーハの製造方法及びSiエピタキシャルウェーハ
JP4158607B2 (ja) 半導体基板の製造方法
JP2022125625A (ja) エピタキシャルウェーハの製造方法
CN111593318A (zh) 金刚石纳米晶/氮掺杂碳化硅界面相的n型半导体复合薄膜及其制备方法
JPH09306844A (ja) 半導体装置の製造方法および半導体装置
WO2024009705A1 (ja) エピタキシャルウェーハの製造方法
CN115074825A (zh) 碳化硅外延结构、脉冲式生长方法及其应用
CN118256991A (en) Growth process of silicon carbide epitaxial wafer
CN114496728A (zh) 低缺陷碳化硅外延材料制备方法
JPS62128531A (ja) シリコン基板およびその製造方法
JPH04338634A (ja) 半導体装置及びその製造方法
Kim et al. High-quality epitaxial growth of in situ phosphorus-doped Si films by promoting dispersion of native oxides in α-Si
JPH06333840A (ja) 歪みヘテロエピタキシャル層の形成方法
JPH02202017A (ja) シリコン単結晶薄膜の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210127

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220726

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230821

R150 Certificate of patent or registration of utility model

Ref document number: 7347350

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150