JP7347350B2 - エピタキシャル成長条件の設定方法及びエピタキシャルウェーハの製造方法 - Google Patents
エピタキシャル成長条件の設定方法及びエピタキシャルウェーハの製造方法 Download PDFInfo
- Publication number
- JP7347350B2 JP7347350B2 JP2020119003A JP2020119003A JP7347350B2 JP 7347350 B2 JP7347350 B2 JP 7347350B2 JP 2020119003 A JP2020119003 A JP 2020119003A JP 2020119003 A JP2020119003 A JP 2020119003A JP 7347350 B2 JP7347350 B2 JP 7347350B2
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial
- epitaxial growth
- growth
- substrate
- conditions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
Description
P<0.0017exp(10500/(T+273.15))
の関係を満たす条件を選択してエピタキシャル成長条件の設定を行うエピタキシャル成長条件の設定方法を提供する。
P<0.0017exp(10500/(T+273.15))
の関係を満たす条件を選択してエピタキシャル成長条件の設定を行うエピタキシャル成長条件の設定方法により、低温で単結晶シリコンのエピタキシャルウェーハを製造する場合に、超高真空を必要としない低真空領域を含む圧力範囲であっても、容易かつ迅速にエピタキシャル成長条件を設定できることを見出し、本発明を完成した。
まず、図1のS10の工程におけるエピタキシャル成長条件の設定方法について説明する。
P<0.0017exp(10500/(T+273.15))
を満たす場合に、単結晶シリコンのエピタキシャル層を形成できることを明らかにした。このような条件は、従来検討が行われてこなかった真空度の低い汎用的な減圧装置を用いた成長の場合に特に有効であり、上記の条件を満たす限り、成長温度T及びモノシラン分圧Pを任意に設定することができ、目的に応じた条件の設定が容易になる。但し、上記の成長温度T及びモノシラン分圧Pの条件は、従来のような高真空下での成長にも適用可能である。
次に、エピタキシャルウェーハの製造について説明する。上述のようにしてエピタキシャル成長条件を設定したら、エピタキシャルウェーハを製造する。
まず、成長基板(図1のS11)について説明する。本発明に係るエピタキシャルウェーハの製造方法では、成長基板はシリコンを含むIV族の元素からなるウェーハであれば特に限定はされない。例えば、単結晶シリコン、SiGe、SiGeCを用いることができる。
次に、図1のS12の単結晶シリコンをエピタキシャル成長させる工程について説明する。
成長基板の表面に自然酸化膜が存在する場合には、まず、自然酸化膜を除去する前処理を行うことが好ましい。自然酸化膜を除去することができれば特に限定されないが、例えば、エピタキシャル成長前に水素雰囲気で600℃以上かつ800℃以下の温度で1分以上かつ60分以下の時間の熱処理を行ってもよい。このような条件で自然酸化膜を除去することにより、欠陥の発生を防止することができる。なお、水素雰囲気で処理する前(成長基板を成長装置に導入する前)に、フッ酸洗浄などにより自然酸化膜を除去しておくとより効果的である。
必要に応じて上記の前処理を行った後に、上述のようにして設定した成長条件を用いて、水素で希釈したモノシランガスを導入して、成長基板上に単結晶シリコンのエピタキシャル成長を行う。
基板の導電型 : p型
直径 : 300mm
結晶面方位 : (100)
P<0.0017exp(10500/(T+273.15))
を満たすか否かにより、実施例、比較例とした。具体的には、以下のとおりである。
T=600℃、P=22,66,199Pa、
T=650℃、P=22,66Pa、
T=700℃、P=22,66Pa、
T=750℃、P=22Pa、
の各条件である。
T=650℃、P=199Pa、
T=700℃、P=199Pa、
T=750℃、P=66,199Pa、
の各条件である。
P<0.0017exp(10500/(T+273.15))
の関係を満たさない比較例の場合にはポリシリコン層が形成されているが、上記関係式の関係を満たす実施例の条件では単結晶シリコンが形成できていることがわかる。
Claims (6)
- 反応容器内に、水素(H2)で希釈したモノシラン(SiH4)ガスを導入して、減圧下でシリコンを含むIV族の元素からなる成長基板上に単結晶シリコンをエピタキシャル成長するときの、エピタキシャル成長条件の設定方法であって、
前記成長基板を単結晶シリコン基板とし、
前記エピタキシャル成長条件は、少なくとも、成長温度T(単位:℃)と反応容器内のモノシランガスの分圧P(単位:Pa)と、前記モノシランガスと前記水素の流量比(SiH 4 流量/H 2 流量)を含み、
前記成長温度Tを、500℃以上かつ800℃以下の範囲内から選択するとともに、
前記反応容器内のモノシランガスの分圧Pと前記成長温度Tとが、
P<0.0017exp(10500/(T+273.15))
の関係を満たす条件を選択し、
さらに、前記モノシランガスと前記水素の流量比(SiH 4 流量/H 2 流量)を、1.2×10 -2 以上かつ1.0以下の範囲内から選択してエピタキシャル成長条件の設定を行うことを特徴とするエピタキシャル成長条件の設定方法。 - 前記エピタキシャル成長条件は、さらに、前記反応容器内の圧力を含み、
前記反応容器内の圧力を、1.33×102Pa以上かつ1.33×104Pa以下の範囲内から選択することを特徴とする請求項1に記載のエピタキシャル成長条件の設定方法。 - 前記エピタキシャル成長条件は、さらに、前記モノシランガスのシリコン同位体の組成を含み、
前記モノシランガスとして、前記モノシランガスにおけるシリコンに占める28Siの含有量が99.9%以上の組成を有するモノシランガスを選択することを特徴とする請求項1又は2に記載のエピタキシャル成長条件の設定方法。 - 反応容器内に、水素で希釈したモノシランガスを導入して、減圧下でシリコンを含むIV族の元素からなる成長基板上に単結晶シリコンのエピタキシャル成長を行うエピタキシャルウェーハの製造方法であって、
前記成長基板として、単結晶シリコン基板を用い、
請求項1~3のいずれか一項に記載のエピタキシャル成長条件の設定方法により設定したエピタキシャル成長条件を用いてエピタキシャル成長を行うことを特徴とするエピタキシャルウェーハの製造方法。 - 前記エピタキシャル成長を行う前に、前記成長基板に対し、水素雰囲気、600℃以上かつ800℃以下の温度で、1分以上かつ60分以下の時間の熱処理を行うことにより、前記成長基板表面の自然酸化膜を除去することを特徴とする請求項4に記載のエピタキシャルウェーハの製造方法。
- 前記エピタキシャル成長を行う前に、前記成長基板に対し、水素を含むプラズマによるプラズマ処理を行うことにより、前記成長基板表面の自然酸化膜を除去することを特徴とする請求項4又は5に記載のエピタキシャルウェーハの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020119003A JP7347350B2 (ja) | 2020-07-10 | 2020-07-10 | エピタキシャル成長条件の設定方法及びエピタキシャルウェーハの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020119003A JP7347350B2 (ja) | 2020-07-10 | 2020-07-10 | エピタキシャル成長条件の設定方法及びエピタキシャルウェーハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022015868A JP2022015868A (ja) | 2022-01-21 |
JP7347350B2 true JP7347350B2 (ja) | 2023-09-20 |
Family
ID=80121075
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020119003A Active JP7347350B2 (ja) | 2020-07-10 | 2020-07-10 | エピタキシャル成長条件の設定方法及びエピタキシャルウェーハの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7347350B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024034433A1 (ja) * | 2022-08-08 | 2024-02-15 | 信越半導体株式会社 | 量子コンピュータ用シリコン基板の製造方法、量子コンピュータ用シリコン基板及び半導体装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002050880A1 (fr) | 2000-12-20 | 2002-06-27 | Sony Corporation | Procede de cristallisation en phase vapeur, procede de production de semiconducteur, et procede de production pour dispositif a semiconducteur |
JP2004039735A (ja) | 2002-07-01 | 2004-02-05 | Fujitsu Ltd | 半導体基板及びその製造方法 |
JP2006013510A (ja) | 2004-06-23 | 2006-01-12 | Agere Systems Inc | 同位体的に濃縮したケイ素を用いたデバイスおよびその製造のための処理方法 |
JP2006196564A (ja) | 2005-01-12 | 2006-07-27 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2009283923A (ja) | 2008-04-25 | 2009-12-03 | Semiconductor Energy Lab Co Ltd | 光電変換装置の作製方法 |
JP2010245159A (ja) | 2009-04-02 | 2010-10-28 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2016015373A (ja) | 2014-07-01 | 2016-01-28 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01295412A (ja) * | 1988-05-24 | 1989-11-29 | Sumitomo Metal Ind Ltd | プラズマ気相成長装置 |
-
2020
- 2020-07-10 JP JP2020119003A patent/JP7347350B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002050880A1 (fr) | 2000-12-20 | 2002-06-27 | Sony Corporation | Procede de cristallisation en phase vapeur, procede de production de semiconducteur, et procede de production pour dispositif a semiconducteur |
JP2004039735A (ja) | 2002-07-01 | 2004-02-05 | Fujitsu Ltd | 半導体基板及びその製造方法 |
JP2006013510A (ja) | 2004-06-23 | 2006-01-12 | Agere Systems Inc | 同位体的に濃縮したケイ素を用いたデバイスおよびその製造のための処理方法 |
JP2006196564A (ja) | 2005-01-12 | 2006-07-27 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2009283923A (ja) | 2008-04-25 | 2009-12-03 | Semiconductor Energy Lab Co Ltd | 光電変換装置の作製方法 |
JP2010245159A (ja) | 2009-04-02 | 2010-10-28 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2016015373A (ja) | 2014-07-01 | 2016-01-28 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2022015868A (ja) | 2022-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6930026B2 (en) | Method of forming a semiconductor wafer having a crystalline layer thereon containing silicon, germanium and carbon | |
US6982208B2 (en) | Method for producing high throughput strained-Si channel MOSFETS | |
JP4417625B2 (ja) | トリシランを用いる混合基板への成膜方法、および、ベース構造の製造方法 | |
TWI382456B (zh) | 鬆弛矽化鍺層的磊晶成長 | |
Hsieh et al. | Silicon homoepitaxy by rapid thermal processing chemical vapor deposition (RTPCVD)—A review | |
JP4700472B2 (ja) | 基板およびこの上にヘテロエピタキシャル堆積した珪素とゲルマニウムからなる層を有する多層構造体の製造方法 | |
JP7347350B2 (ja) | エピタキシャル成長条件の設定方法及びエピタキシャルウェーハの製造方法 | |
WO2022158148A1 (ja) | エピタキシャルウェーハの製造方法 | |
US20230028127A1 (en) | Method for manufacturing epitaxial wafer and epitaxial wafer | |
JP7435516B2 (ja) | エピタキシャルウェーハの製造方法 | |
US7202142B2 (en) | Method for producing low defect density strained -Si channel MOSFETS | |
JP4120163B2 (ja) | Siエピタキシャルウェーハの製造方法及びSiエピタキシャルウェーハ | |
JP4158607B2 (ja) | 半導体基板の製造方法 | |
JP2022125625A (ja) | エピタキシャルウェーハの製造方法 | |
CN111593318A (zh) | 金刚石纳米晶/氮掺杂碳化硅界面相的n型半导体复合薄膜及其制备方法 | |
JPH09306844A (ja) | 半導体装置の製造方法および半導体装置 | |
WO2024009705A1 (ja) | エピタキシャルウェーハの製造方法 | |
CN115074825A (zh) | 碳化硅外延结构、脉冲式生长方法及其应用 | |
CN118256991A (en) | Growth process of silicon carbide epitaxial wafer | |
CN114496728A (zh) | 低缺陷碳化硅外延材料制备方法 | |
JPS62128531A (ja) | シリコン基板およびその製造方法 | |
JPH04338634A (ja) | 半導体装置及びその製造方法 | |
Kim et al. | High-quality epitaxial growth of in situ phosphorus-doped Si films by promoting dispersion of native oxides in α-Si | |
JPH06333840A (ja) | 歪みヘテロエピタキシャル層の形成方法 | |
JPH02202017A (ja) | シリコン単結晶薄膜の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210127 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220726 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230518 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230523 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230720 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230808 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230821 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7347350 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |