JP3454033B2 - シリコンウェーハおよびその製造方法 - Google Patents

シリコンウェーハおよびその製造方法

Info

Publication number
JP3454033B2
JP3454033B2 JP23587096A JP23587096A JP3454033B2 JP 3454033 B2 JP3454033 B2 JP 3454033B2 JP 23587096 A JP23587096 A JP 23587096A JP 23587096 A JP23587096 A JP 23587096A JP 3454033 B2 JP3454033 B2 JP 3454033B2
Authority
JP
Japan
Prior art keywords
silicon wafer
silicon
film
composition
vapor deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23587096A
Other languages
English (en)
Other versions
JPH1064917A (ja
Inventor
彰一 高見澤
徳弘 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP23587096A priority Critical patent/JP3454033B2/ja
Priority to US08/907,884 priority patent/US5998283A/en
Priority to TW086111530A priority patent/TW346653B/zh
Priority to EP97306225A priority patent/EP0825639A3/en
Publication of JPH1064917A publication Critical patent/JPH1064917A/ja
Application granted granted Critical
Publication of JP3454033B2 publication Critical patent/JP3454033B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2205—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/024—Defect control-gettering and annealing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/06—Gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical Vapour Deposition (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、シリコンウェーハ
およびその製造方法に係り、特に、ゲッタリング層とし
てだけでなく、オートドープ防止用保護膜としても機能
する、化学気相成長膜（ＣＶＤ膜）、特にプラズマ化学
気相成長膜（プラズマＣＶＤ膜）を有するシリコンウェ
ーハおよびその製造方法に関する。さらに、このような
シリコンウェーハから得られるシリコンエピタキシャル
ウェーハにも関する。
【０００２】
【従来の技術】シリコンウェーハのエッジ部を除く２つ
の主面のうち、デバイスを作製する一主面（以下、主表
面と呼ぶ。）とは反対側の一主面（以下、裏面と呼
ぶ。）に薄膜を形成する技術には、主として２つの目的
がある。その１つは、重金属等の不純物のゲッタリング
層として利用するものであり、もう１つは、シリコンウ
ェーハにエピタキシャル成長を行う際に起こるオートド
ープの防止用保護膜として利用するものである。
【０００３】ここで前者のゲッタリングとは、シリコン
ウェーハを用いてシリコンデバイスを作製する工程で発
生する重金属等の不純物を、デバイス領域となるシリコ
ンウェーハの主表面付近の領域外の部分に集める技術で
あり、これにより、重金属等の不純物によるデバイス特
性の劣化を防ぐことができ、作製するシリコンデバイス
の良品率を上げることができる。このゲッタリングの代
表的な手法の一つとして、例えば特開昭５９−１８６３
３１号公報に記載されているように、シリコンウェーハ
の裏面に減圧化学気相成長法（減圧ＣＶＤ法）を用いて
多結晶シリコンを堆積してゲッタリング層とする手法が
ある。また、ゲッタリング能力を向上させるため、多結
晶シリコンに代わり、非晶質シリコンを堆積する手法も
提案されている（特開平４−２１３３号公報参照）。
【０００４】一方、後者のオートドープとは、シリコン
ウェーハから、シリコンエピタキシャルウェーハを製造
する際に、シリコンウェーハ中に含まれていたドーパン
トが、主としてシリコンウェーハの裏面からエピタキシ
ャル成長を行う気相中に揮散し、エピタキシャル層に取
り込まれる現象のことである。このオートドープは、エ
ピタキシャル成長を行うシリコンウェーハの抵抗率が低
い場合、即ちドーパント濃度が高い場合に顕著に発生
し、ドーパント濃度が低いエピタキシャル層を成長させ
ると、遷移幅（エピタキシャル層とシリコンウェーハの
境界付近で、ドーパント濃度が遷移する領域の幅）が広
がってしまい、エピタキシャル層の抵抗率制御が困難と
なる。また、遷移幅の広いエピタキシャル層を持つシリ
コンウェーハを用いて作製したシリコンデバイスは設計
通りの特性を示さず不良となってしまう。
【０００５】そのため、高濃度のドーパントを有するシ
リコンウェーハにエピタキシャル成長を行う際には、こ
のようなオートドープを防ぐため、シリコンウェーハの
裏面にオートドープ防止用保護膜を形成する手法が一般
的に用いられており、その保護膜としては、主として、
常圧化学気相成長装置（常圧ＣＶＤ装置）で成長させた
常圧酸化珪素膜（常圧ＣＶＤ酸化膜）が使用されてい
る。
【０００６】ところで、近年、シリコンデバイスの高集
積化、高性能化が進んでいるが、シリコンデバイスの高
集積化、高性能化が進むにつれて、その材料であるシリ
コンウェーハのゲッタリング能力の向上と共にその持続
性の向上が求められている。しかしながら、上記多結晶
シリコンや非晶質シリコンを堆積してゲッタリング層と
した場合、ゲッタリング効果が期待できる元素は限られ
ており、ゲッタリング能力に限界がある。また、デバイ
ス作製中に熱処理を受けるに従って、多結晶シリコンや
非晶質シリコンの単結晶化が進んでしまい、ゲッタリン
グ能力が低下するといった、ゲッタリング能力の持続性
にも問題がある。
【０００７】さらに、このような、裏面に多結晶シリコ
ンや非晶質シリコンのゲッタリング層を有するシリコン
ウェーハの主表面にシリコン単結晶をエピタキシャル成
長させる場合、多結晶シリコンや非晶質シリコンの中を
ドーパントは通過し易いので、特にエピタキシャル成長
を行うシリコンウェーハが高濃度のドーパントを有する
ものである場合には、シリコンウェーハの裏面に多結晶
シリコンや非晶質シリコンを堆積した後、さらにその上
に常圧ＣＶＤ酸化膜を堆積することによりオートドープ
を防止する手法が採られているが、これらの堆積はそれ
ぞれ別個の工程で行われるために、コスト高となってし
まう。
【０００８】
【発明が解決しようとする課題】従って、本発明は、よ
り幅広い種類の元素をゲッタリングできる、優れたゲッ
タリング能力を有し、かつそのゲッタリング能力の持続
性に優れていて、しかもオートドープを防止することも
可能な薄膜を裏面に有するシリコンウェーハを低コスト
で提供することを目的とする。
【０００９】
【課題を解決するための手段】この目的は、薄膜とし
て、化学気相成長法（ＣＶＤ法）により、厚さ方向で成
分および／または組成が変化するＣＶＤ膜を形成するこ
とにより達成できることがわかった。すなわち、ＣＶＤ
法によれば、厚さ方向で成分および／または組成が変化
するＣＶＤ膜を連続処理または単一工程で形成できる。
従って、成分が異なる複数の種類の層からなるＣＶＤ膜
や、組成が厚さ方向に連続的に変化するＣＶＤ膜を低コ
ストで形成できる。そしてこのような厚さ方向で成分お
よび／または組成が変化するＣＶＤ膜は、従来より幅広
い種類の元素をゲッタリングできると共に、ゲッタリン
グ能力の持続性が高い。また、オートドープを防止する
こともできる。さらに、このような厚さ方向で成分およ
び／または組成が変化するＣＶＤ膜は、厚さが比較的薄
くても、高いゲッタリング能力を有することもわかっ
た。
【００１０】従って、本発明は、一主面（裏面）にＣＶ
Ｄ膜が形成され、他方の一主面（主表面）が鏡面研磨さ
れているシリコンウェーハにおいて、ＣＶＤ膜が、厚さ
方向で成分および／または組成が変化するものである、
ことを特徴とするシリコンウェーハである。本発明のシ
リコンウェーハにおいて、ＣＶＤ膜の成分および／また
は組成は、ＳｉＯｘ（０≦ｘ≦２）の範囲、ＳｉＮ
ｚ（０≦ｚ＜１．３４）の範囲、または、ＳｉＯｘＮｙ
（０≦ｘ≦２、０≦ｙ＜１．３４）の範囲で変化するこ
とが好ましい。ＣＶＤ膜がこのような成分および／また
は組成の範囲で変化する場合、特にゲッタリング能力と
オートドープ防止能力に優れたものとなるからであり、
かつ、このようなＣＶＤ膜を形成するために使用する原
料が入手し易いものであるからである。
【００１１】このように、本発明のシリコンウェーハに
おいては、好適には、ＣＶＤ膜の成分および／または組
成が、厚さ方向でＳｉＯx （０≦ｘ≦２）の範囲で変化
する。これには、例えば、ＣＶＤ膜が、ｉ）非晶質シリ
コン層（ＳｉＯx のｘが０である場合）と、ＳｉＯ
x （０＜ｘ≦２、例えばｘ＝２）層からなり、非晶質シ
リコン層とＳｉＯx 層とが交互に、合わせて２層以上、
好ましくは３層以上積層されている場合（成分が変化す
る場合）、ｉｉ）ＳｉＯx 層からなり、ｘがＣＶＤ膜の
厚さ方向で０＜ｘ≦２の範囲で変動する場合（組成が変
化する場合）、ｉｉｉ）非晶質シリコン層と、ｘがＣＶ
Ｄ膜の厚さ方向で０＜ｘ≦２の範囲で変動するＳｉＯx
層からなり、非晶質シリコン層とＳｉＯx 層とが交互
に、合わせて２層以上、好ましくは３層以上積層されて
いる場合（成分および組成が変化する場合、図２参照）
などがある。
【００１２】あるいは、上述したように、本発明のシリ
コンウェーハにおいては、好適には、ＣＶＤ膜の成分お
よび／または組成が、厚さ方向でＳｉＮz （０≦ｚ＜
１．３４）の範囲で変化する。これには、例えば、ＣＶ
Ｄ膜が、非晶質シリコン層（ＳｉＮz のｚが０である場
合）と、ＳｉＮz （０＜ｚ＜１．３４、例えばｚ＝１．
３３３）層からなり、非晶質シリコン層とＳｉＮz 層と
が交互に、合わせて２層以上、好ましくは３層以上積層
されている場合（成分が変化する場合）がある。
【００１３】あるいは、上述したように、本発明のシリ
コンウェーハにおいては、好適には、ＣＶＤ膜の成分お
よび／または組成が、厚さ方向でＳｉＯx Ｎy （０≦ｘ
≦２、０≦ｙ＜１．３４）の範囲で変化する。これに
は、例えば、ＣＶＤ膜が、ｉｖ）非晶質シリコン層（Ｓ
ｉＯx Ｎy のｘおよびｙがいずれも０である場合）と、
ＳｉＯx Ｎy （０＜ｘ≦２、０＜ｙ＜１．３４）層から
なり、非晶質シリコン層とＳｉＯx Ｎy 層とが交互に、
合わせて２層以上、好ましくは３層以上積層されている
場合、ｖ）非晶質シリコン層と、ｙがＣＶＤ膜の膜方向
で０＜ｙ＜１．３４の範囲で変動するＳｉＮy 層と、一
つのＳｉＯx （０＜ｘ≦２、例えばｘ＝２）層からな
り、非晶質シリコン層とＳｉＮy 層とが交互に、合わせ
て２層以上、好ましくは３層以上積層され、最も外側が
ＳｉＯx 層である場合（成分および組成が変化する場
合、図３参照）などがある。
【００１４】これらのうち、ＣＶＤ膜が、非晶質シリコ
ン層と、組成の変化するＳｉＯx 層からなる場合（上記
ｉｉｉ）の場合）と、非晶質シリコン層と、組成の変化
するＳｉＮy 層と、一つのＳｉＯx 層からなる場合（上
記ｖ）の場合）が、特に好ましい。より幅広い種類の元
素をゲッタリングでき、ゲッタリング能力が特に優れて
おり、また、非晶質シリコン層の単結晶化のスピードが
特に遅く、ゲッタリング能力の持続性に特に優れている
からである。さらに、ＣＶＤ膜のほとんどが非晶質シリ
コンから形成されていて、ＯやＮの比率が低い場合に
は、オートドープ防止効果を確実にするために、ＣＶＤ
膜の最終積層部に、ＯやＮの比率をできるだけ高めた層
を設けることが好ましい。
【００１５】本発明において、ＣＶＤ膜が、プラズマＣ
ＶＤ法により形成されたプラズマＣＶＤ膜である場合が
特に好ましい。プラズマＣＶＤ法によると、単一工程で
比較的容易にプラズマＣＶＤ膜を形成できるからであ
る。さらに、本発明は、上記シリコンウェーハの製造方
法において、シリコンウェーハの一主面に、ＣＶＤ膜
を、ＣＶＤ法によって連続処理または単一工程で、その
厚さ方向で成分および／または組成が変化するように形
成する、ことを特徴とするシリコンウェーハの製造方法
である。ＣＶＤ法によれば、厚さ方向で成分および／ま
たは組成が変化するＣＶＤ膜を、連続処理でまたは単一
工程で形成できる。そして、このようにＣＶＤ膜をその
厚さ方向で成分および／または組成が変化するように形
成することにより、ゲッタリング能力に優れ、かつその
持続性が高く、しかも、オートドープ防止効果も有する
シリコンウェーハが得られる。
【００１６】ここで、一般に、シリコンウェーハの製造
方法は、シリコン単結晶棒をスライシングし、得られた
ウェーハに面取り加工、ラッピング、ケミカルエッチン
グそして鏡面研磨を施すことからなるが、本発明におい
て、ＣＶＤ膜は、ケミカルエッチングの後に形成する
か、あるいは、片面または両面の鏡面研磨の後に形成す
る。主表面が鏡面研磨面である場合、ＣＶＤ膜を、主表
面にＣＶＤ膜が回り込んで形成されないように、裏面に
形成することによって、その後に主表面を鏡面研磨しな
いで済む。
【００１７】本発明において、ＣＶＤ膜は、ＣＶＤ法に
おけるＣＶＤ膜の堆積温度、堆積圧力、反応ガスの種類
とその流量比などの膜の成長条件を、目的に合わせて変
えることによって、連続処理または単一工程で、その厚
さ方向で成分および／または組成が変化するように形成
することができる。
【００１８】さらに、本発明は、上記シリコンウェーハ
の鏡面研磨されている一主面に、エピタキシャル成長さ
せたシリコン単結晶薄膜が形成されている、シリコンエ
ピタキシャルウェーハである。このようなシリコンエピ
タキシャルウェーハにおいては、遷移幅が狭く、エピタ
キシャル層の抵抗率が良好に制御されているので、この
ようなシリコンエピタキシャルウェーハを用いて作製し
たシリコンデバイスは設計通りの特性を示すものとな
る。
【００１９】
【発明の実施の形態】以下、本発明の実施の形態を図面
を用いて説明する。ここで図１は、本発明のシリコンウ
ェーハおよびシリコンエピタキシャルウェーハの製造工
程の一例を示す図である。また、図２は、実施例１にお
いてシリコンウェーハの裏面に形成するＣＶＤ膜の厚さ
方向の組成および成分の変化を示す図である。さらに、
図３は、実施例２においてシリコンウェーハの裏面に形
成するＣＶＤ膜の厚さ方向の組成および成分の変化を示
す図である。
【００２０】まず、図１に従って説明する。まず、公知
の作製方法により作製されたシリコンウェーハ１を用意
する（図１（ａ））。このシリコンウェーハとしては、
通常、鏡面研磨工程前のケミカルエッチングウェーハを
用いるが、片面または両面を鏡面研磨した鏡面研磨ウェ
ーハを用いてもよい。
【００２１】次に用意したシリコンウェーハの裏面に、
ＣＶＤ装置を用いて、ＣＶＤ膜２を堆積する（図１
（ｂ））。堆積するＣＶＤ膜の成分およびその組成は、
ＣＶＤ膜の厚さ方向で変化させる。その際、非晶質シリ
コン層（Ｓｉ）と、酸化珪素層（ＳｉＯx ；０＜ｘ≦
２）、窒化珪素層（ＳｉＮz ；０＜ｚ＜１．３４）およ
びシリコンオキシナイトライド層（ＳｉＯx Ｎy ；０＜
ｘ≦２、０＜ｙ＜１．３４）からの１種以上の層を組み
合わせるのが好ましく、さらに、１つの層の中で、ｘ、
ｙまたはｚをＣＶＤ膜の厚さ方向に変動させるのがより
好ましい。このようなＣＶＤ膜は、ゲッタリング能力お
よびオートドープ能力に優れていて、原料ガスが入手し
易いものであるからである。
【００２２】ＣＶＤ膜の成分および組成は、堆積温度、
堆積圧力、堆積時間および反応ガスの種類や流量比を目
的に合わせて装置にプログラミングすることにより、堆
積するＣＶＤ膜の厚さ方向で変化させることができ、従
って、厚さ方向で成分および組成が変化するＣＶＤ膜を
連続処理または単一工程でシリコンウェーハに堆積でき
る。その際、堆積するＣＶＤ膜の厚さは５０〜５００ｎ
ｍの範囲にあるのが好ましく、堆積温度および堆積圧力
は、プラズマＣＶＤ装置の場合、それぞれ１００〜４５
０℃、０．１〜１０ｔｏｒｒが好ましい。
【００２３】このようにシリコンウェーハ１にＣＶＤ膜
２を堆積した後、シリコンウェーハの主表面およびエッ
ジ部を鏡面研磨する（図１（ｃ））。この際、鏡面研磨
するシリコンウェーハの主表面に堆積しているＣＶＤ膜
は、研磨速度が非常に速いために、簡単に除去でき、研
磨の際にシリコンウェーハの平坦度を損なうことがな
い。
【００２４】また、ＣＶＤ膜を堆積するシリコンウェー
ハとして、片面または両面を鏡面研磨した鏡面研磨ウェ
ーハを用い、そしてＣＶＤ膜を堆積する面の反対側の面
である主表面が鏡面研磨面である場合、鏡面研磨面にＣ
ＶＤ膜が回り込んで堆積しないように、ＣＶＤ膜を裏面
に堆積することにより、ＣＶＤ膜の堆積後に主表面を鏡
面研磨する工程を省略できる。以上の通りにすることに
よって、ゲッタリング能力の持続性に優れ、従来より幅
広い種類の元素に対してゲッタリング効果を有し、しか
もオートドープ防止効果をも有するゲッタリング層を持
つシリコンウェーハを得ることができる。また、膜堆積
を単一工程にすることにより低コストでの製造が可能と
なる。
【００２５】さらに、このようにして得られたシリコン
ウェーハの主表面に、市販のエピタキシャル装置によ
り、シリコン単結晶薄膜をエピタキシャル成長させる
と、シリコンウェーハがドーパント濃度が高いものであ
る場合でも、シリコンウェーハからのオートドープがな
いために、エピタキシャル層の抵抗率制御が容易である
ので、設定通りの抵抗率を有するエピタキシャル層３を
有するシリコンエピタキシャルウェーハが得られる（図
１（ｄ））。
【００２６】
【実施例】以下、本発明の実施例を挙げる。実施例 本発明によるシリコンウェーハのゲッタリング能力、ゲ
ッタリング持続性およびエピタキシャル成長時のオート
ドープ防止能力を調べる。チョクラルスキー法により作
製されたシリコン単結晶棒（主面が（１００）面、導電
型ｐ型、抵抗率０．０１Ω・ｃｍ）からのウェーハに、
面取り加工、ラッピング、ケミカルエッチングを施した
シリコンウェーハ（ＣＺウェーハ）を４枚用意した。ま
た、フローティングゾーン法により作製されたシリコン
単結晶棒（主面が（１００）面、導電型ｎ型、抵抗率２
０Ω・ｃｍ）からのウェーハに、面取り加工、ラッピン
グ、ケミカルエッチングを施したシリコンウェーハ（Ｆ
Ｚウェーハ）を８枚用意した。そしてこれらのウェーハ
の一主面に、表１に示すように、以下の条件で、プラズ
マＣＶＤ膜（本発明例１および２）または多結晶シリコ
ン膜（比較例１）を形成するか、あるいはいずれの膜も
形成しなかった（比較例２）。
【００２７】
【表１】
【００２８】１）本発明例１ プラズマＣＶＤ装置により成長させたＳｉおよびＯを成分とするプラズマＣＶ Ｄ膜 （成長条件） 成長温度：４２５℃、堆積厚さ：０．５μｍ、 炉内圧力：３ｔｏｒｒ、 反応ガス：モノシラン、亜酸化窒素、キャリアガス：窒素、 膜の厚さ方向の成分・組成分布：図２に示す通り。 ２）本発明例２ プラズマＣＶＤ装置により成長させたＳｉ、ＯおよびＮを成分とするプラズマ ＣＶＤ膜 （成長条件） 成長温度：４２５℃、堆積厚さ：０．５μｍ 炉内圧力：３ｔｏｒｒ、 反応ガス：モノシラン、亜酸化窒素、アンモニア、 キャリアガス：窒素、 膜の厚さ方向の成分・組成分布：図３に示す通り。
【００２９】３）比較例１ 減圧ＣＶＤ装置により成長させた多結晶シリコン膜 （成長条件） 成長温度：６５０℃、堆積厚さ：１．５μｍ、 炉内圧力：０．１ｔｏｒｒ、 反応ガス：モノシラン、キャリアガス：水素。
【００３０】その後、プラズマＣＶＤ膜または多結晶シ
リコン膜を形成したウェーハの他方の一主面およびいず
れの膜も形成しなかったウェーハの任意の一主面を研磨
することにより、３種類のゲッタリング層を持つ鏡面シ
リコンウェーハ（本発明例１および２、比較例１）と、
ゲッタリング層を持たないリファレンス用の鏡面シリコ
ンウェーハ（比較例２）の計４種類のウェーハを各３枚
ずつ作製した。これらのシリコンウェーハについて、以
下のようにして、各ウェーハの持つゲッタリング能力お
よびその持続性と、エピタキシャル成長時のオートドー
プ防止能力を評価した。
【００３１】１）ゲッタリング能力 ４種類のウェーハの各主表面に複数の重金属（鉄、銅、
クロム、ニッケル）イオンを含む溶液を塗布し、強制的
に汚染した後、１０００℃で１時間の熱処理を行って、
重金属をウェーハ内部に拡散させた。その後、６５０℃
で１０時間の熱処理を施した後、ゲッタリング層を除く
各シリコンウェーハ中の各重金属の濃度をＤＬＴＳ法
（深い準位過渡分光法）およびＩＣＰ−ＭＳ法（誘導結
合プラズマ質量分析法）を用いて測定した。そして、得
られた各重金属の濃度の測定値から、ゲッタリング層を
持たないウェーハ中の各重金属の濃度を基準に、各ゲッ
タリング層にゲッタリングされた各重金属の割合を算出
した。結果を表２にまとめた。
【００３２】
【表２】
【００３３】表２より、本発明のプラズマＣＶＤ膜は、
比較例１の多結晶シリコン膜では十分なゲッタリング効
果を得られない、クロムおよびニッケルに対しても、十
分なゲッタリング効果が得られること、従って、本発明
のプラズマＣＶＤ膜は、多結晶シリコン膜よりも優れた
ゲッタリング能力を有することがわかる。
【００３４】２）ゲッタリング能力の持続性 ４種類のウェーハに１０５０℃、１時間の熱処理を加え
た後、主表面に鉄イオンを含む溶液を塗布し、強制的に
汚染した後、１０００℃で１時間の熱処理を行って、鉄
をウェーハ内部に拡散させた。その後、６５０℃で１０
時間の熱処理を施した後、ゲッタリング層を除く各シリ
コンウェーハ中の鉄の濃度を測定した。そして、得られ
た鉄の濃度の測定値から、ゲッタリング層を持たないウ
ェーハ中の鉄の濃度を基準に、各ゲッタリング層にゲッ
タリングされた鉄の割合を算出した。結果を表３にまと
めた。
【００３５】
【表３】
【００３６】表３より、本発明のプラズマＣＶＤ膜は、
熱処理を受けた後でも、比較例１の多結晶シリコン膜に
比べて高いゲッタリング能力を有すること、即ち、ゲッ
タリング効果の持続性に優れていることがわかる。
【００３７】３）エピタキシャル成長時のオートドープ
防止能力 ４種類のウェーハに、エピタキシャル装置を用いて、下
記条件により、エピタキシャル層を成長させた。成長温
度：１１００℃、エピタキシャル層：膜厚１０μｍ、抵
抗率：１０Ω・ｃｍ、導電型：ｐ型。なお、エピタキシ
ャル成長にあたっては、上記４種類のウェーハを、１枚
ずつ別のバッチで処理することにより、他の種類のウェ
ーハへオートドープの影響を及ぼさないように配慮し
た。
【００３８】エピタキシャル層を形成した４種類のウェ
ーハの中心部分から３ｍｍ角のチップを切り出し、それ
ぞれのチップのエピタキシャル層の表面側を斜め研磨
し、広がり抵抗測定器を用いて、エピタキシャル層とシ
リコンウェーハとの境界付近の深さ方向の広がり抵抗分
布を測定し、遷移幅を求めた。結果を表４に示した。
【００３９】
【表４】
【００４０】表４より、本発明のプラズマＣＶＤ膜を有
するシリコンウェーハでは、多結晶シリコン膜を有する
シリコンウェーハよりも遷移幅が狭く、本発明のプラズ
マＣＶＤ膜は、ゲッタリング能力のみならず、エピタキ
シャル成長中のオートドープに対しても優れた防止能力
を有することがわかる。
【００４１】なお、本発明は、上記実施の形態および実
施例に限定されるものではない。上記実施の形態および
実施例は例示であり、本発明の特許請求の範囲に記載さ
れた技術的思想と実質的に同一な構成を有し、同様な作
用効果を奏するものは、いかなるものであっても本発明
の技術的範囲に包含される。
【００４２】
【発明の効果】本発明によれば、幅広い種類の元素に対
してゲッタリング能力を有し、ゲッタリング能力の持続
性に優れ、しかもオートドープ防止効果を合わせ持つゲ
ッタリング層を有するシリコンウェーハを低コストで提
供でき、そのシリコンウェーハを用いると、遷移幅の小
さなエピタキシャルウェーハを提供できる。
【図面の簡単な説明】
【図１】 （ａ）〜（ｄ）は本発明のシリコンウェーハ
およびシリコンエピタキシャルウェーハの製造工程の一
例を示す図である。
【図２】 実施例１においてシリコンウェーハの裏面に
形成するプラズマＣＶＤ膜の厚さ方向の組成および成分
の変化を示す図である。
【図３】 実施例２においてシリコンウェーハの裏面に
形成するプラズマＣＶＤ膜の厚さ方向の組成および成分
の変化を示す図である。
【符号の説明】
１…シリコンウェーハ、 ２…ＣＶＤ膜、３…エピ
タキシャル層。
フロントページの続き (56)参考文献 特開 平４−14836（ＪＰ，Ａ) 特開 平４−342116（ＪＰ，Ａ) 特開 平５−198579（ＪＰ，Ａ) 特開 平５−235004（ＪＰ，Ａ) 特開 平６−104268（ＪＰ，Ａ) 特開 平６−140411（ＪＰ，Ａ) 特開 平３−116833（ＪＰ，Ａ) 特開 平２−197128（ＪＰ，Ａ) 特開 昭62−128520（ＪＰ，Ａ) 特開 昭52−44169（ＪＰ，Ａ) 特開 昭53−126866（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/205 H01L 21/322

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】 一主面に化学気相成長膜が形成され、他
    方の一主面が鏡面研磨されているシリコンウェーハにお
    いて、化学気相成長膜が、厚さ方向で組成が連続的に変
    化する層を有するものである、ことを特徴とするシリコ
    ンウェーハ。
  2. 【請求項２】 前記化学気相成長膜が、厚さ方向で成分
    が変化するものである、ことを特徴とする請求項１に記
    載のシリコンウェーハ。
  3. 【請求項３】 前記化学気相成長膜の成分及び／または
    組成が、ＳｉＯｘ（０≦ｘ≦２）の範囲で変化する、こ
    とを特徴とする請求項１または請求項２に記載のシリコ
    ンウェーハ。
  4. 【請求項４】 前記化学気相成長膜の成分及び／または
    組成が、ＳｉＮｚ（０≦ｚ＜１．３４）の範囲で変化す
    る、ことを特徴とする請求項１または請求項２に記載の
    シリコンウェーハ。
  5. 【請求項５】 前記化学気相成長膜の成分及び／または
    組成が、ＳｉＯｘＮｙ（０≦ｘ≦２、０≦ｙ＜１．３
    ４）の範囲で変化する、ことを特徴とする請求項１また
    は請求項２に記載のシリコンウェーハ。
  6. 【請求項６】 前記化学気相成長膜がプラズマ化学気相
    成長膜である、ことを特徴とする請求項１〜５のいずれ
    か１項に記載のシリコンウェーハ。
  7. 【請求項７】 請求項１ないし請求項６のいずれか１項
    に記載のシリコンウェーハの製造方法において、シリコ
    ンウェーハの一主面に、化学気相成長膜を、化学気相成
    長法によって連続処理または単一工程で、その厚さ方向
    で組成が連続的に変化するように形成する、ことを特徴
    とするシリコンウェーハの製造方法。
  8. 【請求項８】 前記化学気相成長膜を、その厚さ方向で
    成分が変化するように形成する、ことを特徴とする請求
    項７に記載のシリコンウェーハの製造方法。
  9. 【請求項９】 化学気相成長膜を形成するシリコンウェ
    ーハの一主面が、エッチング面または鏡面研磨面であ
    る、ことを特徴とする請求項７または請求項８に記載の
    シリコンウェーハの製造方法。
  10. 【請求項１０】 請求項１ないし請求項６のいずれか１
    項に記載のシリコンウェーハの鏡面研磨されている一主
    面に、エピタキシャル成長させたシリコン単結晶薄膜が
    形成されている、シリコンエピタキシャルウェーハ。
JP23587096A 1996-08-19 1996-08-19 シリコンウェーハおよびその製造方法 Expired - Fee Related JP3454033B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP23587096A JP3454033B2 (ja) 1996-08-19 1996-08-19 シリコンウェーハおよびその製造方法
US08/907,884 US5998283A (en) 1996-08-19 1997-08-11 Silicon wafer having plasma CVD gettering layer with components/composition changing in depth-wise direction and method of manufacturing the silicon wafer
TW086111530A TW346653B (en) 1996-08-19 1997-08-12 Silicon wafer and method of manufacturing the same
EP97306225A EP0825639A3 (en) 1996-08-19 1997-08-15 Silicon wafer and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23587096A JP3454033B2 (ja) 1996-08-19 1996-08-19 シリコンウェーハおよびその製造方法

Publications (2)

Publication Number Publication Date
JPH1064917A JPH1064917A (ja) 1998-03-06
JP3454033B2 true JP3454033B2 (ja) 2003-10-06

Family

ID=16992475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23587096A Expired - Fee Related JP3454033B2 (ja) 1996-08-19 1996-08-19 シリコンウェーハおよびその製造方法

Country Status (4)

Country Link
US (1) US5998283A (ja)
EP (1) EP0825639A3 (ja)
JP (1) JP3454033B2 (ja)
TW (1) TW346653B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376335B1 (en) * 2000-02-17 2002-04-23 Memc Electronic Materials, Inc. Semiconductor wafer manufacturing process
JP4270713B2 (ja) * 2000-05-09 2009-06-03 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
US6715497B2 (en) * 2001-01-02 2004-04-06 International Business Machines Corporation Treatment to eliminate polysilicon defects induced by metallic contaminants
US6576501B1 (en) 2002-05-31 2003-06-10 Seh America, Inc. Double side polished wafers having external gettering sites, and method of producing same
SG114574A1 (en) * 2002-09-25 2005-09-28 Siltronic Singapore Pte Ltd Two layer lto backside seal for a wafer
JP2004327489A (ja) * 2003-04-21 2004-11-18 Shin Etsu Handotai Co Ltd シリコン単結晶ウェーハ及びその製造方法
US7250358B2 (en) * 2004-08-06 2007-07-31 Globitech Incorporated Wafer for preventing the formation of silicon nodules and method for preventing the formation of silicon nodules
JP5347791B2 (ja) * 2009-07-16 2013-11-20 信越半導体株式会社 半導体エピタキシャルウエーハの製造方法
JP5795461B2 (ja) * 2009-08-19 2015-10-14 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
CN109216156B (zh) * 2017-07-04 2020-12-15 上海新昇半导体科技有限公司 一种背面密封晶片的方法
CN109216212A (zh) * 2017-07-04 2019-01-15 上海新昇半导体科技有限公司 背面密封晶片的方法
CN109216157A (zh) * 2017-07-04 2019-01-15 上海新昇半导体科技有限公司 晶片背面密封的方法
CN109216155A (zh) * 2017-07-04 2019-01-15 上海新昇半导体科技有限公司 一种晶片背面密封的方法
CN109904070B (zh) * 2017-12-11 2021-04-20 有研半导体材料有限公司 一种大直径晶圆的衬底边缘处理方法
CN113496871A (zh) * 2020-04-03 2021-10-12 重庆超硅半导体有限公司 一种外延基底用硅晶片之背面膜层及制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3663319A (en) * 1968-11-20 1972-05-16 Gen Motors Corp Masking to prevent autodoping of epitaxial deposits
JPS4929099B1 (ja) * 1970-03-27 1974-08-01
DE3485808T2 (de) * 1983-02-14 1993-03-04 Memc Electronic Materials Materialien fuer halbleitersubstrate mit moeglichkeit zum gettern.
US4608096A (en) * 1983-04-04 1986-08-26 Monsanto Company Gettering
JPS59186331A (ja) * 1983-04-04 1984-10-23 モンサント・コンパニ− 半導体基質及び製法
US4662956A (en) * 1985-04-01 1987-05-05 Motorola, Inc. Method for prevention of autodoping of epitaxial layers
DE3717440A1 (de) * 1987-05-23 1988-12-01 Osaka Titanium Halbleiter-plaettchen und verfahren zu seiner herstellung
US4925809A (en) * 1987-05-23 1990-05-15 Osaka Titanium Co., Ltd. Semiconductor wafer and epitaxial growth on the semiconductor wafer with autodoping control and manufacturing method therefor
JPH042133A (ja) * 1990-04-18 1992-01-07 Mitsubishi Electric Corp 結晶板
DK170189B1 (da) * 1990-05-30 1995-06-06 Yakov Safir Fremgangsmåde til fremstilling af halvlederkomponenter, samt solcelle fremstillet deraf
US5296385A (en) * 1991-12-31 1994-03-22 Texas Instruments Incorporated Conditioning of semiconductor wafers for uniform and repeatable rapid thermal processing
DE4304849C2 (de) * 1992-02-21 2000-01-27 Mitsubishi Electric Corp Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
JPH06104268A (ja) * 1992-09-21 1994-04-15 Mitsubishi Electric Corp ゲッタリング効果を持たせた半導体基板およびその製造方法
JP2908150B2 (ja) * 1992-11-27 1999-06-21 日本電気株式会社 Ｓｏｉ基板構造及びその製造方法
JP2827885B2 (ja) * 1994-02-12 1998-11-25 信越半導体株式会社 半導体単結晶基板およびその製造方法

Also Published As

Publication number Publication date
EP0825639A3 (en) 1999-05-26
US5998283A (en) 1999-12-07
EP0825639A2 (en) 1998-02-25
TW346653B (en) 1998-12-01
JPH1064917A (ja) 1998-03-06

Similar Documents

Publication Publication Date Title
US5738942A (en) Semiconductor silicon wafer and process for producing it
JP5304713B2 (ja) 炭化珪素単結晶基板、炭化珪素エピタキシャルウェハ、及び薄膜エピタキシャルウェハ
JP3454033B2 (ja) シリコンウェーハおよびその製造方法
KR100808930B1 (ko) 에피택셜 방식으로 코팅된 실리콘 웨이퍼의 제조 방법
US6641888B2 (en) Silicon single crystal, silicon wafer, and epitaxial wafer.
US20100003803A1 (en) Manufacturing method of strained si substrate
EP0798765A2 (en) Method of manufacturing a semiconductor wafer comprising a dopant evaporation preventive film on one main surface and an epitaxial layer on the other main surface
JP2003124219A (ja) シリコンウエーハおよびエピタキシャルシリコンウエーハ
US6878451B2 (en) Silicon single crystal, silicon wafer, and epitaxial wafer
JP3381816B2 (ja) 半導体基板の製造方法
US5951755A (en) Manufacturing method of semiconductor substrate and inspection method therefor
JP2742247B2 (ja) シリコン単結晶基板の製造方法および品質管理方法
KR100625822B1 (ko) 실리콘 웨이퍼 및 그의 제조 방법
JP3344205B2 (ja) シリコンウェーハの製造方法及びシリコンウェーハ
EP3112504B1 (en) Method for producing epitaxial silicon carbide wafer
JPH09283529A (ja) 半導体基板の製造方法およびその検査方法
JP2916580B2 (ja) エピタキシャル被覆半導体ウエハー及びその製造方法
JP2003059933A (ja) シリコンエピタキシャルウエーハの製造方法およびシリコンエピタキシャルウエーハ
US20070140828A1 (en) Silicon wafer and method for production of silicon wafer
JPH09266212A (ja) シリコンウエーハおよびその製造方法
JP7255473B2 (ja) 炭化ケイ素多結晶基板の製造方法
JPH05326467A (ja) 半導体基板及びその製造方法
US10170312B2 (en) Semiconductor substrate and manufacturing method of the same
JP2003188107A (ja) 半導体エピタキシャルウエーハの製造方法および半導体エピタキシャルウエーハ
JP7322408B2 (ja) 炭化珪素多結晶基板、炭化珪素多結晶膜の製造方法および炭化珪素多結晶基板の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080725

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080725

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080725

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080725

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090725

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090725

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100725

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120725

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120725

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130725

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees