JPS6211295A - 電子部品の実装方法 - Google Patents
電子部品の実装方法Info
- Publication number
- JPS6211295A JPS6211295A JP60100082A JP10008285A JPS6211295A JP S6211295 A JPS6211295 A JP S6211295A JP 60100082 A JP60100082 A JP 60100082A JP 10008285 A JP10008285 A JP 10008285A JP S6211295 A JPS6211295 A JP S6211295A
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- film carrier
- film
- electronic component
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は電子部品の実装方法に関する。
（従来の技術）
従来、電子部品をフィルムキャリアを用いて回路基板に
実装する種々の方法が提案されている。
実装する種々の方法が提案されている。
例えば１文献「沖研究開発Ｊ 、 ５１、（３） 、ｐ
ｓａ〜６８には、感熱記録装置に用いる一列多ドット方
式のサーマルヘッドを印字駆動させるための、シフトレ
ジスタ、ラッチ、ドライバ、その他の機能回路を集積し
てなる半導体電子部品（以下、単にＩＣという）を、フ
ィルムキャリア方式によって、３２個の発熱体に対し一
個の割合で、回路基板に平面的に実装させる例が開示さ
れている。
ｓａ〜６８には、感熱記録装置に用いる一列多ドット方
式のサーマルヘッドを印字駆動させるための、シフトレ
ジスタ、ラッチ、ドライバ、その他の機能回路を集積し
てなる半導体電子部品（以下、単にＩＣという）を、フ
ィルムキャリア方式によって、３２個の発熱体に対し一
個の割合で、回路基板に平面的に実装させる例が開示さ
れている。
第２図はこの従来のサーマルヘッドの要部平面図で、発
熱抵抗体と、基板にテープキャリア方式によって実装さ
れたＩＣとの構成部分を主として概略的に示し、第３図
は第２図に示したＩＣの実装方法を示す側面図である。
熱抵抗体と、基板にテープキャリア方式によって実装さ
れたＩＣとの構成部分を主として概略的に示し、第３図
は第２図に示したＩＣの実装方法を示す側面図である。
両図において、１１はアルミナ基板、１２は基板１１上
にコーティングされ平滑面を有するグレーズ層、１３は
グレーズ層１２上にＴａ２ Ｎ、Ｎｉ Ｃｒ、Ａｕ等の
蒸着膜をフォトエツチングして得られ。
にコーティングされ平滑面を有するグレーズ層、１３は
グレーズ層１２上にＴａ２ Ｎ、Ｎｉ Ｃｒ、Ａｕ等の
蒸着膜をフォトエツチングして得られ。
個々の発熱抵抗体１４と接続した導体パターン、！５は
ＩＣ１１８は入力信号系の一つであるグランドパターン
、１７は例えばポリイミド或いはその他の好適なテープ
キャリアフィルム樹脂、１８はフィルム樹脂１７を介し
て電解銅箔で形成されてスズ或いは半田メッキ（メッキ
厚１ｇｍ以下）が施された細線リード、１８はＩＣｌ３
と細線リード１８とをインナリードボンディングによっ
て接続するバンプ電極、２０は導体１３及びグランドパ
ターン１６の基板導体（パターン）と、細線リード１８
との７ウタリ一ドポンデイング部、２１は樹脂系パター
ン保護層であり、これらは従来公知であるのでその詳細
な説明は省略する。
ＩＣ１１８は入力信号系の一つであるグランドパターン
、１７は例えばポリイミド或いはその他の好適なテープ
キャリアフィルム樹脂、１８はフィルム樹脂１７を介し
て電解銅箔で形成されてスズ或いは半田メッキ（メッキ
厚１ｇｍ以下）が施された細線リード、１８はＩＣｌ３
と細線リード１８とをインナリードボンディングによっ
て接続するバンプ電極、２０は導体１３及びグランドパ
ターン１６の基板導体（パターン）と、細線リード１８
との７ウタリ一ドポンデイング部、２１は樹脂系パター
ン保護層であり、これらは従来公知であるのでその詳細
な説明は省略する。
尚、第２図において、２２は例えば３２個の発熱抵抗体
１４の単位で共通に接続している駆動電圧給電パターン
であり、外部接続用の端子パターンは図示を省略しであ
る。この図示例の構造では、発熱抵抗体１４を中心とし
て、発熱抵抗体３２個単位で、奇数列及び偶数列に３．
８ｍｍ幅のＩＣが４ｍｍピッチで平面的に実装されてい
る。
１４の単位で共通に接続している駆動電圧給電パターン
であり、外部接続用の端子パターンは図示を省略しであ
る。この図示例の構造では、発熱抵抗体１４を中心とし
て、発熱抵抗体３２個単位で、奇数列及び偶数列に３．
８ｍｍ幅のＩＣが４ｍｍピッチで平面的に実装されてい
る。
（発明が解決しようとする問題点）
しかしながら、例えば２４ドツト／ ｍ ｍ以上の分解
能を有する超高密度サーマルヘッドへのＩＣ実装を平面
的に行う場合、発熱抵抗体の大きさが実装されるべきＩ
Ｃの大きさよりも小さいので、発熱抵抗体列からなる、
ラインサーマルヘッドの有効発熱体長と比較して、ＩＣ
実装列の方がはるかに長大となる。
能を有する超高密度サーマルヘッドへのＩＣ実装を平面
的に行う場合、発熱抵抗体の大きさが実装されるべきＩ
Ｃの大きさよりも小さいので、発熱抵抗体列からなる、
ラインサーマルヘッドの有効発熱体長と比較して、ＩＣ
実装列の方がはるかに長大となる。
さらに、ＩＣ実装列を形成するためには、ＩＣを発熱抵
抗体から離れた箇所に実装する必要があるので、発熱抵
抗体からの導体すなわち引き出しパターンも長くなる。
抗体から離れた箇所に実装する必要があるので、発熱抵
抗体からの導体すなわち引き出しパターンも長くなる。
このような理由により、従来のＩＣ実装方法では、基板
が大面積化してしまい、サーマルヘッドの一層の小型化
を図れないという問題があった。
が大面積化してしまい、サーマルヘッドの一層の小型化
を図れないという問題があった。
この発明の目的は、このような従来のサーマルヘッド基
板が大面積化してしまうという問題点を解消し、例えば
２４ドツ） ／ ｍ ｍ以上の超、高密度なサーマルヘ
ッドであっても、その有効発熱体長とほぼ変らない実装
列を得ることが出来るようにした電子部品の実装方法を
提供することにある。
板が大面積化してしまうという問題点を解消し、例えば
２４ドツ） ／ ｍ ｍ以上の超、高密度なサーマルヘ
ッドであっても、その有効発熱体長とほぼ変らない実装
列を得ることが出来るようにした電子部品の実装方法を
提供することにある。
（問題点を解決するための手段）
この目的の達成を図るため、この発明の実装方法によれ
ば、先ず、電子部品をフィルムキャリアにインナリード
ボンディングによって搭載する。
ば、先ず、電子部品をフィルムキャリアにインナリード
ボンディングによって搭載する。
次に、このフィルムキャリアの一辺に配設したアウタリ
ードを回路基板上ヘアウタリードポンデイングして電気
的な接続を形成すると共に、電子部品をフィルムキャリ
アを用いて基板へ実装する。
ードを回路基板上ヘアウタリードポンデイングして電気
的な接続を形成すると共に、電子部品をフィルムキャリ
アを用いて基板へ実装する。
然る後、これらアウタリードの迫り出し部のフィルムエ
ツジを支点として基板面側からフィルムキャリアを引き
起す。
ツジを支点として基板面側からフィルムキャリアを引き
起す。
この場合、フィルムキャリアの一方の短辺を斜めにカッ
トした切り込み部を形成しておけば、電子部品の実装す
る箇所の近傍にプラテンローラのような大型の他の構成
成分が位置している場合でも、それに接近させて実装す
ることが出来る。
トした切り込み部を形成しておけば、電子部品の実装す
る箇所の近傍にプラテンローラのような大型の他の構成
成分が位置している場合でも、それに接近させて実装す
ることが出来る。
（作用）
どのように膓渚十幻、ｔｔ、ｍ竿蝋品か【１．でフィル
ムキャリアを基板面に対してほぼ垂直な方向に立てて配
置することが出来るので、電子部品をそれぞれ搭載した
多数のフィルムキャリアを高密度に基板上に配設するこ
とが出来る。これがため、基板に対する電子部品の実装
面積を極めて縮小させることが出来る。
ムキャリアを基板面に対してほぼ垂直な方向に立てて配
置することが出来るので、電子部品をそれぞれ搭載した
多数のフィルムキャリアを高密度に基板上に配設するこ
とが出来る。これがため、基板に対する電子部品の実装
面積を極めて縮小させることが出来る。
（実施例）
以下、図面を参照して、この発明の実施例につき説明す
る。
る。
尚１図において、第２図及び第３図に示した構成成分と
同一の構成成分については同一符合を付して示し、その
詳細な説明を省略する。
同一の構成成分については同一符合を付して示し、その
詳細な説明を省略する。
第１図（Ａ）及びＣＢ）はこの発明の電子部品の実装方
法を説明するための、ＩＣ実装部分の側面図及び平面図
で、これら図は、この発明の構成が理解出来る程度に、
形状、寸法及び配置関係を概略的に示しである。
法を説明するための、ＩＣ実装部分の側面図及び平面図
で、これら図は、この発明の構成が理解出来る程度に、
形状、寸法及び配置関係を概略的に示しである。
第１図（Ａ）及び（Ｂ）に示す構造において、サーマル
ヘッド基板であるアルミナ基板１１上に例えば５０μｍ
程度の厚みでグレーズ層１２を形成し、このグレーズ層
１２上に、Ｎｉ、Ｃｒ、Ａｕ薄膜構造のメタルをフォト
エツチング法により形成した駆動電圧給電パターン２２
等のファイン回路である。
ヘッド基板であるアルミナ基板１１上に例えば５０μｍ
程度の厚みでグレーズ層１２を形成し、このグレーズ層
１２上に、Ｎｉ、Ｃｒ、Ａｕ薄膜構造のメタルをフォト
エツチング法により形成した駆動電圧給電パターン２２
等のファイン回路である。
２３はフイリムキャリア内で最外部に配設した駆動電圧
回路を構成するアウタリードであり、このアウタリード
２３と駆動電圧給電パターン２２とをアウタリードポン
ディングによって互いに接続する。
回路を構成するアウタリードであり、このアウタリード
２３と駆動電圧給電パターン２２とをアウタリードポン
ディングによって互いに接続する。
２４はフィルムキャリア（テープキャリアともいう）で
あり、このキャリア２４には穿孔（以下、デバイスホー
ルと称する）２５が形成されている。ＩＣｌ３はこのキ
ャリア２４の、ＩＣｌ３とは反対側からデバイスホール
２５より迫り出したそれぞれの細線リード１８ａ及び１
８ｂとバンプ電極１９とをインナリードボンディングに
よって互いに接続する。尚、細線リードｔｅａは駆動用
信号リード部であり、１８ｂは発熱体駆動用の３２木の
リード部であり、それぞれ第１図（Ｂ）においては、模
式的に示しである。さらに、２６は発熱抵抗体から引き
出されている薄膜リードパターンであり、２７は薄膜グ
ランドパターンである。また、２８は信号系薄膜リード
パターンである。これらパターン２６〜２８（いずれも
、第１図（Ａ）に示した駆動電圧給電パターン２２に対
応する）と細線リード１８ａ及び１８ｂとをアウタリー
ドポンディングによってそれぞれ適切に接続する。
あり、このキャリア２４には穿孔（以下、デバイスホー
ルと称する）２５が形成されている。ＩＣｌ３はこのキ
ャリア２４の、ＩＣｌ３とは反対側からデバイスホール
２５より迫り出したそれぞれの細線リード１８ａ及び１
８ｂとバンプ電極１９とをインナリードボンディングに
よって互いに接続する。尚、細線リードｔｅａは駆動用
信号リード部であり、１８ｂは発熱体駆動用の３２木の
リード部であり、それぞれ第１図（Ｂ）においては、模
式的に示しである。さらに、２６は発熱抵抗体から引き
出されている薄膜リードパターンであり、２７は薄膜グ
ランドパターンである。また、２８は信号系薄膜リード
パターンである。これらパターン２６〜２８（いずれも
、第１図（Ａ）に示した駆動電圧給電パターン２２に対
応する）と細線リード１８ａ及び１８ｂとをアウタリー
ドポンディングによってそれぞれ適切に接続する。
さらに、２９はフィルムキャリア２４の短辺を斜めにカ
ットして基板に対しＩＣ搭載部をプラテンローラ３０側
へ寄せて配設することが出来るようにした切り込み部で
ある。
ットして基板に対しＩＣ搭載部をプラテンローラ３０側
へ寄せて配設することが出来るようにした切り込み部で
ある。
このように、ＩＣｌ３が搭載されたフィルムキャリア２
４のフィルムエツジ（図中Ｆで示す点）を支点としてフ
ィルムキャリア２４を矢印Ａの方向に曲げ起すことによ
って、駆動電圧回路２３（細線リード１８．１８ａ、１
８ｂ）と駆動電圧給電パターン２２（２６，２７，２日
）と間の接続部に曲げ応力を加えることなく、第１図（
Ａ）に破線で示すように、ＩＣ搭載部を基板面に対して
ほぼ垂直又は垂直近くにまで立てることが可能となる。
４のフィルムエツジ（図中Ｆで示す点）を支点としてフ
ィルムキャリア２４を矢印Ａの方向に曲げ起すことによ
って、駆動電圧回路２３（細線リード１８．１８ａ、１
８ｂ）と駆動電圧給電パターン２２（２６，２７，２日
）と間の接続部に曲げ応力を加えることなく、第１図（
Ａ）に破線で示すように、ＩＣ搭載部を基板面に対して
ほぼ垂直又は垂直近くにまで立てることが可能となる。
（発明の効果）
上述した説明からも明らかなように、この発明によれば
、基板面に対してＩＣ実装部をほぼ垂直方向に立てて実
装することが出来るので、各発熱抵抗体に関連するそれ
ぞれのＩＣを三次元的に高密度配列することが出来るの
で、基板面積の縮小化を図ることが出来る。
、基板面に対してＩＣ実装部をほぼ垂直方向に立てて実
装することが出来るので、各発熱抵抗体に関連するそれ
ぞれのＩＣを三次元的に高密度配列することが出来るの
で、基板面積の縮小化を図ることが出来る。
さらに、フィルムキャリアのプラテンローラ側の短辺の
少なくとも一部分を斜めに切り込むことにより、一層実
装面積を縮小することが出来る。
少なくとも一部分を斜めに切り込むことにより、一層実
装面積を縮小することが出来る。
尚、上述した説明ではサーマルヘッドに電子部品を実装
する例につき説明したが、この発明の実装法はサーマル
へ゛ラドに限定されるものではなく、高密度実装を必要
とする他の任意の電子部品の実装にみ適用することが出
来る。
する例につき説明したが、この発明の実装法はサーマル
へ゛ラドに限定されるものではなく、高密度実装を必要
とする他の任意の電子部品の実装にみ適用することが出
来る。
第１図（Ａ）及び（Ｂ）はこの発明の電子部品の実装方
法を説明するための、電子部品実装部分の側面図及び平
面図、 第２図は従来のサーマルヘッドの要部を部分的に示す平
面図 第３図は従来の電子部品の実装方法を示す側面図である
。 １１・・・基板、 １２・・・グレーズ層１
５・・・電子部品（ＩＣ） １８ａ、１８ｂ−・・細線リード １９・・・バンプ電極 ２２・・・駆動電圧給電パターン ２３・・・アウタリード ２４・・・フィルムキャリア ２５・・・穿孔、 ２６・・・薄膜リードパ
ターン２７・・・薄膜グランドパターン ２８・・・信号系薄膜リードパターン ２９・・・切り込み部、 ３０・・・プラテンロー
ラ。 特許出願人 沖電気工業株式会社代理人 弁理士
大 垣 孝ｆｆ・幕板 １２ニゲし−ス゛漫 １５：重ＨＴ）品（ＩＣ） ｌｑ：バ〉７°ｔ＆ ２２ ： 、に勧ｆ反帖電パターン ２３：了ウタリード ２４°７つルムへイリア ２５：ｇ茜 ｒｃ支焚鈴分のイ則６：Ｊ困 第１図 （Ｂ） ／８ａ、ｂ：純綿リード ２６：１雑す−ドバクーン ２７：薄藤デフンドＪｆ７−ン ２８：イｉ号不１ｆｉＩＨ員リードハ・ターン２ｆ：
Ｒ’Ｊ ２−ｂ令ｐ ＪＯニア°フデンローフ Ｉ（１：Ｉｆ！袈紗分／）手ω田 第１図 健束のす−マルヘーｌドのｔ＊ｖｍｍ 第２図 従来ΦＥＣの曳婉方遭乞ホイ剣面田 第３図 手続補正書 昭和６１年７月１日
法を説明するための、電子部品実装部分の側面図及び平
面図、 第２図は従来のサーマルヘッドの要部を部分的に示す平
面図 第３図は従来の電子部品の実装方法を示す側面図である
。 １１・・・基板、 １２・・・グレーズ層１
５・・・電子部品（ＩＣ） １８ａ、１８ｂ−・・細線リード １９・・・バンプ電極 ２２・・・駆動電圧給電パターン ２３・・・アウタリード ２４・・・フィルムキャリア ２５・・・穿孔、 ２６・・・薄膜リードパ
ターン２７・・・薄膜グランドパターン ２８・・・信号系薄膜リードパターン ２９・・・切り込み部、 ３０・・・プラテンロー
ラ。 特許出願人 沖電気工業株式会社代理人 弁理士
大 垣 孝ｆｆ・幕板 １２ニゲし−ス゛漫 １５：重ＨＴ）品（ＩＣ） ｌｑ：バ〉７°ｔ＆ ２２ ： 、に勧ｆ反帖電パターン ２３：了ウタリード ２４°７つルムへイリア ２５：ｇ茜 ｒｃ支焚鈴分のイ則６：Ｊ困 第１図 （Ｂ） ／８ａ、ｂ：純綿リード ２６：１雑す−ドバクーン ２７：薄藤デフンドＪｆ７−ン ２８：イｉ号不１ｆｉＩＨ員リードハ・ターン２ｆ：
Ｒ’Ｊ ２−ｂ令ｐ ＪＯニア°フデンローフ Ｉ（１：Ｉｆ！袈紗分／）手ω田 第１図 健束のす−マルヘーｌドのｔ＊ｖｍｍ 第２図 従来ΦＥＣの曳婉方遭乞ホイ剣面田 第３図 手続補正書 昭和６１年７月１日
Claims (2)
- （１）電子部品をフィルムキャリアを用いて回路基板に
実装するに当り、 電子部品をフィルムキャリアにインナリードボンディン
グを用いて搭載し、 該フィルムキャリアの一辺に配設したアウタリードを回
路基板上へアウタリードボンディングし、 然る後、これらアウタリードの迫り出し部のフィルムエ
ッジを支点として基板面側からフィルムキャリアを引き
起すこと を特徴とする電子部品の実装方法。 - （２）フィルムキャリアの一方の短辺を斜めにカットし
たことを特徴とする特許請求の範囲第１項記載の電子部
品の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60100082A JPS6211295A (ja) | 1985-05-11 | 1985-05-11 | 電子部品の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60100082A JPS6211295A (ja) | 1985-05-11 | 1985-05-11 | 電子部品の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6211295A true JPS6211295A (ja) | 1987-01-20 |
Family
ID=14264517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60100082A Pending JPS6211295A (ja) | 1985-05-11 | 1985-05-11 | 電子部品の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6211295A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57110449U (ja) * | 1980-12-25 | 1982-07-08 | ||
| JPH0538880U (ja) * | 1991-10-22 | 1993-05-25 | 船井電機株式会社 | 半導体の実装構造 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54164257A (en) * | 1978-06-19 | 1979-12-27 | Mitsubishi Electric Corp | Packaging apparatus for semiconductor integrated circuit |
-
1985
- 1985-05-11 JP JP60100082A patent/JPS6211295A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54164257A (en) * | 1978-06-19 | 1979-12-27 | Mitsubishi Electric Corp | Packaging apparatus for semiconductor integrated circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57110449U (ja) * | 1980-12-25 | 1982-07-08 | ||
| JPH0538880U (ja) * | 1991-10-22 | 1993-05-25 | 船井電機株式会社 | 半導体の実装構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5097271A (en) | High resolution thermal printing device | |
| JPS6211295A (ja) | 電子部品の実装方法 | |
| JPS6221559A (ja) | サ−マルヘツド | |
| JP2000286291A (ja) | 半導体素子の実装構造体 | |
| JPS592865A (ja) | ドライバ搭載型サ−マルヘツド | |
| JPS62193294A (ja) | 高密度実装基板 | |
| JPH0246426A (ja) | 実装構造 | |
| JPS625859A (ja) | サ−マルヘツドおよびその製造方法 | |
| JP3476961B2 (ja) | サーマルヘッド | |
| JP3987288B2 (ja) | 半導体素子の実装構造及び液晶表示装置 | |
| JPH0430441A (ja) | 半導体装置 | |
| JPS58158273A (ja) | サ−マルヘツド | |
| JPH04340928A (ja) | 半導体素子の実装構造および電子光学装置および電子印字装置 | |
| JP3476921B2 (ja) | サーマルヘッド | |
| JPS618987A (ja) | 複合プリント配線基板 | |
| JPH04271190A (ja) | 表面実装型半導体装置の実装方法 | |
| JPH09162353A (ja) | ベアチップ薄膜回路素子の実装用配線基板および実装構造 | |
| JPS6349453A (ja) | サ−マルヘツド | |
| JPS61107791A (ja) | 印刷配線板 | |
| JPS5921093A (ja) | リ−ドレスチツプキヤリアの取付方法 | |
| JPS61150398A (ja) | フラツトパツケ−ジの半田付け方法およびそのためのマスク板 | |
| JPS61251198A (ja) | フラツトパツケ−ジの実装方法 | |
| JPS6359558A (ja) | サ−マルヘツドの製造方法 | |
| JPS62156973A (ja) | 電子装置 | |
| JPH06204653A (ja) | 配線基板およびそのはんだ付け方法 |