JPS62156973A - 電子装置 - Google Patents
電子装置Info
- Publication number
- JPS62156973A JPS62156973A JP29786985A JP29786985A JPS62156973A JP S62156973 A JPS62156973 A JP S62156973A JP 29786985 A JP29786985 A JP 29786985A JP 29786985 A JP29786985 A JP 29786985A JP S62156973 A JPS62156973 A JP S62156973A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- chip
- electronic device
- layer
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/345—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads characterised by the arrangement of resistors or conductors
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明はプリンタやファクシミリなどの感熱記録に用い
られるサーマルヘッドや、等倍−次元センサ、又はＬＥ
Ｄアレイなどの電子装置に関し、特に発熱抵抗体やＬＥ
Ｄなどの機能素子を駆動するための駆動用ＩＣチップを
搭載した電子装置に、 関するものである。
られるサーマルヘッドや、等倍−次元センサ、又はＬＥ
Ｄアレイなどの電子装置に関し、特に発熱抵抗体やＬＥ
Ｄなどの機能素子を駆動するための駆動用ＩＣチップを
搭載した電子装置に、 関するものである。
（従来技術）
駆動用ＩＣを搭載した従来のサーマルヘッドでは、駆動
用ＩＣはＴＡＢ （テープ・オートマチック・ボンディ
ング）方式、ワイヤアセンブリ方式又はフリップチップ
方式により実装されている。
用ＩＣはＴＡＢ （テープ・オートマチック・ボンディ
ング）方式、ワイヤアセンブリ方式又はフリップチップ
方式により実装されている。
ＴＡＢ方式ではワイアセンブリ方式に比べて基板幅を小
さくすることができるが、実装するＩＣ及び基板のボン
ディング部に金などのメッキパッドが必要となり、ＩＣ
や基板の歩留りが低下し、コストが上昇する。また、テ
ープキャリアの価格分のコストも上昇するなどの不具合
がある。
さくすることができるが、実装するＩＣ及び基板のボン
ディング部に金などのメッキパッドが必要となり、ＩＣ
や基板の歩留りが低下し、コストが上昇する。また、テ
ープキャリアの価格分のコストも上昇するなどの不具合
がある。
ワイヤアセンブリでは、第４図に示されるように、ＩＣ
チップ７が基板３上に搭載されるので、印字用プラテン
ローラ１が感熱紙２を挟んでＩＣチップ７に接触するの
を防ぐために、発熱抵抗体４とＩＣチップ７との距離を
プラテンローラ１の直径で決まる一定値以上とらなけれ
ばならない。
チップ７が基板３上に搭載されるので、印字用プラテン
ローラ１が感熱紙２を挟んでＩＣチップ７に接触するの
を防ぐために、発熱抵抗体４とＩＣチップ７との距離を
プラテンローラ１の直径で決まる一定値以上とらなけれ
ばならない。
なお、第４図で５は電極層、６は発熱抵抗体保護層、８
はボンディング用ワイヤ、９はＩＣボンディング部保護
用樹脂である。
はボンディング用ワイヤ、９はＩＣボンディング部保護
用樹脂である。
フリップチップ方式による場合もワイアセンブリ方式と
同様の問題がある。
同様の問題がある。
ここで、ワイアセンブリ方式の場合を例にして基板幅を
具体的に示す。
具体的に示す。
第４図で、ＩＣボンディング部保護用樹脂９の高さＨと
、発熱抵抗体４からＩＣボンディング部保護用樹脂９の
端までの距離り及びプラテンローラ１の半径Ｒとの間に
はプラテンローラ１とＩＣボンディング部保護用樹脂９
とが接触しないための条件として Ｄ〉（２ＨＲ−Ｈ２）′２ ・・・・・・（１）が成り
立っている必要がある。
、発熱抵抗体４からＩＣボンディング部保護用樹脂９の
端までの距離り及びプラテンローラ１の半径Ｒとの間に
はプラテンローラ１とＩＣボンディング部保護用樹脂９
とが接触しないための条件として Ｄ〉（２ＨＲ−Ｈ２）′２ ・・・・・・（１）が成り
立っている必要がある。
現在のファクシミリに一般的に使用されているプラテン
ローラ径Ｒ及びＩＣボンディング部保護用樹脂９の高さ
Ｈの値は、およそＲ＝９ｍｍ、Ｈ＝ １ ｍ ｍである
。これらの数値を（１）式に代入すると、Ｄ）４．４ｍ
ｍとなる。
ローラ径Ｒ及びＩＣボンディング部保護用樹脂９の高さ
Ｈの値は、およそＲ＝９ｍｍ、Ｈ＝ １ ｍ ｍである
。これらの数値を（１）式に代入すると、Ｄ）４．４ｍ
ｍとなる。
さらに、一般のサーマルヘッドドライバー用ＩＣのボン
ディング幅をも含めた幅Ｗの値は、ワイヤアセンブリの
場合約４ｍｍであるので、サーマルヘッドに必要な基板
幅りは、 Ｌ＞４．４＋４＋ｄ ＝８＋４＋α（ｍ ｍ ） （αは発熱抵抗体４や基板端の電極形成に必要な幅）と
なり、αの値を少なめに２ ｍ ｍと見積っても、１０
．４ｍｍ以上が必要となる。
ディング幅をも含めた幅Ｗの値は、ワイヤアセンブリの
場合約４ｍｍであるので、サーマルヘッドに必要な基板
幅りは、 Ｌ＞４．４＋４＋ｄ ＝８＋４＋α（ｍ ｍ ） （αは発熱抵抗体４や基板端の電極形成に必要な幅）と
なり、αの値を少なめに２ ｍ ｍと見積っても、１０
．４ｍｍ以上が必要となる。
発熱抵抗体４、電極５及び抵抗体保護層６を、真空蒸着
、スパッタ又はＣＶＤプロセスなどの薄膜プロセスで作
成する薄膜サーマルヘッドの場合、コストの大きな部分
を成膜装置の設備償却費が占めるため、基板幅を小さく
して成膜装置の処理能力を上げることにより、コストを
大きく低下させることが可能である。しかし、従来のワ
イヤアセンブリ方式によるＩＣ実装では、上記のような
理由により基板幅の縮小には限界がある。
、スパッタ又はＣＶＤプロセスなどの薄膜プロセスで作
成する薄膜サーマルヘッドの場合、コストの大きな部分
を成膜装置の設備償却費が占めるため、基板幅を小さく
して成膜装置の処理能力を上げることにより、コストを
大きく低下させることが可能である。しかし、従来のワ
イヤアセンブリ方式によるＩＣ実装では、上記のような
理由により基板幅の縮小には限界がある。
ＩＣチップの実装方法として、基板に穴をあけて充填剤
でＩＣチップを埋め込み、その上に多層配線を形成する
方法が報告されている（エレクトロニクス（Ｅｌｅｃｔ
ｒｏｎｉｃｓ）誌、８月１２日号、第１７〜１８頁（１
９８５年）参照）。
でＩＣチップを埋め込み、その上に多層配線を形成する
方法が報告されている（エレクトロニクス（Ｅｌｅｃｔ
ｒｏｎｉｃｓ）誌、８月１２日号、第１７〜１８頁（１
９８５年）参照）。
しかし、そのＩＣチップの実装方法は、サーマルヘッド
その他の電子装置に関するものではない。
その他の電子装置に関するものではない。
（目的）
本発明は、基板サイズを小さくし、コスト高にならない
ＩＣチップ実装方式を用いたサーマルヘッドその他の電
子装置を提供することを目的とするものである。
ＩＣチップ実装方式を用いたサーマルヘッドその他の電
子装置を提供することを目的とするものである。
（構成）
本発明の電子装置では、基板表面上に機能素子及びその
電極が形成されており、前記基板には凹部が形成され、
その凹部には駆動回路用ＩＣチップがパッド面を基板表
面側に向けて充填剤により固定されており、前記ＩＣチ
ップ及び前記電極表面の少なくとも一部が絶縁コート層
により被覆されており、この絶縁コート層には前記ＩＣ
チップのパッド上、前記電極の電気的接続個所及びその
他の必要な個所にスルーホールが形成され、この絶縁コ
ート層上にはこの絶縁コート層に接して電気的接続のた
めにパターン化された導電層が形成、 されている。
電極が形成されており、前記基板には凹部が形成され、
その凹部には駆動回路用ＩＣチップがパッド面を基板表
面側に向けて充填剤により固定されており、前記ＩＣチ
ップ及び前記電極表面の少なくとも一部が絶縁コート層
により被覆されており、この絶縁コート層には前記ＩＣ
チップのパッド上、前記電極の電気的接続個所及びその
他の必要な個所にスルーホールが形成され、この絶縁コ
ート層上にはこの絶縁コート層に接して電気的接続のた
めにパターン化された導電層が形成、 されている。
以下実施例について具体的に説明する。
第１図は本発明をサーマルヘッドに適用した一実施例を
表わす。第４図と同一の部分には同一の記号を付し、説
明を省略する。
表わす。第４図と同一の部分には同一の記号を付し、説
明を省略する。
基板３は表面にポリイミド系樹脂が被覆されたアルミニ
ウム板からなり、駆動用ＩＣチップ７を埋め込むための
穴１０があけられている。
ウム板からなり、駆動用ＩＣチップ７を埋め込むための
穴１０があけられている。
基板３の穴１０にはＩＣチップ７が充填剤１１により埋
め込まれている。充填剤１１としては、ポリミイド系、
エポキシ系樹脂又はポリエステル系樹脂を使用すること
ができる。ＩＣチップ７はパッド面が基板３の表面側（
図では上側）を向き、かつ、ＩＣチップ７の表面と基板
表面とが平坦になるように配置されて固定されている。
め込まれている。充填剤１１としては、ポリミイド系、
エポキシ系樹脂又はポリエステル系樹脂を使用すること
ができる。ＩＣチップ７はパッド面が基板３の表面側（
図では上側）を向き、かつ、ＩＣチップ７の表面と基板
表面とが平坦になるように配置されて固定されている。
ＩＣチップ７のパッド面及び発熱抵抗体４の電極５の一
部が、充填剤１１と同じ樹脂にてなる絶縁コート層１２
により被覆され、その絶縁コート層１２にはＩＣチップ
７のパッド位置、電極５の接続個所及びその他の必要な
個所にスルーホールがあけられている。絶縁コート層１
２上にはパターン化された導電層１３が形成され、ＩＣ
チップ７と電極５の間及びその他の必要部分の間の接続
がなされている。１４は導電層１３を保護する保護層で
ある。
部が、充填剤１１と同じ樹脂にてなる絶縁コート層１２
により被覆され、その絶縁コート層１２にはＩＣチップ
７のパッド位置、電極５の接続個所及びその他の必要な
個所にスルーホールがあけられている。絶縁コート層１
２上にはパターン化された導電層１３が形成され、ＩＣ
チップ７と電極５の間及びその他の必要部分の間の接続
がなされている。１４は導電層１３を保護する保護層で
ある。
本実施例のサーマルヘッドは、次のように製造すること
ができる。
ができる。
基板３に穴１０をあけ、従来の方法により発熱抵抗体４
、電極５、保護層６を形成する。
、電極５、保護層６を形成する。
ＩＣチップ７を穴１０に挿入し、充填剤１１で穴１０全
体を埋め、ＩＣチップ７の表面と基板３の表面が平坦に
なるようにする。このとき、ＩＣチップ７のパッド面が
充填剤１１で覆われないようにする。その上に紫外線硬
化型の絶縁コート層１２を形成し、フォトリソグラフィ
法により、マスク露光、現象を行なってスルーホールを
あける。
体を埋め、ＩＣチップ７の表面と基板３の表面が平坦に
なるようにする。このとき、ＩＣチップ７のパッド面が
充填剤１１で覆われないようにする。その上に紫外線硬
化型の絶縁コート層１２を形成し、フォトリソグラフィ
法により、マスク露光、現象を行なってスルーホールを
あける。
次に紫外線硬化型の銀ペーストを塗布し、フォトリソグ
ラフィ法によりパターン化して導電層１３を形成する。
ラフィ法によりパターン化して導電層１３を形成する。
最後に導電層１３を保護するための保護層１４を形成す
る。
る。
第２図は第２の実施例を表わす。
本実施例では基板３に穴又は窪みを設ける代わりに、基
板３が装着されている支持板１５上に、基板３に平行に
一定の距離を離して充填剤用ガイド部材１６が設けられ
、基板３とガイド部材１６との間にできた窪みにＩＣチ
ップ７が埋め込まれている。他の構成は第１図のものと
同じである。
板３が装着されている支持板１５上に、基板３に平行に
一定の距離を離して充填剤用ガイド部材１６が設けられ
、基板３とガイド部材１６との間にできた窪みにＩＣチ
ップ７が埋め込まれている。他の構成は第１図のものと
同じである。
本実施例では充填剤用ガイド部材１６を設ける分だけ組
立て工程が複雑になるが、基板サイズは第１図のものよ
り小さくすることができる。
立て工程が複雑になるが、基板サイズは第１図のものよ
り小さくすることができる。
第３図は第３の実施例を表わす。
基板３に設けられる穴１０の周囲で、導電層１３が形成
される領域に段差を設け、絶縁コート層１２、導電層１
３．及び保護層１４の部分が基板３の表面から盛り上が
るのを防いでいる。
される領域に段差を設け、絶縁コート層１２、導電層１
３．及び保護層１４の部分が基板３の表面から盛り上が
るのを防いでいる。
本実施例によれば、ＩＣチップ７の上部に設けられる導
電層１３等が、感熱紙２を介してプラテンローラ１と接
触するのをさらに抑えることができるため、基板サイズ
を一層小さくすることができる。
電層１３等が、感熱紙２を介してプラテンローラ１と接
触するのをさらに抑えることができるため、基板サイズ
を一層小さくすることができる。
＝８−
（効果）
本発明によれば、サーマルヘッドその他の電子装置に搭
載されるＩＣチップが基板に埋め込まれるので、ＩＣチ
ップが基板に突出するのを防ぐことができる。その結果
、第４図におけるＨが殆んど０となるため、基板幅りを
６ｍｍ程度以下とすることができる。
載されるＩＣチップが基板に埋め込まれるので、ＩＣチ
ップが基板に突出するのを防ぐことができる。その結果
、第４図におけるＨが殆んど０となるため、基板幅りを
６ｍｍ程度以下とすることができる。
またＩＣのパッドと外部端子との接続をフォトリソグラ
フィ技術を使って行なうので、ワイヤボンディングのよ
うにパッドを１個ずつボンディングすることなく、一括
して行なうことができ、生産性が飛躍的に向上する。
フィ技術を使って行なうので、ワイヤボンディングのよ
うにパッドを１個ずつボンディングすることなく、一括
して行なうことができ、生産性が飛躍的に向上する。
ＴＡＢ方式に較べるとテープキャリアのコストがかから
ず、ワイヤセンブリ方式やフリップチップ方式に較べる
と基板サイズが小さくなる。また、ＴＡＢ方式やワイヤ
センブリ方式に用いるような装置が不用であり、基板の
発熱抵抗体や電極パターン形成に用いる装置を利用する
ことができる。
ず、ワイヤセンブリ方式やフリップチップ方式に較べる
と基板サイズが小さくなる。また、ＴＡＢ方式やワイヤ
センブリ方式に用いるような装置が不用であり、基板の
発熱抵抗体や電極パターン形成に用いる装置を利用する
ことができる。
第１図ないし第３図はそれぞれ第１ないし第３の実施例
を示す断面図、第４図は従来のサーマルヘッドを示す断
面図である。 ３・・・・・・基板、 ４・・・・・・発熱抵抗体、 ５・・・・・・電極、 ７・・・・・・ＩＣチップ、 １０・・・・・・穴、 １１・・・・・・充填剤、 １２・・・・・・絶縁コート層、 １３・・・・・・導電層。
を示す断面図、第４図は従来のサーマルヘッドを示す断
面図である。 ３・・・・・・基板、 ４・・・・・・発熱抵抗体、 ５・・・・・・電極、 ７・・・・・・ＩＣチップ、 １０・・・・・・穴、 １１・・・・・・充填剤、 １２・・・・・・絶縁コート層、 １３・・・・・・導電層。
Claims (6)
- （１）基板表面上に機能素子及びその電極が形成されて
おり、 前記基板には凹部が形成され、その凹部には駆動回路用
ＩＣチップがパッド面を基板表面側に向けて充填剤によ
り固定されており、 前記ＩＣチップ及び前記電極表面の少なくとも一部が絶
縁コート層により被覆されており、前記絶縁コート層に
は前記ＩＣチップのパッド上、前記電極の電気的接続個
所及びその他の必要な個所にスルーホールが形成され、
前記絶縁コート層上には前記絶縁コート層に接して電気
的接続のためにパターン化された導電層が形成されてい
ることを特徴とする電子装置。 - （２）前記凹部は前記基板に形成された穴又は窪みであ
る特許請求の範囲第１項記載の電子装置。 - （３）前記凹部は前記基板が装着されている支持板上に
前記基板と平行に、かつ、一定の距離を離してガイド部
材が設けられることにより形成されている特許請求の範
囲第１項記載の電子装置。 - （４）前記ＩＣチップを基板凹部に固定する充填剤と、
前記絶縁コート層とが同じ材料である特許請求の範囲第
１項記載の電子装置。 - （５）前記基板は表面にポリイミド樹脂が被覆されたア
ルミニウム板である特許請求の範囲第１項記載の電子装
置。 - （６）前記電気的接続のためのパターン化された導電層
の上に、さらにその導電層を保護するための保護層が被
覆されている特許請求の範囲第１項記載の電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29786985A JPS62156973A (ja) | 1985-12-28 | 1985-12-28 | 電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29786985A JPS62156973A (ja) | 1985-12-28 | 1985-12-28 | 電子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62156973A true JPS62156973A (ja) | 1987-07-11 |
Family
ID=17852181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29786985A Pending JPS62156973A (ja) | 1985-12-28 | 1985-12-28 | 電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62156973A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04132958U (ja) * | 1991-05-31 | 1992-12-10 | アルプス電気株式会社 | サーマルヘツド |
-
1985
- 1985-12-28 JP JP29786985A patent/JPS62156973A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04132958U (ja) * | 1991-05-31 | 1992-12-10 | アルプス電気株式会社 | サーマルヘツド |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4841120A (en) | Thermal head | |
| US6101098A (en) | Structure and method for mounting an electric part | |
| US6908790B2 (en) | Chip carrier film, method of manufacturing the chip carrier film and liquid crystal display using the chip carrier film | |
| JPS62156973A (ja) | 電子装置 | |
| JPS63179764A (ja) | 感熱記録ヘツド | |
| EP1108552B1 (en) | Thermal head, thermal head unit, and method of manufacture thereof | |
| KR0147671B1 (ko) | 감열 기록 소자 | |
| JP3062102B2 (ja) | 放熱板付きプリント基板 | |
| JPH01196132A (ja) | 集積回路装置 | |
| JPH0159112B2 (ja) | ||
| JP2000174169A (ja) | 半導体装置 | |
| JP3255241B2 (ja) | サーマルヘッド | |
| JP2676026B2 (ja) | サーマルヘッド | |
| JPH0939281A (ja) | 熱印字ヘッド | |
| JPH06210884A (ja) | サーマルヘッド | |
| JP2535032Y2 (ja) | サーマルプリントヘッド | |
| JP3257246B2 (ja) | Ｔａｂ用テープキャリア，及びその製造方法 | |
| JPH05190593A (ja) | テープキャリア型半導体装置 | |
| JP3169039B2 (ja) | Ｔａｂ用テープキャリア，及びその製造方法 | |
| JPS58205780A (ja) | 感熱印字ヘツド | |
| KR20240080490A (ko) | Cof 구조를 갖는 감열 기록 소자 | |
| JP2674394B2 (ja) | テープキャリアパッケージ実装装置 | |
| JPS6248571A (ja) | サ−マルプリントヘツド | |
| JPS6038178A (ja) | サ−マルヘツド | |
| JPS6242854A (ja) | サ−マルヘツド |