JPS6199481A - 自動位相制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は自動位相制御回路に関し、特にビデオテープレ
コーダ（ＶＴＲ）などの映像信号処理装置に適用して好
適なものである。

〔従来の技術〕

ＶＴＲにおいてはカラーフレーミング検出装置や時間軸
補正装置などにおいて、コンポシフト映像信号の水平同
期信号と、バースト信号から発生されたサブキャリアの
位相とを所定の位相関係に関係づける必要があり、その
ために自動位相制御回路（ＡＰＣ）が用いられている０
例えば時間軸補正装置（ＴＢＣ）において、時間軸の補
正をする場合、従来第６図の構成が用いられている。

第６図において、テープから再生された再生人力信号Ｖ
ＤＩＮから、同期分離回路１において、同期信号５ＹＮ
Ｃを抽出して書込クロック発生回路２に入力すると共に
、再生′入力信号ＶＤＩＮからバースト分離回路３にお
いて再生バースト、信号ＢＵＲ３Ｔを抽出して書込クロ
ック発生回路２に入力する。

書込クロック発生回路２は同期信号５ＹＮＣ及び再生バ
ースト信号ＢＵＲ３Ｔに同期し、従って時間軸変動をと
もなった書込クロック信号ＷＣＫ及び書込スタートパル
ス信号ＷＺＥＲＯを発生する。１ｆ込クりック信号ＷＣ
Ｋはアナログ−ディジタル変換回路４にサンプリング信
号として与えられると共に、書込スタートパルス信号Ｗ
ＺＥＲＯと一緒にメモリ制御回路５に供給される。

メモリ制御回路５は書込スタートパルス信号ＷＺＥＲＯ
を受けたときメモリ６に対して各走査ラインの先頭アド
レスを指定し、その後書込クロック信号Ｗ　ＣＫによっ
てアドレスを順次インクリメントすることによって１走
査ライン分の映像信号データをメモリ６に順次書込んで
行く。

メモリ６に書込まれたデータは安定な周期をもつ基準パ
ルス信号ＲＥＦを受ける続出クロック発生回路７から当
該基準パルス信号ＲＥＦに基づいて発生される読出クロ
ック信号ＲＣＫ及び読出スタートパルス信号ＲＺＥＲＯ
によって読出される。

すなわちメモリ制御回路５は続出スタートパルス信号Ｒ
ＺＥＲＯを受けて各走査ラインのデータが記憶されてい
るメモリエリアの先頭アドレスを指定し、その後読出ク
ロック信号ＲＣＫによってアドレスをインクリメントす
ることによってメモリ６からＩＨ分の映像データを順次
読出して行く。

この映像信号データは読出クロック信号ＲＣＫによって
駆動されるディジタル−アナログ変換回路８においてア
ナログ信号に変換されて位相調整回路９に出力される。

位相調整回路９は続出クロック発生回路７において基準
パルス信号ＲＥＦに基づいて発生される同期信号５ＹＮ
ＣＸ、バースト信号ＢＵＲ５ＴＸ、ブランキングパルス
ＢＬＫＸを付加して再生出力信号ＶＤＯＵＴとして送出
する。

第６図の構成のＴＢＣにおいては、メモリ６に各走査ラ
インの映像信号データを書込む際に映像信号の先頭デー
タを所定の先頭アドレスを有するメモリエリアに繰返し
再現性良く書込めるようにメモリ制御回路５が先頭アド
レスを発生するタイミング（すなわち位相）を自動的に
調整できるようにすることが必要である。

ここで特に問題となるのは、メモリ６においてカラーサ
ブキャリアの位相の連続性を維持すると共に、続出側回
路における処理において容易に対応がつけられるように
するためメモリ６に映像信号データを書込む際にカラー
サブキャリアの１サイクル分に相当するデータを１単位
として書込む必要がある。

そのためメモリ制御回路５においては、書込スタートパ
ルス信号ＷＺＥＲＯを発生するタイミングをカラーサブ
キャリアと同期化する必要があるが、ＮＴＳＣ方式のテ
レビジョン信号を処理する場合には、カラーサブキャリ
アの周波数がライン周波数の（４５５／２）倍の関係に
あるので、順次隣合う走査ラインのサブキャリアの位相
が１／２サイクル分ずれるので、これに対応させて書込
クロック発生回路２から送出される書込スタートパルス
信号ＷＺＥＲＯ及び読出クロック発生回路７から送出さ
れる続出スタートパルス信号ＲＺＥＲＯの位相も１走査
ラインごとにカラーサブキャリアの１／２周期（約１４
０　　（ｎｓ）　）づつずらす必要がある。

なお書込時において書込スタートパルス信号ＷＺＥＲＯ
の位相を１走査ラインごとに１／２周期づつずらしたの
に対して、これに対応させて読出時に続出スタートパル
ス信号ＲＺＥＲＯの位相を同様に１走査ラインごとに１
／２周期づつずらすので、メモリ６から読出された映像
信号データの位相関係は完全に復元されることになる。

かかる位相ずれをもった書込スタートパルス信号ＷＺＥ
ＲＯ及び続出スタートパルス信号ＲＺＥＲＯを発生する
ため、従来第７図に示す構成の自動位相制御回路（ＡＰ
Ｃ回路）１１が設けられていた。なお第７図においては
書込クロック発生回！２について図示する。

ＡＰＣ回路１１は、同期分離回路１　（第６図）から与
えられる同期信号５ＹＮＣに含まれている水平同期信号
ＨＳＹＮＣを直接切換回路１２の切換入力端Ｐ１に入力
すると共に、遅延回路１３において遅延した後切換回路
１２の他方の切換入力端Ｐ２に与える。切換回路１２は
再生水平同期信号Ｈ３ＹＮＣに基づいてそのＩＨ同周期
とに論理レベルを反転するライン順次切換信号ＬＡＬに
よつて、ＩＨ区間ごとに切換入力端Ｐｉ又はＢ２に切換
動作し、かくして再生水平同期信号Ｈ３ＹＮＣをＩＨ区
間ごとにカラーサブキャリアの１／２周期（約１４０　
　（ｎｓ）　）だけ遅延させてモノマルチバイブレータ
構成のタイマ回路１４にトリガ信号として入力する。

タイマ回路１４は再生水平同期信号Ｈ５ＹＮＣのタイミ
ングを基準にして書込スタートパルス信号ＷＺＥＲＯを
発生すべき時点の近傍時点を表すタイマ出力Ｍ　ＯＤ　
Ｈを発生するもので、第Ｎ番目の走査ラインＬＮについ
て第８図（Ａ２）〜（Ｂ２）に示すように、再往水平同
期信号Ｈ３ＹＮＣ（第８図（Ｂ２））を切換回路１２の
切換入力端Ｐ１を通じて時点ｔ０において受けて、第８
図（Ｄ２）に示すように、論理ｒｌＪに立上るタイマ出
力ＭＯＤＨを発生し、その後書込スタートパルス信号Ｗ
ＺＥＲＯ（第８図（Ｂ２））を発生すべき時点ｔ３の直
前の時点においてタイマ出力ＭＯＤＨを論理「０」に立
下げるように動作する。そこで書込スタートパルス信号
ＷＺＥＲＯは書込クロック発生回路２（第６図）におい
て再生バースト信号ＢＬＪＲ３Ｔに基づいて発生される
基準バースト信号ＢＣＯ３Ｃ（第８図（Ｃ２））の所定
番目の周期のゼロクロス時点ｔｚ　　（負側から正側に
横切る）に基づいて発生すべきことが予め決められてい
る。

これに対して第（Ｎ＋１）番目の走査ラインＬ（Ｎ＋１
）についてはタイマ回路１４は再往水平同期信号ＨＳ　
Ｙ　Ｎ　Ｃを遅延回路１３を介し、さらに切換回路１２
の切換入力端Ｐ２を介してトリガ信号として受け、従っ
て第８図（Ｄｌ）に示すように時点Ｌ０より遅延回路１
３の遅延時間（１４０Ｃｎｓ）　）分だけ遅延した時点
において立上るタイマ出力ＭＯＤＨを発生し、その後書
込スタートパルス信号ＷＺＥＲＯを発生すべき時点Ｃ４
近傍の時点においてタイマ出力ＭＯＤＨを論理「０」レ
ベルに立下げる。この場合、基準バースト信号Ｂｃｏｓ
ｃの位相は、第８図（Ｃ２）の場合と比較してカラーバ
ースト信号の１／２周Ｕ（遅延回路１３の遅延時間に相
当する）分だけ遅れているので、タイマ回路」４のタイ
マ出力ＭＯＤＨの立下りのタイミングは、いずれの走査
ラインの場合も、書込スタートパルス信号ＷＺＥＲＯも
直前に生ずることになる。

このタイマ出力ＭＯＤＨは位相比較回路１５において基
準バースト信号ＢＣＯ３Ｃと比較される。

位相比較回路１５は、タイマ出力ＭＯＤＨの立下り（第
８回（Ｄ２）及び（ＤＩ））を、基準バースト信号ＢＣ
Ｏ３Ｃ（第８図（Ｃ２）及び（Ｃ１））のゼロクロス点
の位相と比較し、この位相差を表す位相エラー出力ＰＥ
Ｒを発生し、これをタイマ回路１４に計時時間制御信号
として与える。このときタイマ回路１４は位相エラー出
力ＰＥＲが基準バースト信号ＢＣＯ３Ｃのゼロクロス点
に対し、て予め決められた僅かな位相だけ前の位相との
差を表すような状態になるように応動動作する。

このように位相制御されたタイマ出力ＭＯＤＩ（は、基
準バースト信号ＢＣＯ５Ｃのゼロクロス点でラッチ動作
するラッチ回路１６に入力データとして与えられ、基準
バースト信号ＢＣＯ５Ｃがゼロ点を横切った時点で論理
「０」に立下る書込スタートパルス信号ＷＺＥＲＯを送
出する。かくして書込スタートパルス信号ＷＺＥＲＯは
再生入力信号ＶＤＩＮの映像信号データをメモリ６に書
込開始すべき時点（すなわちＣ３及びＣ４）の直前でタ
イマ出力ＭＯＤＨを論理ｒＯＪに立下げるようにしたこ
とにより、確実に基準バースト信号Ｂｃｏｓｃのゼロク
ロス点に同期した書込スタートパルス信号ＷＺＥＲＯを
発生させることができる。

かかる構成に加えて第７図のＡＰＣ回路１１は、位相比
較回路１５の出力端にスイッチ回路１７を設け、このス
イッチ回路１７を介して所定電圧レベル例えばアース電
圧を供給し得るようになされている。このスイッチ回路
１７はＡＰＣ引戻しレベル検出回路１８の検出出力によ
って位相エラー出力ＰＥＲの信号レベルが引込み可能範
囲を越えたとき、スイッチ回路１７を閉動作させること
によって位相エラー出力ＰＥＲをアース電圧に引戻すよ
うになされている。

この構成は、位相比較回路１５の出力による位相引込み
ループは１走査ラインごとに安定点が切換えられるので
、常に第８図の時点ｔ、又はｔ４の直前の位相にタイマ
出力ＭＯＤＨを引込むことができなくなるおそれがあり
、また再生水平同期信号Ｈ３ＹＮＣが例えばドロップア
ウトや位相とびなどのために欠落したときにタイマ出力
ＭＯＤＨを引込み得なくなるおそれがあるので、当該引
込み得な（なるような値に位相比較回路１５の位相エラ
ー出力ＰＥＲが変動した場合に、これをＡＰＣ引戻しレ
ベル検出回路１８によって検出してスイッチ回路１７を
通じて位相エラー出力ＰＥＲを強制的に０（■）にロッ
クさせてＡＰＣ動作を正常動作状態に引戻すようにする
。このようにすれば再生水平同期信号Ｈ５ＹＮＣが正常
状態に戻ったとき、タイマ回路１４のタイマ出力ＭＯＤ
Ｈがもつとも近い安定点（基準バースト信号ＢＣＯ５Ｃ
のゼロクロス点）に引戻されるので、書込スタートパル
ス信号ＷＺＥＲＯの位相再現性を一応確保し得ると考え
られる。

しかし第７図の構成において、タイマ出力ＭＯＤＨの立
下り時点が、基準バースト信号ＢＣＯ３Ｃの１周期ごと
に存在する安定点の中央に相当する時点で、タイマ出力
ＭＯＤＨの立下りが生じるような場合には、安定点が２
点生ずる。実際上タイマ回路を製造する場合、計時時間
にはばらつきが生ずることを避は得す、従ってかかる不
都合が生ずるようなタイマ回路を用いるおそれがある。

この場合には、単一の位相で書込スタートパルス信号Ｗ
ＺＥＲＯを発生し得ないことになり、結局再生映像信号
を編集する場合のように、映像（３号の位相の再現性が
厳しく要求される場合には用いることができない。

この問題を解決するため従来、第９図に示すような工夫
がされていた。第９図において、第７図との対応部分に
同一符号を付して示すように、タイマ回路１４を、十分
に大き′い計時時間を有する第１のモノマルチバイブレ
ーク１４Ａと、例えばバースト信号の１周期程度の十分
小さい計時時間を有する第２のモノマルチバイブレーク
１４Ｂで構成し、第１のモノマルチバイブレータ１４Ａ
にバッファ回路２１を介して位相比較回路１５の位相エ
ラー出力ＰＥＲを計時時間制御信号として与える。

また第２のモノマルチバイブレーク１４Ｂに対して例え
ば可変抵抗器でなる計時時間調整素子１４Ｃを設け、こ
の計時時間調整素子１４ｃを調整することによってタイ
マ出力ＭＯＤＨの立下り時点を微小制御し得るようにな
されている。

この場合、位相比較回路１５の出力端には位相エラー出
力保持用コンデンサ２２が接続されると共に、ＡＰＣ引
戻しレベル検出回路１８及びスイッチ回路１７間にオア
回路２３を介挿してこのオア回路２３を通じて調整モー
ド信号ＡＤＪによってスイッチ回路１７を閉制御できる
ようになされている。

またタイマ出力ＭＯＤＨ及び基準バースト信号ＢＣＯＳ
Ｃがウィンド□検出回路２５に与えられ、その位相差が
所定のウィンド範囲内に入ったとき表示素子２６を点灯
させる。ウィンド検出回路２５はタイマ出力ＭＯＤＨの
位相が基準バースト信号Ｂ５０３Ｃの安定点くすなわち
いずれかのゼロクロス点）に極めて接近しているときこ
れを検出する。

第９図の構成において、位相比較回路１５及びＡＰＣ引
戻しレベル検出回路１８によってＡＰＣ動作を行わせる
前に、タイマ出力ＭＯＤＨの立下り位相を安定点に近づ
けるための調整を行う。すなわち調整モード信号ＡＤＪ
をオア回路２３を介してスイッチ回路１７に与えてこれ
を閉動作させ、これにより位相比較回路１５の位相エラ
ー出力保持用コンデンサ２２をスイッチ回路１７を通じ
てアース電位に放電させることにより、タイマ回路１４
の第１のモノマルチハイブレーク１４Ａに対してアース
レベルの計時時間制御信号を与える。

このときマルチハイブレーク１４Ａは、ロックイン動作
時の計時時間に制御される。

・この状態において、計時時間調整素子１４Ｃを調整操
作して第２のモノマルチバイブレーク１４Ｂの計時時間
を調整し、表示素子２６が点灯する状態になるまで第２
のモノマルチバイブレーク１４Ｂの計時時間を調整する
。その結果表示素子２６が点灯すれば、この調整時に発
生したタイマ出力ＭＯＤＨの立下りの位相が、基準バー
スト信号ＢＣＯ３Ｃの安定点のうち、クロックすべき安
定点に極めて近接した状態に調整し得たと考えられる。

この表示素子２６の点灯状態が得られたら、調整モード
信号ＡＤＪを論理「０」で表されるノーマル動作状態に
切換え、かくして位相比較回路１５及びＡＰＣ引戻しレ
ベル検出回路１８によるＡＰＣ動作状態に切換える。こ
のときのＡＰＣ動作は、タイマ出力ＭＯＤＨがほぼ基準
バースト信号ＢＣＯ３Ｃの安定点の近傍に調整されてい
ることにより、容易にタイマ出力ＭＯＤＨを引込むべき
安定点に引込み得ると考えられる。

〔発明が解決しようとする問題点〕

ところが第４図の構成においては、次の問題がある。

まず第１に、調整モード信号ＡＤＪによって調整操作を
した後スイッチ回路１７を開動作させたとき、タイマ出
力ＭＯＤＨの位相がＡＰＣ動作によって基準バースト信
号ＢＣＯ５Ｃの安定点に引込まれた状態になるので、表
示素子２６は点灯状態を維持する。ところが実際上、こ
の状態において基準バースト信号ＢＣＯ３Ｃの位相が例
えば各回路の温度特性等によって再生バースト信号ＢＵ
Ｒ５Ｔ　（第６図）に対して位相がずれたとしても、タ
イマ出力ＭＯＤＨがこの位相ずれに応動してＡｐｃ動作
することによって、表示素子２６は点灯し続け、これに
より当該位相ずれを検出できない。

従って第９図の構成によっては位相再現性が得られると
は限らない。この問題を解決するためには、ＡＰＣルー
プの他に当該問題点を解決するための複雑な構成を必要
とする。

また第２に、実際上ウィンド検出回路２５のウィンドを
狭くしなければ正確に位相調整をすることができないの
に対して、そのようにすると実際上計時時間調整素子１
４Ｃを用いた調整操作が困難になる問題がある。

さらに第３に、ＡＰＣループを構成する位相比較回路１
５の他に位相比較手段としてウィンド検出回路２５を設
けているので、回路１５及び２５間に温度特性のずれや
、経時変化が生ずれば、これがそのまま−周整誤差にな
るおそれがある。

７￥発明は以ヒの点を考慮してなされたもので、これら
の問題点を一挙に解決し得る自動位相制御回路を提案し
ようとするものである。

ｃ問題点を解決するための手段〕 かかる問題点を解決するため本発明においては、コンポ
ジット映像信号の水平同期信号ＨＳＹＮＣの位相を位相
エラー出力ＰＥＲＸに応して得られるフィードバック信
号ＦＩＤによって位相変調してなる変調出力ＴＩＭを発
生する位相変調手段３１と、この変調出力ＴＩＭとカラ
ーサブキャリアＢＣＯＳＣの位相とを比較してその位相
エラーに対応する位を目エラー出力ＰＥＲＸを発生する
位相比較手段３３と、調整時位相変調手段３１に入力さ
れたフィードバック信号ＦＩＤに対して安定点の位相に
対応する０レヘル調整信号を与えるＯレベル設定手段５
４とを設ける。

〔作用〕 調整時に位相調整手段５４によって位相エラー出力ＰＥ
ＲＸをＯレベルに調整した後ＡＰＣ動作に入るようにし
たことにより、所定の位相ロック点に再現性良く確実に
位相ロックし得る自動位相制御回路を実現し得る。

かかる０点調整を行うにつき、調整モード信号ＡＤＪに
応動するスイッチ回路４０に直列に抵抗３７及び３８に
よって構成される安定化回路３９を設けたことにより、
０点調整時に誤って非安定点Ｂ（第５図）に０点調整す
るおそれをなくし得る。

〔実施例〕

以下図面について本発明の一実施例を詳述する。

第１図において、３１は位相変調回路で、再生水平同期
信号Ｈ３ＹＮＣと同じ周期をもち、かつ位相エラー出力
ＰＥＲＸに基づいて反転増幅回路構成のバッファ回路３
２を通じて得られるフィードバック信号ＦＩＤに対応す
る時間幅をもつ変調出力ＴＩＭを位相比較回路３３に送
出する。位相比較回路３３は変調出力ＴＩＭ及び基準バ
ースト信号ＢＣＯ３Ｃを受けて、書込スタートパルス信
号ＷＺＥＲＯを発生ずると共に、変調出力ＴＩＭの基準
バースト信号ＢＣＯ３Ｃとの位相差に対応する位相エラ
ー出力ＰＥＲＸを送出する。

位相比較回路３３の出力端には位相エラー保持用コンデ
ンサ３４が接続され、このコンデンサ３４の両端電圧が
位相エラー出力ＰＥＲＸとして得られる。

この位相エラー出力ＰＥＲＸは、第７図について上述し
たと同様にして、ＡＰＣ引戻しレベル検出回路３５に与
えられ、その検出出力によってスイッチ回路３６を開閉
制御することにより、位相エラー出力ＰＥＲＸをアース
電位に引戻すことができるようになされている。

また位相エラー出力ＰＥＲＸは抵抗３７　（抵抗値をＲ
２とする）及び３８　（その抵抗値をＲ１とする）の直
列回路でなる安定化回路３９を通じ、さらにスイッチ回
路４０を通じてアースされ、スイッチ回路４０が調整モ
ード信号ＡＤＪによって閉動作したとき、位相エラー出
力ＰＥＲＸを抵抗３７及び３８によって分圧してバッフ
ァ回路３２を介してフィードバック信号ＦＩＤを得るよ
うになされている。

さらに位相エラー出力ＰＥＲＸはバッファ回路４１を通
じて表示器４２に与えられ、位相エラー出力ＰＥＲＸを
例えば目盛表示する。

位相変調回路３１は、再生水平同期信号Ｈ３ＹＮＣ（第
２図（Ａ））を受ける鋸歯状波発生回路５１を有し、そ
の出力端に第２図（Ｂ）に示すように再生水平同期信号
Ｈ３ＹＮＣの立下りによってトリガされて所定の区間Ｔ
１の間直線的に上昇する鋸歯状波出力ＳＡＷを発生し、
これをレベル比較回路５２の非反転入力端に与える。

レベル比較回路５２の反転入力端には、フィードバック
信号ＦＩＤの信号レベルを０レベル設定用可変抵抗器５
４及び反転増幅器５５でなる位相調整回路５６によって
信号レベルを調整して得られる位相調整出力ＰＡＪが与
えられる。位相調整回路５６は０レベル設定用可変抵抗
器５４を調整操作することにより、位相調整出力ＰＡＪ
の信号レベルを、第２図（Ｂ）において符号Ｌｌで示す
信号レベルを基準にして上限値Ｌ２及び下限値し３間を
設定変更し得るようになされている。

かくして比較回路５２の出力端には位相調整出力ＰＡＪ
が信号レベルＬ１に調整されたとき（これを０点調整と
呼ぶ）第２図（Ｃ１）に示すように鋸歯状波出力ＳＡＷ
の立下り時点ｔ０゜を基準にして区間Ｔ２だけ前の時点
ｔｏ＋で論理「ＯｊレベルからｒｌＪレベルに立上る変
調出力ＴＩＭが得られ、これが位相変調回路３１から送
出される。

この状態からフィードバック信号ＦＩＤの変化に応じて
位相調整出力ＰＡＪの信号レベルが上限値Ｌ２及び下限
値し３間を変動すると、変調出力ＴＩＭの立上り時点が
第２図（Ｃ２）及び（Ｃ３）に示すように、０点に相当
する時点ｔｏ＋から最大限まで遅れた時点ｔ６３又は進
んだ時点ｔｏｗに変更される。この実施例の場合最大位
相遅れ時間ｔｅｌ〜ｔ０３及び最大位相進み時間ｔ０１
〜ｔｏｚの値はほぼカラーサブキャリアの１周期（２８
０（ｎｓ）　）に相当する値に選定され、かくして基準
位相位置からカラーサブキャリアの±１周期の範囲で位
相引込動作をなし得るようになされている。

位相比較回路３３は２段のフリップフロップ回路６１及
び６ｚを有し、前段のフリップフロップ回路６１のＤ入
力端に位相変調回路３１の変調出力ＴＩＭを受けると共
に、１／２Ｈの周期で論理レベルが反転するライン順次
切換信号ＬＡＬ及び基準バースト信号５ｃｏｓｃを入力
とするイクスクルーシプオア回路６３の出力端に得られ
る基準時間信号ＲＥＰを受ける。ここで基準時間信号Ｒ
ＥＰは、第３図（Ｂ）に示すように、サブキャリアと同
じ周期をもち、かつ順次隣合うＩＨ区間について互いに
位相が１ｙ’２周期（１４０（ｎｓ）　）だけずれたデ
ユーティが１／２のパルス信号でなる。

これによりフリップフロップ回路６１は、変調出力ＴＩ
Ｍ　（第３図（Ａ））が論理「０」から論理「１」に立
上った後の基準時間信号ＲＥＰの最初の立上りによって
セット動作し、その百出内端から論理「０」に立下る出
力ＦＩＱ（第３図（Ｃ））を送出すると共に、論理ｒｌ
Ｊに立上るＱ出力ＦＩＱ　（第３図（Ｅ））を送出する
。

前段フリップフロップ回路６１のＱ出力ＦＩＱは後段フ
リップフロップ回路６２のＤ入力端に与えられると共に
、そのクロック入力端に基準時間信号ＲＥＰが与えられ
、これにより後段フリップフロップ回路６２は前段フリ
ップフロップ回路６１がセット動作した後、基準時間信
号ＲＥＰの最初の立上りでセット動作し、第３図（Ｆ）
に示すようにその時点で論理「１」に立下る百出力Ｆ２
ｉを送出する。

フリップフロップ回路６１のＱ出力ＦＩＱ及びフリップ
フロップ回路６２の百出力Ｆ２Ｑは２人カアンド回路６
５に与えられ、そのアンド出力を書込スタートパルス信
号ＷＺＥＲＯ（第３図（１））として送出する。

またフリップフロップ回路６１のＱ出力ＦＩＱと、フリ
ップフロップ回路６２の−ｄ−出力Ｆ２Ｑと、基準時間
信号ＲＥＰとが３人カアンド回路６６に入力され、その
アンド出力ｓｗｐ　＜第３図（Ｇ））がスイッチ回路６
７の閉制御信号として与えられる。このスイッチ回路、
６７は正の電源＋Ｅ０を抵抗６８を介して受けて位相エ
ラー保持用コンデンサ３４に接続し、かくして位相エラ
ー保持用コンデンサ３４を正の電圧で充電する。

さらにフリップフロップ回路６１の百出力Ｆｌてと変調
出力ＴＩＭとが２人カアンド回路７５に供給され、その
アンド出力ＳＷＮ　（第３図（Ｄ））がスイッチ回路６
９を閉制御する。このスイッチ回路６９は負の電圧−Ｅ
ｏを抵抗７０を介して受けて位相エラー保持用コンデン
サ３４に供給し、これにより位相エラー保持用コンデン
サ３４に保持されている電圧を負のＸｉ　　Ｅｏに放電
するようになされている。

第１図の構成において、自動位相制御回路の０点の調整
をする際には、調整モード信号ＡＤＪによってスイッチ
回路４０をオン動作させ、位相エラー保持用コンデンサ
３４の電圧を抵抗３７及び３８を介し１、さらにスイッ
チ回路４０を介して放電することによって、位相エラー
出力ＰＥＲＸの電圧レベルをアース電位にさせる。この
状態において、位相調整回路５６のＯレベル設定用可変
抵抗器５４を操作して位相調整出力ＰＡＪの信号レベル
を第２図（Ｂ）のレベルＬ１に調整すれば、このレベル
Ｌ１がレベル比較回路５２において鋸歯状波発生回路５
１の鋸歯状波出力ＳＡＷと比較されることによって、変
調出力ＴＩＭの立上りが基準時点ｔｏ＋になり（第２図
（Ｃ１））、このときの調整出力ＴＩＭは第３図（Ａ）
に示すように、基準時間信号ＲＥＰ　（第３図（Ｂ））
の立下りの位相にほぼ一致した状態ないし極めて近接し
た状態になる。

そして負側スイッチ信号ＳＷＮ　（第３図（Ｄ））は、
この変調出力ＴＩＭの立上りによって立上り、かつその
後最初に発生する基準時間信号ＲＥＰの立上りのタイミ
ングで立下るので、スイッチ回路６９がオン動作してい
る時間は基準時間信号ＲＥＰの１／２周！ｔｌｌ（すな
わち１４０　　（ｎｓ）　）になる。

これに対して正側スイッチ信号ＳＷＰ　（第３図（Ｇ）
）は常に基準時間信号ＲＥＰの１７２周期（１４０（ｎ
ｓ）　）の開立上る。従ってスイッチ回路６７を通じて
コンデンサ３４に充電される正側の電圧と、スイッチ回
路６９を通じて放電される負側の電圧とが互いに等しく
なる状態が得られ、かくして自動位相制御装置の０点の
調整が終了する。

この状態において調整モード信号ＡＤｊを論理「０」レ
ベルに立下ることによってスイッチ回路４０を開動作さ
せると、コンデンサ３４に保持すれる位相エラー出力Ｐ
ＥＲＸはスイッチ回路６９のオン時間の変化従って比較
回路５２の変調出力ＴＩＭの立上り位相の変化に応動す
る状態になるが、０点の調整がなされているので、ＡＰ
Ｃループは直らに位相ロック状態に入る。

例えば第８図（Ａ２）〜（Ｅ２）について上述した第Ｎ
番目の走査ラインのカラーサブキャリアの位相にロック
させるモード（これをＯ相モードと呼ぶ）のとき、第４
図（Ａ１）〜（Ｆｌ）に示すようにロック点ＬＫＯにロ
ックさせることにより、このロック点Ｌ　Ｋ　Ｏからカ
ラーサブキャリアの１／２周期遅れた時点で書込スター
トパルス信号ＷＺＥＲＯ（第４図（Ｆｌ））が得られる
状態になっているとする。

この状態から第４図（Ａ２）〜（Ｆ２）に示すようにロ
ック点をサブキャリアの１／２周期遅れた位相ＬＫπに
ずらせることによって１／２周期遅れた位相で書込スタ
ートパルス信号ＷＺＥＲＯ（第４図（Ｆ２））を発生さ
せるモード（これをπ相モードと呼ぶ）の場合には、基
準時間信号ＲＥＰが第４図（Ｂ１）の状態から第４図（
Ｂ２）の状態に１／２周期だけ位相がずれてこの分度調
信号ＴＩＭの立上り（第４図（Ａ２）に破線で示す）に
続く最初の立上りが遅れるので、過渡的に負側スイッチ
信号ＳＷＮが第４図（Ｃ２）において破線で示すように
、パルス幅が位相シフトした分だけ広くなる。

このとき位相エラー保持用コンデンサ３４には第４図（
Ｂ２）において破線で示すように、過渡的にスイッチ回
路６９を介して負電源−Ｅｏによって大きく放電される
ことにより、位相エラー出力ＰＥＲＸのレベルが格段的
に低下する。この低下現象は位相比較回路５２に対する
位相調整出力ＰＡＪの信号レベルを大きく上昇させ（第
２図（Ｂ））、従って変調出力ＴＩＭの立上り位相を大
きく遅らせる状態になる（第２図（Ｃ２）に示す限界に
近づく方向に）。その結果第４図（Ａ２）において一点
鎖線で示すように、一時的に変調出力ＴＩＭの立上り位
相がロック点ＬＫπより大きく遅れ、これに応動して負
側スイッチ信号５ＷＮ（第４図（Ｃ２））もその立上り
位相が大きく遅れることになる。

この状態になると、スイッチ回路６９を通じてコンデン
サ３４から放電される放ｉｔが大きく制限されるので、
位相エラー出力ＰＥＲＸのレベルがその分上昇して行く
、その結果、位相調整出力ＰＡＪの信号レベルが低下す
ることにより、変調出力ＴＩＭの立上り位相がロック点
ＬＫπに近づいて行き、これに応じて負側スイッチ信号
ＳＷＮが正側スイッチ信号ＳＷＰ　（第４図（Ｂ２））
とほぼ同じ立上り幅に戻って行き、その結果位相エラー
出力ＰＥＲＸの信号レベルが０に戻って行く。

かくしてπ相モードにおいては、位相ロック点が０相モ
ードの場合と比較してカラーサブキャリアの１／２周期
だけ遅れたことを除いて０相モードの場合と同様にして
位相ロック状態が得られ、か（して１／２周期遅れた位
相の書込スタートパルス信号ＷＺＥＲＯ（第４図（Ｆ２
））をアンド回路６５から発生させることができる。

π相モードから０相モードに戻る場合も同様にして、再
度第４図（ＡＩ）〜（Ｆｌ）の状態に位相ロックされる
。

第１図の自動位相制御回路の位相特性は、基準時間信号
ＲＥＰ従ってカラーサブキャリアの位相を次第にずらせ
て行ったときの位相エラー出力ＰＥＲＸの変化として第
５図に示すように、カラーサブキャリアの位相が１周期
ずれるごとにＡＰＣループが安定するロック点Ａ１及び
Ａ２が順次発生するのに対して、当該位相ロック点ＡＩ
及びＡ２間に位相エラー出力ＰＥＲＸがＯになるがＡＰ
Ｃループとして安定し得ない非安定点Ｂが存在するよう
な位相特性を呈する。そこで調整モード信号ＡＤＪによ
ってスイッチ回路４０を閉じたとき正しく安定点Ａ１又
はその近傍に０点調整をすることができれば、その後自
動位相制御回路は確実にこの安定点Ａ１に位相ロックす
るようにＡＰＣ動作をし、これにより安定な位相で書込
スタートパルス信号ＷＺＥＲＯを発生することができる
。

かかる０点調整を行うにつき、調整モード信号ＡＤＪに
応動するスイッチ回路４０に直列に抵抗３７及び３８に
よって構成される安定化回路３９を設けたことにより、
Ｏ点調整時に誤って非安定点Ｂ（第５図）に０点調整す
るおそれをなくし得る。

因にスイッチ回路４０に直列に抵抗３８がない場合には
、スイッチ回路４０を介してフィードバック４８号ＦＩ
Ｄの信号レベルを０レヘルに設定したとき、位相エラー
保持用コンデンサ３４に形成される位相エラー出力ＰＥ
ＲＸが、正の電源＋Ｅ０又は負の電源−Ｅｏの電圧に張
付いた状態のまま０点調整をするおそれがあるが、第１
の実施例の場合は、スイッチ回路４０に直列に抵抗３８
を挿人し、フィードバック信号ＦＩＤとして抵抗３７及
び３８によって分割された次式で表される電圧が位相変
調回路３１にフィードバックできるので、Ｏ点調整時に
コンデンサ３４に不都合な電圧が発生した場合にも、こ
れをＡＰＣループを利用してＯレベルに戻すことができ
る。従って不用意に誤った０点調整するおそれをなくし
得る。

また第１図の構成によれば、位相エラー出力ＰＥＲＸを
表示器４２によって表示するようにしたことにより、０
点調整の際に正確に調整し得たか否かの確認を容易にな
し得る。

これと共に、一旦０点調整をした後ＡＰＣ動作をしてい
る間に、位相エラー出力ＰＥＲＸを表示器４２上にメモ
リ表示することができるので、０点調整後に各回路に温
度特性や経時変化などが生ずれば、これが位相エラー出
力ＰＥＲＸに誤差として発生するので、これを表示器４
２によって容易に確認し得る。

なお上述においてはコンポジット映像信号の水平同期信
号に基づいてカラーバースト信号の位相を関係づけるこ
とによって、時間軸補正装置の書込スタートパルス信号
ＷＺＥＲＯを得るようにした実施例について述べたが、
これに限らず、続出スタートパルス信号ＲＺＥＲＯを得
る場合は勿論、その他の装置例えばカラーフレーミング
検出装置を初めとして、要は水平同期信号とカラーサブ
キャリアの位相とを関係づける場合に広く適用し得る。

また上述においては、位相エラー出力ＰＥＲＸを可視表
示するために、バッファ回路４１及び表示器４２を設け
たが、これに代え又はこれと共に、位相エラー出力ＰＥ
ＲＸを第９図について上述したウィンド検出回路２５及
び発光素子２６と同様の構成に入力して、位相エラー出
力ＰＥＲＸを発光素子２６によって点灯表示するように
しても良い。

〔発明の効果〕

以上のように本発明によれば、比較的筒易な構成によっ
て水平同期信号を基準としてカラーサブキャリアの位相
を確実に関係づけることができる自動位相制御回路を容
易に実現し得る。

【図面の簡単な説明】

第１図は本発明による自動位相制御回路の一実施例を示
す接続図、第２図〜第４図はその各部の信号を示す信号
波形図、第５図は第１図の回路の位相特性を示す特性曲
線図、第６図は時間軸補正ｕＺの概略構成を示すブロッ
ク図、第７図はその７４込スタ一トパルス信号を発生す
るための従来の自動焼（■制御回路を示すブロック図、
第８図は第７図の各部の信号を示す信号波形図、第９図
は第７図を改良した従来の構成を示すブロック図である
。 ３１・・・・・・位相変調回路、３２・・・・・・バッ
ファ回路、３３・・・・・・位１目比較回路、３４・・
・・・・位相エラー保持用コンデンサ、３５・・・・・
・ＡＰＣ引戻しレベル検出回路、３６１．１０．６７．
６９・・・・・・スイッチ回路、３つ・・・・・・安定
化回路、４１・・・・・・バッファ回路、４２・・・・
・・表示器、５１・・・・・・鋸歯状波発生回路、５２
・・・・・・比較回路、５４・・・・・・０レベル設定
用可変抵抗器、５６・・・・・・位相３Ａ整回路、６１
．６２・・・・・・フリップフロップ回路。

Claims (1)

【特許請求の範囲】
1. コンポジット映像信号の水平同期信号の位相を位相エラ
   ー出力に応じて得られるフィードバック信号によつて位
   相変調してなる変調出力を発生する位相変調手段と、上
   記変調出力とカラーサブキャリアの位相とを比較して当
   該位相エラーに対応する上記位相エラー出力を発生する
   位相比較手段と、調整時上記位相変調手段に入力された
   フィードバック信号に対して安定点の位相に対応する０
   レベル調整信号を与える０レベル設定手段とを具えるこ
   とを特徴とする自動位相制御回路。