JPS6191724A - Microprogram controller - Google Patents

Abstract

PURPOSE:To store the address information of a control storage directly in a register by storing a readout address temporarily and writing a microinstruction to be executed, and sending the address to a control storage address register after rewriting and reading operation. CONSTITUTION:When the contents of the control storage address register 4 are (n), In which is the contents of an address (n) of the control storage 1 is outputted to a microinstruction register 2. When In is a control storage readout microinstruction, a decoder 3 outputs a control signal D for storing n+1 in a microstack 10 as a next execution address which is outputted by an incrementer 11. Simultaneously, a control signal F is sent out to a multiplexer 7 and a control signal E is sent out to a counter 9 so as to store the contents A of the counter A in the control storage address register 4; and the contents of the address A of the control storage 1 are outputted to a microinstruction register 2.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は情報処理装置の制御装置に関し、特にマイクロ
プログラム制御方式による制御装置の構成に関するもの
である。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a control device for an information processing device, and more particularly to the configuration of a control device using a microprogram control method.

従来の技術 近年、情報処理装置の構成においては増々複雑になる制
御機能の実現と、開発期間を短縮するため、その制御方
式としてマイクロプログラム方式が採用されている。2. Description of the Related Art In recent years, a microprogram method has been adopted as a control method for the configuration of information processing devices in order to realize increasingly complex control functions and to shorten the development period.

まだ制御機能の柔軟性を有するマイクロプログラム方式
の特徴を活すためマイクロプログラムを格納する制御記
憶を書換え可能な機能として実現されている。In order to take advantage of the feature of the microprogram system, which still has flexibility in control functions, the control memory that stores the microprogram is realized as a rewritable function.

以下に従来のマイクロプログラム制御装置について説明
する。A conventional microprogram control device will be explained below.

第４図は従来のマイクロプログラム制御装置の構成を示
すものであり、１はマイクロプログラムを格納する制御
記憶、２は制御記憶１の出力を保持するマイクロ命令レ
ジスタ、３はマイクロ命令レジスタ２の出力を解読する
デコーダ、４はマイクロプログラムの制御記憶１のアド
レスを保持する制御アドレスレジスタ、６は次に読み出
すマイクロプログラムのアドレスを発生する次アドレス
発生器、６は制御記憶１の内容をアクセスする時に制御
記憶のアクロスするアドレスを保持するアドレスレジス
タ、７は機械語命令の解読情報または次アドレス発生器
６０次アドレス情報を選択するマルチプレクサ、８は制
御記憶アドレスレジスタ４と、アドレスレジスタ６の出
力を選択するマルチプレクサである。またＡは一般的な
データの送受信の経路となる内部バス、Ｂはデコーダ３
よりマルチプレクサ８に送出される制御信号、Ｃはデコ
ーダ３よりマルチプレクサ７に送出される制御信号であ
る。FIG. 4 shows the configuration of a conventional microprogram control device, where 1 is a control memory that stores a microprogram, 2 is a microinstruction register that holds the output of control memory 1, and 3 is the output of microinstruction register 2. 4 is a control address register that holds the address of control memory 1 of the microprogram. 6 is a next address generator that generates the address of the microprogram to be read next. 6 is a register that is used when accessing the contents of control memory 1. Address register 7 holds the across address of the control memory; 7 is a multiplexer that selects machine language instruction decoding information or next address generator 60th address information; 8 selects the outputs of control memory address register 4 and address register 6; It is a multiplexer that Also, A is an internal bus that is a general data transmission/reception route, and B is a decoder 3.
C is a control signal sent from the decoder 3 to the multiplexer 7.

以上のように構成された従来のマイクロプログラム制御
装置について以下その動作を説明する。The operation of the conventional microprogram control device configured as described above will be explained below.

第４図の構成において、制御記憶１の内容（すなわちマ
イクロプログラム）の書換操作は、制御記憶を書換える
ために用意したマイクロ命令の実行により行なわれる。In the configuration shown in FIG. 4, the rewriting operation of the contents of the control memory 1 (that is, the microprogram) is performed by executing a microinstruction prepared for rewriting the control memory.

マイクロ命令レジスタ２に制御記憶書換えマイクロ命令
が読出された時、デコーダ３は、あらかじめ内部バスＡ
を介して書換操作の対象となるアドレスが格納されてい
るアドレスレジスタ６の出力を、制御記憶アドレスレジ
スタ４の出力のかわりに制御記憶１に送出するため制御
信号Ｂをマルチプレクサ８に送る。マルチプレクサ８に
よりアドレスレジスタ６で示された制御記憶で　アドレ
スがアクセスされ、内部バスＡに用意されたデータによ
り制御記憶１の内容を書換える。そして書換操作の後、
次アドレス発生器６の出力または、機械語命令の解読情
報のいずれかを制御記憶アドレスレジスタ４に格納する
ためにデコーダ３は制御信号Ｃをマルチプレクサ７に送
出して、制御記憶アドレスレジスタ４に次に行なうべき
マイクロ命令、すなわち制御記憶書換操作命令の次のマ
イクロ命令をアクセスするためのアドレスが格納される
ように制御していだ０（たとえばコンピュータサイエン
ス誌Ｂｉ　ｔ　１９８０年８月臨時増刊［ダイナミック
・アーキテクチャ」共立出版Ｐ、１５１０） 発明が解決しようとする問題点 しかしながら上記のような構成では、制御記憶をアクセ
スするためのアドレスを保持する専用のアドレスレジス
タ（第４図のアドレスレジスタ６に肖る）、およびアド
レスを切換えるだめの専用のマルチプレクサ、およびそ
の制御信号発生器を通常のマイクロプログラム制御装置
に付加する形で、装備する必要があり、ハードウェアコ
ストが高くなることや、ハードウェアの利用効率が悪い
ことなどの問題点を有していた。When the control memory rewriting microinstruction is read into the microinstruction register 2, the decoder 3 pre-loads the internal bus A.
A control signal B is sent to the multiplexer 8 in order to send the output of the address register 6 in which the address to be rewritten is stored to the control memory 1 instead of the output of the control memory address register 4. The multiplexer 8 accesses the address in the control memory indicated by the address register 6, and the contents of the control memory 1 are rewritten with the data prepared on the internal bus A. And after the rewrite operation,
In order to store either the output of the next address generator 6 or the decoding information of the machine language instruction in the control storage address register 4, the decoder 3 sends a control signal C to the multiplexer 7 to store the next address in the control storage address register 4. The address for accessing the microinstruction to be executed in the next microinstruction, that is, the next microinstruction after the control memory rewrite operation instruction, is stored. Problems to be Solved by the Invention However, in the above configuration, a dedicated address register (similar to address register 6 in FIG. 4) that holds an address for accessing the control memory is ), a dedicated multiplexer for switching addresses, and its control signal generator must be added to a normal microprogram control device, which increases hardware costs and reduces hardware usage. It had problems such as poor efficiency.

本発明は上記従来の問題点を解消するもので、制御記憶
の書換可能機能を実現するための制御記憶アクセス機構
の構成において、通常のマイクロプログラム制御装置に
装備されている基本的な・・−ドウエアを効率よく活用
することにより、特別なハードウェアを設けることなく
制御記憶の書換可能機能が実現できるマイクロプログラ
ム制御装置を提供することを目的としている。The present invention solves the above-mentioned conventional problems, and uses the basic... It is an object of the present invention to provide a microprogram control device that can realize a rewritable control memory function without installing special hardware by efficiently utilizing hardware.

問題点を解決するための手段 本発明は、制御記憶の一部が書換え可能メモリで構成さ
れる制御記憶と、この制御記憶をアクセスするためのア
ドレスを保持する制御記憶アドレスレジスタとこのアド
レスレジスタの出力を入力とするインクリメンタとこの
インクリメンタの出力を入力データとするラストインフ
ッ−ストアラ）（ＬＩＦＯ）機能を有するメモリで構成
されるマイクロスタックと、上記制御記憶の出力を保持
するマイクロ命令レジスタと、マイクロ命令の論理操作
の対象となる汎用レジスタおよびカウンタと、上記マイ
クロスタック、上記インクリメンタ、上記汎用レジスタ
、カウンタまたは機械語命令（マクロ命令）の解読器よ
り送出される解読情報を選択し、上記制御記憶アドレス
レジスタに送出するマルチプレクサと、マイクロ命令の
実行により上記制御記憶の書換え、読み出しを行なう際
、上記マイクロスタックに対して上記インクリメンタの
出力を格納するための制御信号および上記マイクロスタ
ックを読み出し、上記マルチプレクサを通じて上記制御
記憶アドレスレジスタに格納するための制御信号および
書換え読み出しを行なう上記制御記憶のアドレス情報と
して上記カラ／りの出力を上記マルチプレクサを通じて
上記制御記憶アドレスレジスタに格納するための制御信
号および書換え操作の際は、上記汎用レジスタの内容を
、上記制御記憶に書込むだめの制御信号および読み出し
操作の場合は上記マイクロ命令レジスタに読み出された
内容を上記汎用レジスタに送出するための制御信号を発
生するデコーダを備えたマイクロプログラム制御装置で
ある。Means for Solving the Problems The present invention provides a control memory in which a part of the control memory is composed of a rewritable memory, a control memory address register that holds an address for accessing this control memory, and a control memory address register that holds an address for accessing this control memory. A micro stack consisting of an incrementer that takes the output as input, a memory that has a last information store (LIFO) function that takes the output of this incrementer as input data, and a microinstruction register that holds the output of the control memory. , the general-purpose register and counter that are subject to the logical operation of the microinstruction, and the decoding information sent from the microstack, the incrementer, the general-purpose register, counter, or machine language instruction (macroinstruction) decoder. , a multiplexer for sending data to the control memory address register, a control signal for storing the output of the incrementer in the micro stack when rewriting or reading the control memory by executing a microinstruction, and a control signal for storing the output of the incrementer in the micro stack; A control signal for reading and storing in the control memory address register through the multiplexer and an address information of the control memory to be rewritten and read. A control signal for writing the contents of the general-purpose register into the control memory in the case of a control signal and a rewriting operation, and a control signal for sending the contents read into the microinstruction register in the case of a read operation to the general-purpose register. This is a microprogram controller equipped with a decoder that generates control signals.

作　　　用 本発明は上記構成により、マイクロ命令の実行による制
御記憶の書換え、読出し操作において、次に実行すべき
マイクロ命令の読み出しアドレスを、一旦、マイクロス
タックに格納し、上記書換え、読出し操作の後、マイク
ロスタックに格納した上記アドレスを制御記憶アドレス
レジスタに送出することにより、上記書換え、読み出し
の対象となる制御記憶のアドレス情報を、直接制御記憶
アドレスレジスタに格納でき、書換え、読出しのだめの
アドレスを保持するための専用のハードウェアをなくす
ることのできるものである。According to the above structure, the present invention stores the read address of the next microinstruction to be executed in the micro stack once in the rewrite and read operation of the control memory by executing the microinstruction, and then stores the read address of the next microinstruction to be executed in the micro stack, and after the rewrite and read operation, By sending the address stored in the micro stack to the control memory address register, the address information of the control memory to be rewritten or read can be directly stored in the control memory address register, and the address to be rewritten or read can be stored directly in the control memory address register. This eliminates the need for dedicated hardware to maintain it.

実施例 第１図は本発明の一実施例におけるマイクロプログラム
制御装置の構成図を示すものである。Embodiment FIG. 1 shows a configuration diagram of a microprogram control device in an embodiment of the present invention.

第１図においては１はマイクロプログラムを格納する制
御記憶であシ少なくともその一部は書換え可能メモリで
構成される。２は制御記憶１の読み出しデータであるマ
イクロ命令を格納するマイクロ命令レジスタ、３は、マ
イクロ命令レジスタ２の出力を解読し制御信号を発生す
るデコーダ、４は制御記憶１をアクセスするためのアド
レスを保持する制御記憶アドレスレジスタ、１１は制御
記憶アドレスレジスタの内容を１加算するインクリメン
タ、１ｏはインクリメンタ１１の出力を格納するＬｉＦ
Ｏ構成のメモリからなるマイクロスタンクである。In FIG. 1, reference numeral 1 denotes a control memory for storing microprograms, at least a part of which is constituted by a rewritable memory. 2 is a microinstruction register that stores microinstructions that are read data from control memory 1; 3 is a decoder that decodes the output of microinstruction register 2 and generates a control signal; 4 is an address for accessing control memory 1; 11 is an incrementer that adds 1 to the contents of the control memory address register; 1o is a LiF that stores the output of incrementer 11;
This is a micro-stank consisting of memory with an O configuration.

１２は、マイクロ命令の論理操作の対象となる汎用レジ
スタ９はカウンタである。Reference numeral 12 denotes a general-purpose register 9 that is a target of logical operations of microinstructions, and is a counter.

７はマイクロスタック１ｏ、インクリメンタ１−カウン
タおよび機械語命令（マクロ命令）の解読器より送出さ
れる解読情報のどれかを選択しその出力を制御記憶アド
レスレジスタ４に送出するマルチプレクサである。Reference numeral 7 denotes a multiplexer that selects any of the decoding information sent out from the micro stack 1o, the incrementer 1-counter, and the machine language instruction (macro instruction) decoder, and sends the output to the control storage address register 4.

Ａは内部バス、Ｄ　、Ｅ　、Ｆ　、Ｇは、各々デコーダ
３より、制御記憶１のマイクロ命令による書換え、読み
出し操作において、各々マイクロスタック１０．カウン
タ９、汎用レジヌタ１２、マルチプレクサ７、制御記憶
１に対して送出される制御信号である。A is an internal bus, and D, E, F, and G are used by the decoder 3 to control the micro stack 10. These are control signals sent to the counter 9, general-purpose register 12, multiplexer 7, and control memory 1.

以上のように構成された本実施例のマイクロプログラム
制御装置について以下その動作について説明する。The operation of the microprogram control device of this embodiment configured as described above will be explained below.

第１図の構成において、制御記憶１の書換可能機能の実
現は、制御記憶１に対する書換え、読み出しマイクロ命
令を実現することであり、次にこの２つの書換えマイク
ロ命令、読み出しマイクロ命令の動作について説明する
。In the configuration shown in FIG. 1, the realization of the rewritable function of the control memory 1 is to realize the rewriting and reading microinstructions for the control memory 1. Next, the operations of these two rewriting and reading microinstructions will be explained. do.

第２図、第３図は各々読み出し命令、書換え命令の動作
を説明するタイミングチャートである。FIGS. 2 and 3 are timing charts illustrating the operations of a read command and a rewrite command, respectively.

以下第２図、第３図に従って説明する。The explanation will be given below according to FIGS. 2 and 3.

第２図について、制御記憶アドレスレジスタ４の内容が
ｎである時、マイクロ命令レジスタ２には、制御記憶１
のｎ番地の内容であるエユが出力される。ここで、エユ
が制御記憶読み出しマイクロ命令である時、デコーダ３
は、インクリメンタ１１の出力に用意された次の実行ア
トルスである（ｎ＋１）をマイクロスタック１０に格納
するための制御信号りを出力する。この時同時に、マル
チプレクサ７、に対しては制御信号Ｆ、カウンタ９に対
しては制御信号Ｅが、カウンタ９の内容Ａを、制御記憶
アドレスレジスタ４に格納するために送出される。Regarding FIG. 2, when the content of the control memory address register 4 is n, the microinstruction register 2 contains the control memory 1
Eyu, which is the content of address n, is output. Here, when Eyu is a control memory read microinstruction, the decoder 3
outputs a control signal for storing (n+1), which is the next execution atlus prepared at the output of the incrementer 11, in the micro stack 10. At the same time, a control signal F is sent to the multiplexer 7 and a control signal E is sent to the counter 9 in order to store the content A of the counter 9 in the control storage address register 4.

制御信号り、およびＥ、Ｆにより、制御記憶アドレスレ
ジスタ４の内容がＡに更新され、制御記憶１のＡ番地の
内容がマイクロ命令レジスタ２に出力される。カウンタ
９の内容Ａは、あらかじめ他の操作マイクロ命令（論理
操作命令）によりセクトされている。The contents of the control storage address register 4 are updated to A by the control signals E, F, and the contents of the A address of the control storage 1 are output to the microinstruction register 2. The content A of the counter 9 has been sectored in advance by another operation microinstruction (logical operation instruction).

第３図において、基本サイクルは制御記憶アドレスレジ
スタ４の更新する周期を示す。In FIG. 3, the basic cycle indicates the period at which the control storage address register 4 is updated.

マイクロ命令レジスタ２に読み出されたデータＩＡは読
み出しデータであり、実行すべきマイクロ命令ではない
。工Ａがマイクロ命令レジスタ２に用意された時デコー
ダ３は、マイクロスタック１Ｑに格納した次に実行すべ
きアドレス（ｎ−Ｈ）を、制御記憶アドレス４に格納す
ると共に、マイクロ命令レジスタ２に読み出しだ上記Ｉ
Ａを汎用レジスタ１２に格納するための制御信号Ｆ、Ｅ
を各々マルチプレクサ７および汎用レジスタ１２に送出
する。The data IA read into the microinstruction register 2 is read data and is not a microinstruction to be executed. When program A is prepared in the microinstruction register 2, the decoder 3 stores the next address (n-H) stored in the microstack 1Q to be executed in the control memory address 4, and reads it out to the microinstruction register 2. The above I
Control signals F and E for storing A in the general-purpose register 12
are sent to multiplexer 7 and general-purpose register 12, respectively.

上記動作により制御記憶アドレスレジスタ４の内容は（
ｎ＋１）に更新され、制御記憶の（ｎ＋１）番地の内容
がマイクロ命令レジスタ２に格納され、エユのマイクロ
命令の実行は終了する。As a result of the above operation, the contents of the control storage address register 4 are (
n+1), the contents of address (n+1) of the control memory are stored in the microinstruction register 2, and the execution of the Eyu microinstruction ends.

第３図は、第２図において、ｎ番地で読み出でれたマイ
クロ命令工。が、書換え命令である場合である。次アド
レス（ｎ＋１）が、マイクロスタンク１０に格納され、
書換え操作後、マイクロスタック１０より、制御記憶ア
ドレスレジスタ４に再び格納される動作および制御記憶
アドレスレジスタ４にカウンタ９の内容Ａが、格納され
る動作については読み出し動作の場合と同一である。書
換え操作においては、制御記憶アドレスレジスタ４がＡ
に更新したサイクルにおいて、汎用レジスタ１２に用意
したデータを制御記憶１に対して内部バスＡを通して書
込むための制御信号Ｅ、およびＧがデコーダ３より各々
、汎用レジスタ１２、制御記憶１に送出される。FIG. 3 shows the microinstruction code read out at address n in FIG. is a rewrite instruction. The next address (n+1) is stored in the microstank 10,
After the rewriting operation, the operation of storing the contents A of the counter 9 in the control storage address register 4 again from the micro stack 10 and the operation of storing the contents A of the counter 9 in the control storage address register 4 are the same as in the read operation. In the rewriting operation, the control storage address register 4 is
In the updated cycle, control signals E and G for writing data prepared in the general-purpose register 12 to the control memory 1 through the internal bus A are sent from the decoder 3 to the general-purpose register 12 and control memory 1, respectively. Ru.

以上のように本実施例によれば、通常のマイクロプログ
ラム制御装置における基本的な構成要素であるマイクロ
スタックおよび、汎用レジスタ、カウンタおよび、内部
バスと言う資源を用いこれを制御する制御信号を発生す
るデコーダおよびマルチプレクサを設けることにより、
安価なハードウェアにより、書換え可能制御記憶を有す
るマイクロプログラム制御装置を構成することができる
。As described above, according to this embodiment, the resources such as the micro stack, general-purpose registers, counters, and internal bus, which are the basic components of a normal microprogram control device, are used to generate control signals for controlling the micro stack. By providing a decoder and multiplexer to
A microprogram controller with rewritable control memory can be constructed using inexpensive hardware.

なお第２図、第３図において書換え、読み出し命令は２
マシンサイクルで実行する場合を示したが、これを１マ
シンサイクルとしてもよいことまた実施例のカウンタは
単なるレジスタであってもよいことは言うまでもない。In addition, in Figures 2 and 3, the rewrite and read instructions are 2.
Although the case where execution is performed in machine cycles has been shown, it goes without saying that this may be executed in one machine cycle and that the counter in the embodiment may be a simple register.

発明の効果 本発明のマイクロプログラム制御装置は、通常のマイク
ロプログラム制御装置における基本的な資源である汎用
レジスタ、カウンタ、およびマイクロスタンクを用い、
これらを制御するデコーダおよび、マルチプレクサを設
けることにより、大規模な制御記憶書換え機能を実現す
るためのノー−ドウエア機構を設けることなく、制御記
憶の書換え読み出し制御の可能なマイクロプログラム制
御装置を構成することができ、その実用的効果は大きい
０Effects of the Invention The microprogram control device of the present invention uses general-purpose registers, counters, and microstanks, which are basic resources in a normal microprogram control device, and
By providing a decoder and a multiplexer to control these, a microprogram control device capable of rewriting and reading control of control memory is constructed without providing a nodeware mechanism to realize a large-scale control memory rewriting function. The practical effect is 0.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明における一実施例のマイクロプログラム
制御装置のブロック図、第２図、第３図は本発明の詳細
な説明するタイミングチャート、第４図は従来のマイク
ロプログラム制御装置の構成図である。 １・・・・制御記憶、２・・・・・・マイクロ命令レジ
スタ、３・・・・・デコーダ、４・・・・・制御記憶ア
ドレスレジスタ、６・・・・・・次アドレス発生器、６
・・・・・・アドレスレジスタ、７・・・・マルチプレ
クサ、８・・・・・マルチプレクサ、９・・・・・カウ
ンタ、１０・・・・・マイクロスタツク、１１・・・イ
ンクリメンタ、１２・・・・・・汎用レジスタ、Ａ　・
・・・内部バス、Ｂ、Ｃ，Ｄ、Ｅ、Ｆ・・・・・制御信
号。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図FIG. 1 is a block diagram of a microprogram control device according to an embodiment of the present invention, FIGS. 2 and 3 are timing charts explaining the present invention in detail, and FIG. 4 is a configuration diagram of a conventional microprogram control device. It is. 1...Control memory, 2...Micro instruction register, 3...Decoder, 4...Control memory address register, 6...Next address generator, 6
...Address register, 7...Multiplexer, 8...Multiplexer, 9...Counter, 10...Micro stack, 11...Incrementer, 12・・・・・・General-purpose register, A ・
...Internal bus, B, C, D, E, F...Control signal. Name of agent: Patent attorney Toshio Nakao and 1 other person No. 1
figure

Claims (1)

【特許請求の範囲】[Claims] 制御記憶の少なくとも一部が書換え可能メモリ素子で構
成される制御記憶と、この制御記憶をアクセスするため
のアドレスを保持する制御記憶アドレスレジスタと、こ
のレジスタの出力を入力とするインクリメンタと、この
インクリメンタの出力を入力データとするラストインフ
ァーストアウト機能を有するメモリで構成されるマイク
ロスタックと、上記制御記憶の出力を保持するマイク命
令レジスタと、マイクロ命令の論理操作の対象となる汎
用レジスタおよびカウンタと、上記マイクロスタック、
上記インクリメンタ、上記汎用レジスタ、上記カウンタ
または機械語命令（マクロ命令）の解読器より送出され
る解読情報を選択し、上記制御アドレスレジスタに送出
するマルチプレクサと、マイクロ命令の実行により上記
制御記憶の書換え、読み出しを行なう際、上記マイクロ
スタックに対して上記インクリメンタの出力を上記スタ
ックに格納するための制御信号と、同じく上記マイクロ
スタックの内容を読み出し、上記セレクタを通じて上記
制御記憶アドレスレジスタに格納するための制御信号と
、書換え、読み出しを行なう上記制御記憶のアドレス情
報として、上記カウンタの出力を上記マルチプレクサを
通じて上記制御記憶アドレスレジスタに格納するための
制御信号と、書換え操作の際は上記汎用レジスタの内容
を上記制御記憶に書込むための制御信号と、読出し操作
の場合は上記マイクロ命令レジスタに読み出された内容
を上記汎用レジスタに送出するための制御信号と、上記
制御信号を発生する上記マイクロ命令レジスタの出力を
入力とするデコーダとを備えたことを特徴とするマイク
ロプログラム制御装置。a control memory in which at least a portion of the control memory is composed of a rewritable memory element; a control memory address register that holds an address for accessing the control memory; an incrementer that receives the output of the register; A microstack consisting of a memory with a last-in-first-out function that uses the output of the incrementer as input data, a microphone instruction register that holds the output of the control memory, and a general-purpose register that is the target of logical operations of the microinstruction. counter and the above micro stack,
A multiplexer that selects the decoding information sent from the incrementer, the general-purpose register, the counter, or the machine language instruction (macro instruction) decoder and sends it to the control address register, and When rewriting or reading, a control signal is sent to the micro stack for storing the output of the incrementer in the stack, and the contents of the micro stack are also read and stored in the control storage address register through the selector. a control signal for storing the output of the counter in the control memory address register through the multiplexer as address information of the control memory to be rewritten or read; and a control signal for storing the output of the counter in the control memory address register through the multiplexer; A control signal for writing contents into the control memory, a control signal for sending the contents read into the microinstruction register to the general-purpose register in the case of a read operation, and a control signal for generating the control signal. 1. A microprogram control device comprising: a decoder whose input is an output of an instruction register.