JPS6188542A - 半導体素子の多層配線形成方法 - Google Patents
半導体素子の多層配線形成方法Info
- Publication number
- JPS6188542A JPS6188542A JP20966984A JP20966984A JPS6188542A JP S6188542 A JPS6188542 A JP S6188542A JP 20966984 A JP20966984 A JP 20966984A JP 20966984 A JP20966984 A JP 20966984A JP S6188542 A JPS6188542 A JP S6188542A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- wiring layer
- wiring
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は半導体素子の多層配線形成方法に係り、特に
酸素プラズマでエツチングできる層間絶縁膜を用いた多
層配線ＩＭ造の形成方法に関するものである。
酸素プラズマでエツチングできる層間絶縁膜を用いた多
層配線ＩＭ造の形成方法に関するものである。
（従来の技術）
従来、酸素プラズマでエツチングする層間絶縁膜（例え
ばポリイミド樹脂膜）を用いた多層配線構造の形成にお
いては、ス／Ｌ−ホールパターニックにおけるエツチン
グマスクの選択がテＩｔ ｌ、かった。
ばポリイミド樹脂膜）を用いた多層配線構造の形成にお
いては、ス／Ｌ−ホールパターニックにおけるエツチン
グマスクの選択がテＩｔ ｌ、かった。
なぜなら、エツチングを酸素プラズマで行うため、通常
エツチングマスクとして用いられる有機系士トレジスト
は、耐酸素プラズマ性がないため、今後、ますます高精
度・微細化が要求されろバターニングプロセスにおいて
は、使用することができない。
エツチングマスクとして用いられる有機系士トレジスト
は、耐酸素プラズマ性がないため、今後、ますます高精
度・微細化が要求されろバターニングプロセスにおいて
は、使用することができない。
そこで、Ｅｘｔｅｎｄｅｄ Ａｂｓｔｒａｃｔ （１９
８３Ｆａｌｌｌ Ｐ３４１ （第１の文献）およびＩ
ＢＭＴｅｃｈｎｉｃａｌ Ｄｉｓｃｌｏｓｕｒｅ
Ｂｕｌｌｅｔｉｎ ２ ３［２］ （１９８０−７
１Ｐ２Ｓ５ （第２の文献ン１ζ示すれるように、レジ
ストと、／ｌ絶１！膜の間ニ、耐酸素プラズマ性の中１
）１Ｊ膜（上記第１の文献ではＣＶＤ ５ｉｎ２膜、上
記第２の文献ではＴ１膜）を形成し、まず、最上層のレ
ジスト膜を通常のホトリソ工程を用いてパターニングし
、次に、中間膜を、レジストをエツチングマスクとして
パターニングし、さらに、層間絶縁膜を、中間膜をエツ
チングマスクとして酸素プラズマによりパターニングす
るという方法が主に取られている。
８３Ｆａｌｌｌ Ｐ３４１ （第１の文献）およびＩ
ＢＭＴｅｃｈｎｉｃａｌ Ｄｉｓｃｌｏｓｕｒｅ
Ｂｕｌｌｅｔｉｎ ２ ３［２］ （１９８０−７
１Ｐ２Ｓ５ （第２の文献ン１ζ示すれるように、レジ
ストと、／ｌ絶１！膜の間ニ、耐酸素プラズマ性の中１
）１Ｊ膜（上記第１の文献ではＣＶＤ ５ｉｎ２膜、上
記第２の文献ではＴ１膜）を形成し、まず、最上層のレ
ジスト膜を通常のホトリソ工程を用いてパターニングし
、次に、中間膜を、レジストをエツチングマスクとして
パターニングし、さらに、層間絶縁膜を、中間膜をエツ
チングマスクとして酸素プラズマによりパターニングす
るという方法が主に取られている。
（発明が解決しようとする問題点）
しかし、このような方法では、中間膜の形成・パターニ
ング・除去といった工程が加わって、プロセスが複雑に
なるばかりでなく、中間膜を除去する際に、スルー示−
ル底面に露出している下層配置線金属や、層間絶縁膜表
面にダメージや汚染を与えてしまうという欠点があった
。
ング・除去といった工程が加わって、プロセスが複雑に
なるばかりでなく、中間膜を除去する際に、スルー示−
ル底面に露出している下層配置線金属や、層間絶縁膜表
面にダメージや汚染を与えてしまうという欠点があった
。
（問題点を解決するための手段）
そこで、この発明では、前記中間膜として、層間絶縁膜
の上層配線材料（第１の配線層材料）あるいは上層配線
材料（第２の配線層材料）と同種の材料を用いる。
の上層配線材料（第１の配線層材料）あるいは上層配線
材料（第２の配線層材料）と同種の材料を用いる。
（作 用）
このようにすれば、中間膜を、そのまま上層配！（第２
の配線層）として用いる乙とができるため、従来技術の
ように中間膜を除去する必要がなく、そのため、中間膜
を除去する工程を省けるばかりでなく、上述したような
ダメージや汚染の心配もない。
の配線層）として用いる乙とができるため、従来技術の
ように中間膜を除去する必要がなく、そのため、中間膜
を除去する工程を省けるばかりでなく、上述したような
ダメージや汚染の心配もない。
（実施例）
以下、この発明の一実施例を第１図ｆａｌなＬ）しｉｈ
ｌを８照して説明する。
ｌを８照して説明する。
第１図ｆａｔζζおいて、１はダイオード・トランジス
タなどの回路素子が作り込まれた半導体基板であり、そ
の上に、第１層配線（第１の配線層）として５０００人
〜６０００人厚のＡｌの配線パターン２が形成されてお
り、さらに、その上に、層間絶縁膜としてポリイミド樹
脂膜３が１〜２ ）ｘｎ厚に形成されている。
タなどの回路素子が作り込まれた半導体基板であり、そ
の上に、第１層配線（第１の配線層）として５０００人
〜６０００人厚のＡｌの配線パターン２が形成されてお
り、さらに、その上に、層間絶縁膜としてポリイミド樹
脂膜３が１〜２ ）ｘｎ厚に形成されている。
次に、第１図（ｂｌのように、中間膜としてＡｌ膜４を
ポリイミド樹脂膜３上に約１０００人の厚さで形成する
。
ポリイミド樹脂膜３上に約１０００人の厚さで形成する
。
次に、第１図（ｃｌのように、有機系ホトレジスト＠５
を０．５〜１）ｓの厚さに塗布した後、通常のホトリソ
グラフィ技術によって、第１図ｆｄｌのようζこ、有機
系ホトレジスト膜５にスルーホールノ（ターン６を形成
する。
を０．５〜１）ｓの厚さに塗布した後、通常のホトリソ
グラフィ技術によって、第１図ｆｄｌのようζこ、有機
系ホトレジスト膜５にスルーホールノ（ターン６を形成
する。
次に、有機系ホトレジスト膜５をエツチングマスクとし
て、Ａｌ膜４を、塩素系ガスプラズマＬこよってドライ
エツチングし、第１図ｔｅｌのよう（こ、Ａｌ膜４にス
ルーホールパターン（開孔部）６を転写する。
て、Ａｌ膜４を、塩素系ガスプラズマＬこよってドライ
エツチングし、第１図ｔｅｌのよう（こ、Ａｌ膜４にス
ルーホールパターン（開孔部）６を転写する。
さらに、スルーホールパターン６より、酸ｇプラズマに
よりドライエツチングを行うと、第１図（ｉｌのように
、ポリイミド樹脂Ｂ３にスルーホーノドパターン６か転
写される。同時に、有機系ホトレノスト膜５が酸素プラ
ズマにより除去さＪする。
よりドライエツチングを行うと、第１図（ｉｌのように
、ポリイミド樹脂Ｂ３にスルーホーノドパターン６か転
写される。同時に、有機系ホトレノスト膜５が酸素プラ
ズマにより除去さＪする。
次に、スルーホール底面のＡｌ酸化物除去之３よび洗浄
の目的で、スルファミン酸あるいはフッ酸の水溶液に全
体を浸漬する。この時、同時に、Ａｌ膜４の表面も、酸
化物除去および洗浄がなされる。
の目的で、スルファミン酸あるいはフッ酸の水溶液に全
体を浸漬する。この時、同時に、Ａｌ膜４の表面も、酸
化物除去および洗浄がなされる。
次に、中間膜としてのＡｔ’膜４を残したまま、その表
面上およびスルーホ−ルを含む全面に、第２層配線金属
（第２の配線層材料）としてＡｊ’膜７を１．０〜１．
５声厚に形成し、その後、通常のホトリソ・エツチング
工程により前記Ａｌｙｆ；！、７をパターニングするこ
とにより、第１図（ｇｌに示すよう ・に、残存Ａｊ膜
７からなる第２層配線パターン（第２の配線層）を形成
する。
面上およびスルーホ−ルを含む全面に、第２層配線金属
（第２の配線層材料）としてＡｊ’膜７を１．０〜１．
５声厚に形成し、その後、通常のホトリソ・エツチング
工程により前記Ａｌｙｆ；！、７をパターニングするこ
とにより、第１図（ｇｌに示すよう ・に、残存Ａｊ膜
７からなる第２層配線パターン（第２の配線層）を形成
する。
次に、鳩中あるいはＮ２中で４００〜５００℃て熱処理
を行うと、第１図（ｈｌのように、Ａｌ膜４とＡｌ膜７
が境界面で互い（こ溶けあって単一のへｌ膜Ｓとなる。
を行うと、第１図（ｈｌのように、Ａｌ膜４とＡｌ膜７
が境界面で互い（こ溶けあって単一のへｌ膜Ｓとなる。
これで、ポリイミド樹脂を層間絶縁膜とするＡ１２層配
線構造が形成されたオつけである。
線構造が形成されたオつけである。
（発明の効果）
以上説明したように、この発明の方法では、中間膜とし
て、下層配線材料（第１の配線層材料）あるいは上層配
線材料（第２の配線層材＄４）と同種の材料全円いたの
で、中間膜を、そのまま上層配線材料として用いること
ができる。そのため、従来技術のように中間膜を除去す
る必要がなく、中間膜を除去する工程を省（ことができ
、加えて、中間膜除去工程によるスルーホール底面や層
間絶縁膜表面のダメージや汚染を防止てきる。
て、下層配線材料（第１の配線層材料）あるいは上層配
線材料（第２の配線層材＄４）と同種の材料全円いたの
で、中間膜を、そのまま上層配線材料として用いること
ができる。そのため、従来技術のように中間膜を除去す
る必要がなく、中間膜を除去する工程を省（ことができ
、加えて、中間膜除去工程によるスルーホール底面や層
間絶縁膜表面のダメージや汚染を防止てきる。
第１図（ｎ）ないしくｈ）はこの発明の半導体素子の多
層配線形成方法の一実施例を工程順に示す断面図である
。 １ 半導体基板、２− Ａｌ配線パターン、３ ポリイ
ミド樹脂膜、４−Ａｌ膜、５ 有機系ホトレジスト膜、
６ スルーホールパクーノ、７．８−Ａｌ膜。 第１図
層配線形成方法の一実施例を工程順に示す断面図である
。 １ 半導体基板、２− Ａｌ配線パターン、３ ポリイ
ミド樹脂膜、４−Ａｌ膜、５ 有機系ホトレジスト膜、
６ スルーホールパクーノ、７．８−Ａｌ膜。 第１図
Claims (2)
- （１）半導体基板上に第１の配線層を設ける工程と、そ
の第１の配線層上に酸素プラズマによってエッチングで
きる層間絶縁膜を設ける工程と、その層間絶縁膜上に、
前記第１の配線層材料あるいは後述する第２の配線層材
料と同種の材料による中間膜を設ける工程と、その中間
膜にホトリソ技術により開孔部を形成する工程と、その
開孔部より、酸素プラズマにより、前記層間絶縁膜にス
ルーホールを形成する工程と、そのスルーホール内およ
び前記中間膜上を含む全面に第２の配線層材料を設ける
工程と、その第２の配線層材料を、ホトリソ・エッチン
グ技術によりパターニングして第２の配線層を得る工程
とからなる半導体素子の多層配線形成方法。 - （２）第１および第２の配線層材料としてＡｌを、また
、層間絶縁膜としてポリイミド樹脂を用いることを特徴
とする特許請求の範囲第１項記載の半導体素子の多層配
線形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20966984A JPS6188542A (ja) | 1984-10-08 | 1984-10-08 | 半導体素子の多層配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20966984A JPS6188542A (ja) | 1984-10-08 | 1984-10-08 | 半導体素子の多層配線形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6188542A true JPS6188542A (ja) | 1986-05-06 |
Family
ID=16576640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20966984A Pending JPS6188542A (ja) | 1984-10-08 | 1984-10-08 | 半導体素子の多層配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6188542A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6373647A (ja) * | 1986-09-17 | 1988-04-04 | Sanyo Electric Co Ltd | 多層配線の製造方法 |
-
1984
- 1984-10-08 JP JP20966984A patent/JPS6188542A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6373647A (ja) * | 1986-09-17 | 1988-04-04 | Sanyo Electric Co Ltd | 多層配線の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5277749A (en) | Methods and apparatus for relieving stress and resisting stencil delamination when performing lift-off processes that utilize high stress metals and/or multiple evaporation steps | |
| US5240878A (en) | Method for forming patterned films on a substrate | |
| JPS6188542A (ja) | 半導体素子の多層配線形成方法 | |
| US5209815A (en) | Method for forming patterned films on a substrate | |
| JPH0225024A (ja) | 半導体装置の製造方法 | |
| JPS6255703B2 (ja) | ||
| JP3630222B2 (ja) | 半導体装置およびその製造方法 | |
| JP3726578B2 (ja) | 半導体装置の製造方法 | |
| JP2580681B2 (ja) | 半導体装置の製造方法 | |
| JPS61141158A (ja) | バンプ電極形成方法 | |
| JPS615550A (ja) | 半導体装置およびその製造方法 | |
| JP2691175B2 (ja) | パターン化酸化物超伝導膜形成法 | |
| JP2644847B2 (ja) | 多層配線基板及びその製造方法 | |
| JP2537994B2 (ja) | スル―ホ―ルの形成方法 | |
| JPH05152444A (ja) | 半導体装置の製造方法 | |
| KR100252757B1 (ko) | 금속패턴 형성방법 | |
| JPH05243217A (ja) | 半導体装置の製造方法 | |
| JPH02121350A (ja) | 多層配線の形成方法 | |
| JPH05160014A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6193629A (ja) | 半導体装置の製造方法 | |
| JPH04116954A (ja) | 半導体装置の製造方法 | |
| JPH084108B2 (ja) | 半導体装置の製造方法 | |
| JPH04316339A (ja) | 半導体装置の製造方法 | |
| JPH0462956A (ja) | エアブリッジ配線の製造方法 | |
| JPH02151052A (ja) | 半導体装置の製造方法 |