JPS6165572A - 画像伝送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、狭帯域の伝送路を通じて画像信号を伝送する
ために使用する画像伝送装置に関するものである。

従来例の構成とその問題点 従来、画面をブロック化して変化部分のみを伝送しよう
とする時に、変化量の検出は、（１）アナログ信号をそ
のまま比較するか、あるし・は（２）デジタル化した画
像データを演算によって比較して℃・る。

しかしながら上記従来例（１）にお（・ては、入力信号
の速度に合わせて比較するため、検出のタイミングが規
定されてしまい、処理が難しくなるという欠点があった
。また上記従来例（詞においては、データ量が多いため
に、ハードウェアによる処理では回路が複雑になり、ソ
フトウェアによる処理では、時間がかかりすぎるという
欠点があった。

発明の目的 本発明は上記従来例の欠点を除去するものであり、簡単
な回路構成により適切な伝送画素数を決定し、効率の良
い画像伝送を行なうことを目的とするものである。

発明の構成 本発明は上記目的を達成するために、２つの画像メモリ
ーをブロックごとに読み出し、減算回路を通して、その
結果をディジタル−アナログ（ＤｌＡ）変換し、ブロッ
ク内の平均値をとって、それをあらかじめ設定してお（
・た値と比較して、伝送画素数を決定するものであり、
画面の種類に応じた最も効率の良い画像伝送ができると
いう効果を得ろものである。

実施例の説明 以下に本発明の一実施例の構成について図面、とともに
説明する。

第１図において、１，２はランダムアクセスの可能な画
像メモリーである。３は上記画像メモリー１，２の同一
ブロックから読み出したデータの差をとるための減算回
路であり、これは画像の量子化がｎビット（ｎは自然数
）である場合にはｎ個の減算器を並置した構成となる。

４は演算結果をアドレスごとにそろえるためのラッチ、
６はｎビットのＤ１人コンバーターを含むＤ１人変換回
路、６はアナログ信号を積分する積分回路、７はレベル
設定部８で設定したレベルと積分回路６の出力を比較す
る比較回路である。９はホールド回路であり、アドレス
制御回路１ｏへ接続される。

１１は装置全体の制御回路である。

次に上記実施例の動作について説明する。

図面において、画像メモ’）　−Ａ１＋画像メモリー８
２には同一の入力装置からの一定時間を経過した画像デ
ータが書き込まれる。新しい画像が書き込まれると、制
御回路１１によってブロックごとに上記画像メモリ１．
２から同時にデータを読み出して、減算回路３により１
アドレスずつ差を演算し、その結果をラッチ４でラッチ
してＤ１人変換回路５によりアナログ信号に変換し、積
分回路６によってＤＣレベルとして求め、比較回路７に
おいてレベル設定部８で設定された値と比較する。比較
回路７は、コンパレータをｎ個並べれば２のｎ乗ステッ
プの結果を得ることができ、これに基づいてアドレス制
御回路１１は、そのブロックの伝送画素数を決定する。

本実施例においては、画面の変化をＤＣレベルで比較す
るため処理が簡単であり、また、画面の種類に応じて比
較するレベルを変えることにより、適切な伝送画素数を
選択できると（・う利点を有するものである。

発明の効果 本発明は上記のような構成であり、以下に示すを取り扱
うので、伝送レートに合わせた処理ができる。

（ｂ）　　画面の変化をＤＣレベルで比較するため、回
路が簡単である。

（Ｃ）比較設定レベルを可変することにより、伝送画像
の種類に応じた適切な伝送画素数を選択できる。

【図面の簡単な説明】

図は本発明の一実施例における画像伝送装置の系統図で
ある。 １．２・・・・・・画像メモリー、３・・・・・・減算
回路、４・・・・・・ラッチ、５・・・・・・Ｄ１人変
換回路、６・・川・積分回路、７・・・・・・比較回路
、８・・・・・・レベル設定部、９・・・・・・ホール
ド回路、１０・・川・アドレス制御回路、１１・・・・
・・制御回路。

Claims (1)

【特許請求の範囲】
1. デジタル化した画像信号をブロックに分割し、前画面と
   のブロックごとのデータの差を演算し、その結果をディ
   ジタル−アナログ変換して得られるレベルに応じて伝送
   画素数を可変することを特徴とする画像伝送装置。