JPS6155776B2 - - Google Patents
Info
- Publication number
- JPS6155776B2 JPS6155776B2 JP8681077A JP8681077A JPS6155776B2 JP S6155776 B2 JPS6155776 B2 JP S6155776B2 JP 8681077 A JP8681077 A JP 8681077A JP 8681077 A JP8681077 A JP 8681077A JP S6155776 B2 JPS6155776 B2 JP S6155776B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- oxide film
- hole
- metal wiring
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 42
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 38
- 239000007789 gas Substances 0.000 claims description 18
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 9
- 229910052698 phosphorus Inorganic materials 0.000 claims description 9
- 239000011574 phosphorus Substances 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 150000002927 oxygen compounds Chemical class 0.000 claims description 3
- 150000003377 silicon compounds Chemical class 0.000 claims description 3
- 239000012808 vapor phase Substances 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 238000001947 vapour-phase growth Methods 0.000 claims description 2
- 239000002184 metal Substances 0.000 description 20
- 229910004298 SiO 2 Inorganic materials 0.000 description 12
- 238000005530 etching Methods 0.000 description 11
- 239000010410 layer Substances 0.000 description 11
- 238000000034 method Methods 0.000 description 9
- 239000012212 insulator Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical class [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- -1 SiO 0.5 Chemical compound 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
この発明は、半導体装置の製造方法、特に絶縁
膜形成方法に関するものである。
膜形成方法に関するものである。
CVD法（Chemical Vapor Deposition）法にて
形成した二酸化ケイ素（SiO2）膜を層間絶縁膜と
して多層配線を形成する場合を例に取つて、以下
の説明を行う。
形成した二酸化ケイ素（SiO2）膜を層間絶縁膜と
して多層配線を形成する場合を例に取つて、以下
の説明を行う。
第１図ａ〜ｄは多層配線を形成する従来の方法
の主要工程におけるウエーハの縦断面図である。
まず、第１図ａに示すように、公知の方法でシリ
コン（Si）基板１上に第１のSiO2膜２を形成し、
その上に一層目の金属配線３および絶縁物４から
なるプレーナ配線を形成する。次に、第１図ｂに
示すように、金属配線３および絶縁物４上に
CVD法によつて、第２のSiO2膜５を形成する。
つづいて、第１図ｃに示すように、フツ素系のエ
ツチング液により、またはガスプラズマなどのド
ライプロセスを用いて、SiO2膜５を選択的に除
去し、スルーホール６を形成する。さらに第１図
ｄに示すように、第２のSiO2膜５上およびスル
ーホール６内に露出する金属配線３上に二層目の
金属配線７を形成し、一層目の金属配線３と二層
目の金属配線５と接続させることによつて多層配
線を得る。上記のようにして多層配線を形成した
場合、スルーホール６の部分に急峻な段差がある
ため、その部分で金属配線７の厚さが薄くなり、
金属配線７に断線を生じる欠点があつた。
の主要工程におけるウエーハの縦断面図である。
まず、第１図ａに示すように、公知の方法でシリ
コン（Si）基板１上に第１のSiO2膜２を形成し、
その上に一層目の金属配線３および絶縁物４から
なるプレーナ配線を形成する。次に、第１図ｂに
示すように、金属配線３および絶縁物４上に
CVD法によつて、第２のSiO2膜５を形成する。
つづいて、第１図ｃに示すように、フツ素系のエ
ツチング液により、またはガスプラズマなどのド
ライプロセスを用いて、SiO2膜５を選択的に除
去し、スルーホール６を形成する。さらに第１図
ｄに示すように、第２のSiO2膜５上およびスル
ーホール６内に露出する金属配線３上に二層目の
金属配線７を形成し、一層目の金属配線３と二層
目の金属配線５と接続させることによつて多層配
線を得る。上記のようにして多層配線を形成した
場合、スルーホール６の部分に急峻な段差がある
ため、その部分で金属配線７の厚さが薄くなり、
金属配線７に断線を生じる欠点があつた。
この発明は、かかる欠点を解消するためになさ
れたもので、シリコン酸化膜の表面から内部に向
かつてスルーホールの開口部が小さくなるよう上
記スルーホールの側壁部に傾斜をもたせることに
より、上記シリコン酸化膜上および上記スルーホ
ール内に形成される金属配線の断線を防止し得る
新規な半導体装置の製造方法を提供することを目
的とする。
れたもので、シリコン酸化膜の表面から内部に向
かつてスルーホールの開口部が小さくなるよう上
記スルーホールの側壁部に傾斜をもたせることに
より、上記シリコン酸化膜上および上記スルーホ
ール内に形成される金属配線の断線を防止し得る
新規な半導体装置の製造方法を提供することを目
的とする。
この発明は、シリコン酸化膜に形成されるスル
ーホールの側壁部に傾斜をもたせるために、ケイ
素化合物に対する酸素または酸素化合物の流量比
を増大せしめてシリコン酸化膜を気相成長させる
と共に、このシリコン酸化膜に含まれるリンまた
はホウ素のモル濃度を上記気相成長に伴い増大さ
せてシリコン酸化膜を形成し、このようにして形
成されたシリコン酸化膜を選択的にCF4ガスプラ
ズマによつて除去することによりシリコン酸化膜
に形成されるスルーホールの側壁部に傾斜をもた
せるようにしたものである。
ーホールの側壁部に傾斜をもたせるために、ケイ
素化合物に対する酸素または酸素化合物の流量比
を増大せしめてシリコン酸化膜を気相成長させる
と共に、このシリコン酸化膜に含まれるリンまた
はホウ素のモル濃度を上記気相成長に伴い増大さ
せてシリコン酸化膜を形成し、このようにして形
成されたシリコン酸化膜を選択的にCF4ガスプラ
ズマによつて除去することによりシリコン酸化膜
に形成されるスルーホールの側壁部に傾斜をもた
せるようにしたものである。
これにより、シリコン酸化膜の表面部における
CF4ガスプラズマによるエツチング速度はシリコ
ン酸化膜の内部におけるエツチング速度より大き
くなることから、シリコン酸化膜の表面から内部
に向かつてスルーホールの開口部が小さくなるよ
うにスルーホールの側壁部に傾斜をもたせ得るの
で、金属配線の断線を防止し得る。
CF4ガスプラズマによるエツチング速度はシリコ
ン酸化膜の内部におけるエツチング速度より大き
くなることから、シリコン酸化膜の表面から内部
に向かつてスルーホールの開口部が小さくなるよ
うにスルーホールの側壁部に傾斜をもたせ得るの
で、金属配線の断線を防止し得る。
以下、この発明の一実施例を図面を用いて説明
する。
する。
まず、この発明の根拠となつた実験結果につい
て簡単に説明する。N2をキヤリヤガスとし、
SiH4とN2Oガスとによつてシリコン酸化膜の生成
する場合を例にとれば、SiH4に対するN2Oガスの
流量比すなわちN2O／SiH4を８〜350の範囲で変
化させた場合、形成さたシリコン酸化膜のエツチ
ング液によるエツチング速度は350〜1150Å／mn
の範囲で変化した。また、第２図に示すように、
シリコン酸化膜中のリンのモル濃度を０〜10％の
範囲で変化させた場合、CF4ガスプラズマによる
エツチング速度は200〜500Å／minの範囲で変化
した。
て簡単に説明する。N2をキヤリヤガスとし、
SiH4とN2Oガスとによつてシリコン酸化膜の生成
する場合を例にとれば、SiH4に対するN2Oガスの
流量比すなわちN2O／SiH4を８〜350の範囲で変
化させた場合、形成さたシリコン酸化膜のエツチ
ング液によるエツチング速度は350〜1150Å／mn
の範囲で変化した。また、第２図に示すように、
シリコン酸化膜中のリンのモル濃度を０〜10％の
範囲で変化させた場合、CF4ガスプラズマによる
エツチング速度は200〜500Å／minの範囲で変化
した。
そこで、上記の実験結果を多層配線の形成に応
用したこの発明の一実施例を第３図によつて説明
する。第３図はａ〜ｄは上記の実施例の主要工程
におけるウエーハの縦断面図である。まず、第３
図ａに示すように、Si基板１上に第１のSiO2膜２
を形成し、その上に一層目の金属配線３および絶
縁物４からなるプレーナ配線を形成する。この段
階は従来の方法と同じである。次に、第３図ｂに
示すように、、配線層間絶縁膜として、CVD法に
より第２のSiO2膜５ａを成長させる場合、SiH4
の流量を1.5〜2.0c.c.／minの範囲で一定にしてお
き、SiH4に対するN2Oガスの流量比すなわち
N2O／SiH4を８〜350の範囲内で変化させるよう
にN2Oの流量を除々に増加させると共に、シリコ
ン酸化膜５ａに含まれるリンのモル濃度を０％か
ら10％に除々に増加させる。
用したこの発明の一実施例を第３図によつて説明
する。第３図はａ〜ｄは上記の実施例の主要工程
におけるウエーハの縦断面図である。まず、第３
図ａに示すように、Si基板１上に第１のSiO2膜２
を形成し、その上に一層目の金属配線３および絶
縁物４からなるプレーナ配線を形成する。この段
階は従来の方法と同じである。次に、第３図ｂに
示すように、、配線層間絶縁膜として、CVD法に
より第２のSiO2膜５ａを成長させる場合、SiH4
の流量を1.5〜2.0c.c.／minの範囲で一定にしてお
き、SiH4に対するN2Oガスの流量比すなわち
N2O／SiH4を８〜350の範囲内で変化させるよう
にN2Oの流量を除々に増加させると共に、シリコ
ン酸化膜５ａに含まれるリンのモル濃度を０％か
ら10％に除々に増加させる。
この場合、装置の制約によつて、N2Oの流量ま
たはリンの流量を連続的に変化させることが困難
な場合は、段階的に変化させることによつても、
目的を達することができる。次に第３図ｃに示す
ように、シリコン酸化膜５ａの所定の部分をCF4
ガスプラズマを用いて除去すると、エツチング速
度が、シリコン酸化膜５ａの表面に向つて大きく
なつてシリコン酸化膜５ａの表面から内部へ向つ
て緩やかな傾斜をもつた側壁部を有するスルーホ
ール６ａが形成される。
たはリンの流量を連続的に変化させることが困難
な場合は、段階的に変化させることによつても、
目的を達することができる。次に第３図ｃに示す
ように、シリコン酸化膜５ａの所定の部分をCF4
ガスプラズマを用いて除去すると、エツチング速
度が、シリコン酸化膜５ａの表面に向つて大きく
なつてシリコン酸化膜５ａの表面から内部へ向つ
て緩やかな傾斜をもつた側壁部を有するスルーホ
ール６ａが形成される。
そのため、第３図ｄに示すように２層目の金属
配線７ａを形成した場合、金属配線７ａはスルー
ホール６ａの側壁部においても他の部分と同様に
形成され、金属配線７ａの膜厚の薄い部分が生じ
ないから、スルーホール６ａ部における金属配線
７ａの断線を防止できる。
配線７ａを形成した場合、金属配線７ａはスルー
ホール６ａの側壁部においても他の部分と同様に
形成され、金属配線７ａの膜厚の薄い部分が生じ
ないから、スルーホール６ａ部における金属配線
７ａの断線を防止できる。
ここで、SiH4に対するN2Oの流量比を変化させ
ることがＯ／Si比を変化させることに相当する
が、このＯ／Si比を0.5から2.0に連続的に増大さ
せると共に、リン濃度を０モル％から10モル％に
連続的に増大せしめてシリコン酸化膜を形成し、
ついでCF4ガスプラズマによつてシリコン酸化膜
をエツチングすると、CF4プラズマエツチング速
度は第４図の実線で示すように変化する。
ることがＯ／Si比を変化させることに相当する
が、このＯ／Si比を0.5から2.0に連続的に増大さ
せると共に、リン濃度を０モル％から10モル％に
連続的に増大せしめてシリコン酸化膜を形成し、
ついでCF4ガスプラズマによつてシリコン酸化膜
をエツチングすると、CF4プラズマエツチング速
度は第４図の実線で示すように変化する。
この第４図から明らかな如く、CF4プラズマエ
ツチング速度は約40Å／minから約500Å／min
と、ほぼ10倍程度増大することがわかる。
ツチング速度は約40Å／minから約500Å／min
と、ほぼ10倍程度増大することがわかる。
なお、第４図における点線は、リン濃度が０モ
ル％におけるＯ／Si比を増大させたときのCF4プ
ラズマエツチング速度を示すものである。
ル％におけるＯ／Si比を増大させたときのCF4プ
ラズマエツチング速度を示すものである。
このように、上記の方法によりシリコン酸化膜
を形成すると、このシリコン酸化膜の表面部は
SiO0.5のようにシリコンに近い物質となり、表面
部はSiO2のように二酸化シリコンに近い物質と
なる。
を形成すると、このシリコン酸化膜の表面部は
SiO0.5のようにシリコンに近い物質となり、表面
部はSiO2のように二酸化シリコンに近い物質と
なる。
このことは、シリコン酸化膜の表面から内部に
向かつてO2の存在が少なくなり、このため反応
速度が小さくなる。
向かつてO2の存在が少なくなり、このため反応
速度が小さくなる。
一方、シリコン酸化膜とCF4系ガスプラズマと
の反応は、 CF4→Ｃ＋4F* SiO2＋4F*→SiO2＋O2 （Ｆ*は活性化されたフツ素イオンである。） によつて進行する。
の反応は、 CF4→Ｃ＋4F* SiO2＋4F*→SiO2＋O2 （Ｆ*は活性化されたフツ素イオンである。） によつて進行する。
この4F*とSiO2との反応速度が、ほぼエツチ
ング速度と等しくなるので、シリコン酸化膜の表
面部が内部よりエツチング速度が大きくなる。
ング速度と等しくなるので、シリコン酸化膜の表
面部が内部よりエツチング速度が大きくなる。
しかして、上記の方法によつてシリコン酸化膜
の表面から内部に向かつてスルーホールの開口部
が小さくなるようスルーホールの側壁部に傾斜を
もたせることができる。
の表面から内部に向かつてスルーホールの開口部
が小さくなるようスルーホールの側壁部に傾斜を
もたせることができる。
上記の説明においては、SiH4とN2Oガス系で得
られるシリコン酸化膜を例に取つたが、必ずしも
このガス構成に限ることなく、生成温度およびガ
ス流量比を適宜選択することによつて他の反応ガ
ス系、すなわち、ケイ素化合物としてSiH4の代
りにSiCl4，BiHCl3またはSiH2Cl2または酸素化合
物としてN2Oの代りにO2，H2O，CO2またはNO2
などで構成されたガス系にも適用することができ
る。
られるシリコン酸化膜を例に取つたが、必ずしも
このガス構成に限ることなく、生成温度およびガ
ス流量比を適宜選択することによつて他の反応ガ
ス系、すなわち、ケイ素化合物としてSiH4の代
りにSiCl4，BiHCl3またはSiH2Cl2または酸素化合
物としてN2Oの代りにO2，H2O，CO2またはNO2
などで構成されたガス系にも適用することができ
る。
また、リンの代りにホウ素を適用した場合も、
上記実施例と同様の効果を奏することができる。
上記実施例と同様の効果を奏することができる。
さらに、上記の実施例では、多層配線の層間絶
縁膜を形成する場合について述べたが、半導体装
置の製造における不純物の選択拡散用のマスク、
金属配線後の表面保護絶縁膜なども、この発明の
方法によつて作製することによつて、それらに側
壁がゆるやかな傾斜を持つた窓を形成することが
できる。
縁膜を形成する場合について述べたが、半導体装
置の製造における不純物の選択拡散用のマスク、
金属配線後の表面保護絶縁膜なども、この発明の
方法によつて作製することによつて、それらに側
壁がゆるやかな傾斜を持つた窓を形成することが
できる。
以上説明したように、この発明によれば、シリ
コン酸化膜の表面部が内部よりエツチング速度が
大きいので、シリコン酸化膜にスルーホールを形
成してこの上に金属配線を設ける場合、この金属
配線の断線を有効に防止することができる。
コン酸化膜の表面部が内部よりエツチング速度が
大きいので、シリコン酸化膜にスルーホールを形
成してこの上に金属配線を設ける場合、この金属
配線の断線を有効に防止することができる。
第１図ａ〜ｄは多層配線を形成する従来の方法
の主要工程におけるウエーハの縦断面図、第２図
はシリコン酸化膜中のリンのモル濃度に対する
CF4ガスプラズマによるこのシリコン酸化膜のエ
ツチング速度の相関を示す相関図、第３図ａ〜ｄ
は多層配線を形成するこの発明の一実施例の方法
の主要工程におけるウエーハの縦断面図、第４図
はリン濃度を０モル％から10モル％に、かつＯ／
Si比を0.5から2.0に連続的に変化させたときの
CF4プラズマエツチング速度の変化を示す特性図
である。 図において、１はSi基板（半導体基板）、２は
第１のSiO2膜、３は一層目の金属配線（導電性
層）、４は絶縁物、５，５ａはシリコン酸化膜、
６，６ａはスルーホール、７，７ａは二層目の金
属配線である。なお、図中同一符号はそれぞれ同
一または相当部分を示す。
の主要工程におけるウエーハの縦断面図、第２図
はシリコン酸化膜中のリンのモル濃度に対する
CF4ガスプラズマによるこのシリコン酸化膜のエ
ツチング速度の相関を示す相関図、第３図ａ〜ｄ
は多層配線を形成するこの発明の一実施例の方法
の主要工程におけるウエーハの縦断面図、第４図
はリン濃度を０モル％から10モル％に、かつＯ／
Si比を0.5から2.0に連続的に変化させたときの
CF4プラズマエツチング速度の変化を示す特性図
である。 図において、１はSi基板（半導体基板）、２は
第１のSiO2膜、３は一層目の金属配線（導電性
層）、４は絶縁物、５，５ａはシリコン酸化膜、
６，６ａはスルーホール、７，７ａは二層目の金
属配線である。なお、図中同一符号はそれぞれ同
一または相当部分を示す。
Claims (1)
- １ ケイ素化合物に対する酸素または酸素化合物
の流量比を増大せしめてシリコン酸化膜を気相成
長させると共に、このシリコン酸化膜に含まれる
リンまたはホウ素のモル濃度を上記気相成長に伴
なつて増大させてシリコン酸化膜を形成する工程
と上記シリコン酸化膜を選択的にCF4ガスプラズ
マによつて除去し、上記シリコン酸化膜にスルー
ホールを形成する工程とを備え、上記CF4ガスプ
ラズマによつて上記シリコン酸化膜の表面から内
部に向かつて上記スルーホールの開口部が小さく
なるよう上記スルーホールの側壁部に傾斜をもた
せるようにしたことを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8681077A JPS5421289A (en) | 1977-07-19 | 1977-07-19 | Manufacture for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8681077A JPS5421289A (en) | 1977-07-19 | 1977-07-19 | Manufacture for semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5421289A JPS5421289A (en) | 1979-02-17 |
| JPS6155776B2 true JPS6155776B2 (ja) | 1986-11-29 |
Family
ID=13897158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8681077A Granted JPS5421289A (en) | 1977-07-19 | 1977-07-19 | Manufacture for semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5421289A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56142642A (en) * | 1980-04-07 | 1981-11-07 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS59141232A (ja) * | 1983-02-02 | 1984-08-13 | Seiko Instr & Electronics Ltd | 半導体装置の製造方法 |
-
1977
- 1977-07-19 JP JP8681077A patent/JPS5421289A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5421289A (en) | 1979-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4804560A (en) | Method of selectively depositing tungsten upon a semiconductor substrate | |
| US5312773A (en) | Method of forming multilayer interconnection structure | |
| JP3179212B2 (ja) | 半導体装置の製造方法 | |
| US8283258B2 (en) | Selective wet etching of hafnium aluminum oxide films | |
| JPH05304213A (ja) | 半導体装置の製造方法 | |
| JP2002367960A (ja) | 高アスペクト比の開口をエッチングする方法 | |
| US5227191A (en) | Method of forming multilayer interconnection structure | |
| US5217567A (en) | Selective etching process for boron nitride films | |
| US5522520A (en) | Method for forming an interconnection in a semiconductor device | |
| US6461969B1 (en) | Multiple-step plasma etching process for silicon nitride | |
| US6602785B1 (en) | Method of forming a conductive contact on a substrate and method of processing a semiconductor substrate using an ozone treatment | |
| US6847085B2 (en) | High aspect ratio contact surfaces having reduced contaminants | |
| JP2000058643A (ja) | プラグの形成方法 | |
| JPS6155776B2 (ja) | ||
| US6835670B2 (en) | Method of manufacturing semiconductor device | |
| JP2000100926A (ja) | 半導体装置の製造方法及び半導体装置 | |
| US5977608A (en) | Modified poly-buffered isolation | |
| JPS61139026A (ja) | 半導体装置の製造方法 | |
| JP2976442B2 (ja) | 絶縁膜の形成方法 | |
| JP3206943B2 (ja) | Ｓｏｉ基板の製法および半導体装置 | |
| US20010016416A1 (en) | Method for fabricating contact plug | |
| JPH07135247A (ja) | 半導体装置の製造方法 | |
| JPH10294290A (ja) | 半導体装置の製造方法 | |
| JPH05304218A (ja) | 半導体装置の製造方法 | |
| JP2727574B2 (ja) | 半導体装置の製造方法 |