JP2002367960A - 高アスペクト比の開口をエッチングする方法 - Google Patents

高アスペクト比の開口をエッチングする方法

Info

Publication number
JP2002367960A
JP2002367960A JP2002161955A JP2002161955A JP2002367960A JP 2002367960 A JP2002367960 A JP 2002367960A JP 2002161955 A JP2002161955 A JP 2002161955A JP 2002161955 A JP2002161955 A JP 2002161955A JP 2002367960 A JP2002367960 A JP 2002367960A
Authority
JP
Japan
Prior art keywords
etching
containing gas
gas
fluorine
thinning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002161955A
Other languages
English (en)
Other versions
JP3659933B2 (ja
Inventor
Gangadhara S Mathad
ガンガダーラ・エス・マサッド
Siddhartha Panda
シッダーサ・パンダ
Rajlv M Ranade
ラジブ・エム・ラネード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2002367960A publication Critical patent/JP2002367960A/ja
Application granted granted Critical
Publication of JP3659933B2 publication Critical patent/JP3659933B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 シリコン基板内に高アスペクト比の開口をエ
ッチングする方法を提供する。 【解決手段】 臭素含有ガスと，酸素含有ガスと，第１
のフッ素含有ガスとを含む第１の気体混合物を用いて形
成される第１のプラズマで、基板をエッチングする工程
を含む。このエッチング工程は、側壁保護付着物２４を
形成し、この付着物は、開口１４の入口付近に蓄積す
る。この蓄積を減らし、平均エッチング速度を増大させ
るために、側壁保護付着物を、シランと第２のフッ素含
有ガスとを含む混合物を用いて第２のプラズマを形成す
ることによって定期的に薄くする。基板は、全プロセス
中、同じプラズマ反応室チャンバ内に保持され、プラズ
マは薄化工程中、連続して保持される。幅の４０倍より
大きい深さを有するトレンチを、エッチングおよび薄化
の繰り返しサイクルを用いることによって形成できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、マイクロエレクト
ロニク・デバイスの作製の際に、高アスペクト比の深い
開口を基板内にエッチングすることに関する。特に、本
発明は、プラズマ反応室内で、反応性イオンエッチング
・プロセスを用いて、このような開口をエッチングする
ことに関する。
【０００２】
【従来の技術】高アスペクト比の深い開口およびトレン
チをシリコン基板内に作製することが、超大規模集積
（ＵＬＳＩ）処理のいくつかの領域において望まれてい
る。約１５：１より大きい深さ対幅の比を有するトレン
チは、高アスペクト比であるとみなされるが、４０：１
より大きいアスペクト比を有するトレンチが、時々、必
要とされる。
【０００３】反応性イオンエッチング（ＲＩＥ）プロセ
スを用いて、高アスペクト比の開口を作製するために
は、プラズマ反応室が、通常用いられる。ＲＩＥプロセ
スでは、１種以上の気体エッチャントが用いられて、開
口をエッチングすると同時に、エッチング・プロセス中
に側壁保護付着物（passivating deposit）を形成す
る。側壁保護付着物は、エッチングの際に側壁を保護
し、所望のトレンチ・プロファイルを得るのを助ける。
しかし、側壁保護付着物は、基板，マスク，プラズマ反
応室の内面といった他の部分に、蓄積する傾向があるこ
とが知られている。
【０００４】また、開口のアスペクト比は、エッチング
・プロセスに大きな影響を与えることが知られている。
既知のエッチング方法を用いて、高いアスペクト比の開
口を、所望の垂直で滑らかな壁を有して作製すること
は、特に難しい。このような開口を、高エッチング速度
および良スループットで、コスト効果的に作製すること
は、開口が０．１３５μｍ以下の幅を有する新しい製品
に対して重要である。
【０００５】側壁保護付着物を形成するシリコンへの通
常のエッチャント組成物は、臭化水素（ＨＢｒ）と、酸
素（Ｏ2 ）と、六フッ化イオウ（ＳＦ6 ）または三フッ
化窒素（ＮＦ3 ）のようなフッ素含有化合物とを含んで
いる。シラン（ＳｉＨ4 ）のようなシリコン含有ガスを
付加して、シリコン含有量を増大させることができ、お
よび保護付着物の付着を改善して、深い開口をエッチン
グする際に側壁を保護することができる。
【０００６】米国特許第６，１２７，２７８号公報は、
側壁保護付着物を形成するために、ＨＢｒとＯ2 との混
合物を用いるエッチングの第１の工程に、ＨＢｒとＯ2
とＳＦ6 との混合物によるエッチング／クリーニングの
第２の工程を続けて、開口の側壁から、並びに基板表面
およびチャンバ壁から、保護付着物を除去することを開
示している。
【０００７】高アスペクト比の開口を形成する初期の方
法による１つの困難性は、開口の上部付近に、側壁保護
付着物が過剰に蓄積することであると信じられている。
この蓄積は、開口の下部領域への反応性エッチングのイ
オン／中性粒子の挿入を制限し、エッチング速度をかな
り低下させる。しかし、この付着を制御する提案された
すべての方法は、基板をプラズマ反応室から物理的に取
り出すか、あるいはエッチング・プラズマをターンオフ
することを、要求している。これらの方法が必要とする
時間は、スループットを低下させる。このような方法
は、処理時間を増大させるだけでなく、スループットに
悪影響を与え、また、エッチング中の処理パラメータの
大きな変化の結果、開口内に荒いステップ状の壁面を形
成する。
【０００８】
【発明が解決しようとする課題】従来技術の問題点およ
び欠点を考慮すると、本発明の目的は、基板内に高アス
ペクト比の深い開口をエッチングする方法であって、高
い平均エッチング速度および良好なスループットを有す
るエッチング方法を提供することにある。
【０００９】本発明の他の目的は、基板内に高アスペク
ト比の深い開口をエッチングする方法であって、反応室
チャンバから基板を取り出すことなしに、１つのプラズ
マ反応室内で行うことのできる方法を提供することにあ
る。
【００１０】本発明のさらに他の目的は、シリコンまた
は他の半導体材料をエッチングする際の、エッチング挙
動のアスペクト比依存性を低減することにある。
【００１１】本発明のさらに他の目的は、基板内に高ア
スペクトの深い開口をエッチングする方法であって、開
口の壁が滑らかとなるエッチング方法を提供することに
ある。
【００１２】本発明のさらに他の目的は、基板内に高ア
スペクト比の深い開口をエッチングする方法であって、
エッチング・プラズマが連続的に保持されるエッチング
方法を提供することにある。
【００１３】本発明のさらに他の目的は、トレンチをエ
ッチングする方法であって、トレンチ壁領域を増大させ
るエッチング方法を提供することにある。
【００１４】本発明のさらに他の目的は、より深いトレ
ンチをエッチングすることによって、増大したキャパシ
タンスを有する、ダイナミック・ランダムアクセス・メ
モリ（ＤＲＡＭ）セル、および埋込みダイナミック・ラ
ンダムアクセス・メモリ（ｅ−ＤＲＡＭ）セルを構成す
る方法を提供することにある。
【００１５】本発明の他の目的および利点は、一部は明
らかであり、他の部分は明細書から明らかになるであろ
う。
【００１６】
【課題を解決するための手段】当業者には明らかである
上記および他の目的と利点とは、本発明により達成され
る。本発明の第１の態様は、基板内に高アスペクト比の
深い開口をエッチングする方法であって、臭素含有ガス
と，酸素含有ガスと，第１のフッ素含有ガスとを含む第
１の気体混合物を用いて形成される第１のプラズマで、
前記基板をエッチングし、同時に、側壁保護付着物を形
成する工程と、非ハロゲン化水素含有ガスと、第２のフ
ッ素含有ガスとを含む第２の気体混合物を用いて形成さ
れる第２のプラズマで、前記側壁保護付着物を薄化する
工程と、前記エッチング工程および薄化工程を繰り返し
て、前記開口の所望の深さを形成する工程とを含む。
【００１７】好適な方法では、前記非ハロゲン化水素含
有ガスを、シランおよびアンモニアよりなる群から選択
するが、最も好ましくは、モノシランまたはジシランで
ある。前記エッチングおよび側壁保護付着物の薄化のサ
イクル中、基板は、同一のプラズマ・チャンバ内に保持
される。プラズマは、連続して保持され、開口内に滑ら
かな側壁を形成し、およびスループットを高くする。プ
ラズマが連続して保持されていても、エッチング工程中
は、エッチング速度をかなり低くすることができる。
【００１８】前記エッチング工程は、好ましくは、等間
隔をおいて繰り返し、前記側壁保護付着物を薄化する工
程は、また、前記等間隔をおいたエッチング工程とエッ
チング工程との間で、等間隔をおいて繰り返される。エ
ッチングおよび薄化のこのサイクルは、所望の深さに達
するまで繰り返される。所望の深さに到達するために
は、繰り返しは、２サイクル程の少ないサイクル、ない
し２０サイクル以上の多くのサイクルとすることができ
る。本発明は、４０：１以上の深さ対幅の最終比を有す
る開口を形成するのに特に有用である。しかし、アスペ
クト比の小さい開口も、本発明の方法を用いて、有利に
構成することができる。
【００１９】臭素含有ガスは、典型的にＨＢｒである。
第１および第２のフッ素含有ガスは、典型的に、ＮＨ
3 ，ＳＦ6 ，Ｆ2 ，フッ素元素，またはこれらの混合物
である。酸素含有ガスは、好ましくは、Ｏ2 、またはヘ
リウムと混合されたＯ2 である。非ハロゲン化水素含有
ガスは、モノシランまたはジシランのようなシラン、ま
たはアンモニアである。臭素含有ガスまたは酸素含有ガ
スを、側壁保護付着物を薄くする工程中の第２の気体混
合物に含ませることもできる。
【００２０】
【発明の実施の形態】本発明の好適な実施例を、図１〜
図４を参照して説明する。これら図において、同一の参
照番号は、本発明の同一の要素を示している。図中、本
発明の要素は、必ずしもスケール通りに示していない。
【００２１】図１は、基板１０を有するウェハと、基板
１０の上面上にパターニングされたハードマスク・スタ
ック１２とを示す。ハードマスク・スタックは、開口１
４を有している。この開口は、本発明の方法によって、
基板１０内に形成される高アスペクト比の開口の幅を決
定する。
【００２２】開口１４は、従来の方法で、ハードマスク
・スタック１２内に形成され、図１は、開口１４を形成
するために用いられるレジスト材料を図示しないウェハ
を示している。図１のウェハは、本発明の方法を用いる
反応性イオンエッチングのためのプラズマ反応室内に挿
入される前の状態を示している。
【００２３】ハードマスク・スタック１２は、キャップ
酸化物１６を有している。キャップ酸化物１６は、好ま
しくは、プラズマ増強（enhanced）テトラエトキシシラ
ン（ＰＥＴＥＯＳ）層、または同様の普通のキャップ酸
化物膜である。キャップ酸化物層１６の下側は、ボロシ
リケート・ガラス（ＢＳＧ）層またはボロホスホシリケ
ート・ガラス（ＢＰＳＧ）層のような、ドープト酸化物
層１８である。ドープト酸化物層１８の下は、パッド窒
化物膜２０であり、最後は、薄いパッド酸化物層２２で
ある。
【００２４】当業者であれば、他の種類のハードマスク
層が、以下に説明するエッチング工程の際に、基板１０
の表面を適切にマスクするならば、このような他の種類
のハードマスクを、本発明に関連して用いることができ
ることがわかるであろう。基板１０は、通常はシリコン
であるが、他の基板材料を、エッチングすることもでき
る。
【００２５】本発明の方法は、好適には、自然酸化物ブ
レークスルー工程で開始する。この工程では、図１に示
すパターニングされたハードマスクを有するウェハは、
プラズマ反応室内に置かれて、エッチングされ、開口さ
れたシリコン領域の表面上にあるすべての自然酸化物を
除去する。初期のブレークスルー処理工程の目的は、マ
イクロマスクの形成を阻止することである。このマイク
ロマスクが存在するならば、トレンチのエッチングの際
に、荒れた、草のような（grassy）シリコン表面を形成
する。しかし、初期のブレークスルー工程は、ウェハの
外観を大きく変えることはない。しかし、図１の開口１
４の底部に見られるように、基板のシリコンの一部が、
この工程の間にわずかにエッチングされる。
【００２６】本発明にとって適切な初期の自然酸化物ブ
レークスルー・エッチング工程は、臭素含有ガス，フッ
素含有ガス，酸素含有ガスを含む第１の気体混合物を用
いて第１のプラズマを形成する工程を含んでいる。臭素
含有ガスは、好ましくは、１００〜３００ｓｃｃｍのガ
ス流量の臭化水素（ＨＢｒ）である。フッ素含有ガス
は、好適には、４〜２５ｓｃｃｍのガス流量の三フッ化
窒素（ＮＦ3 ）である。酸素含有ガスは、好適には、最
大２５ｓｃｃｍのガス流量の酸素（Ｏ2 ）またはヘリウ
ム酸素混合ガス（Ｈｅ−Ｏ2 ）である。
【００２７】ブレークスルー工程に適切な他のプロセス
・パラメータは、５００ワットのＲＦ電力，２０〜１５
０℃の範囲のウェハ電極温度，２．６６×１０2 〜３．
９９×１０3 Ｐａ（２〜３０ｔｏｒｒ）のウェハ裏面ヘ
リウム圧，２．６６×１０3〜３．９９×１０4 Ｐａ
（２０〜３００ｍｔｏｒｒ）の反応室圧を含んでいる。
【００２８】基板表面を、ブレークスルー工程でクリー
ニングした後、繰り返しシーケンスのエッチング工程を
用いて、開口１４を深くする。繰り返しシーケンスの各
エッチングは、側壁保護付着物を形成する。この側壁保
護付着物は、同一のプラズマ反応室内で、プラズマを連
続的に保持して行われる薄化（ｔｈｉｎｎｉｎｇ）工程
で薄くされる。
【００２９】ブレークスルー工程後の初期エッチング工
程は、好適には、少なくとも、臭素含有ガスと，第１の
フッ素含有ガスと，酸素含有ガスとを含む前記したもの
と同じ気体混合物を用いて行う。しかし、ＲＩＥ処理に
おいて有用な、他の臭素含有ガス，フッ素含有ガス，お
よび／または酸素含有ガスは、必要ならば、既知のエッ
チング方法に従って、上述したＨＢｒ，ＮＦ3 ，Ｏ2 と
置き換えることができる。例えば、六フッ化イオウ（Ｓ
Ｆ6 ），フッ素分子（Ｆ2 ），または他の負電荷のフッ
素含有ガスは、ＮＦ3 と置き換えることができる。ＲＦ
電力を変えること、好ましくは増大することを除いて、
ブレークスルー工程に対して前述したのと同じプロセス
条件を、この第１のエッチング工程に用いることができ
る。エッチング工程に適切な電力範囲は、２００〜３，
０００ワットである。
【００３０】初期のエッチング工程の結果を、図２に示
す。図からわかるように、初期のエッチング工程は、エ
ッチング・プロセスの中に、側壁を保護する側壁保護付
着物２４を形成する。しかし、側壁保護付着物は、蓄積
して、ハードマスク１２付近、特に参照番号２６で示さ
れる領域において、開口１４の幅を、最終的に制限す
る。エッチング工程が進むにつれて、反応性エッチャン
ト・イオンが、領域２６での狭くなった開口を通って、
トレンチの底部の露出されたシリコン基板表面に達する
のが、次第に、より困難となる。
【００３１】エッチング速度が許容できないレベルにま
で低下すると、初期のエッチング工程は停止し、過剰な
側壁保護付着物２４は、薄化工程で、部分的または完全
に除去される。初期のエッチング工程は、開口１４が所
望の最終深さの５〜５０％に達するまで、普通に続けら
れる。したがって、上述した種類の少なくとも２つのエ
ッチング工程を要し、および非常に高いアスペクト比の
開口およびトレンチを形成するためには、２０以上の多
くのエッチング工程を要する。
【００３２】各エッチング工程が終了した後、側壁保護
付着物は、少なくとも、非ハロゲン化水素含有ガスと、
第２のフッ素含有ガスとを含む第２の気体混合物を用い
て形成された第２のプラズマにより、薄くされ、または
除去される。第２のフッ素含有ガスは、初期のエッチン
グ工程で用いられた第１のフッ素含有ガスと同じガスと
してもよく、あるいはしなくてもよい。典型的に、六フ
ッ化イオウ（ＳＦ6 ），三フッ化窒素（ＮＦ3 ），また
はフッ素分子（Ｆ2 ）を、フッ素含有ガスに用いること
ができる。他のフッ素含有負電荷ガスに、置き換えるこ
とができる。
【００３３】しかし、非ハロゲン化水素含有ガスは、好
ましくは、シランＳｉx Ｈ2x+2 である。しかし、アン
モニア（ＮＨ3 ）のような他のガスを用いることもでき
る。シランは、モノシランまたはジシランとすることが
でき、好ましくはヘリウムと前混合される。酸素（Ｏ
2 ），ヘリウムおよび酸素の所定の混合物，または他の
既知の酸素含有ガスをも用いることができる。
【００３４】さらに、ＨＢｒのような臭素含有ガスを、
薄化工程の際に、任意に用いることができる。薄化工程
の際に、臭素含有ガスが用いられるならば、臭素含有ガ
スは、エッチング工程の際に用いられる臭素含有ガスの
流量に比べて低い流量で用いるのが好ましい。
【００３５】薄化工程のための適切なプロセス・パラメ
ータは、２０〜２５０℃のウェハ電極温度，２．６６×
１０2 〜３．９９×１０3 Ｐａ（２〜３０ｔｏｒｒ）の
ウェハ裏面ヘリウム圧力，２．６６×１０3 〜３．９９
×１０4 Ｐａ（２０〜３００ｍｔｏｒｒ）の反応室圧力
を含む。薄化工程のための適切なガスおよび流量の例
は、ヘリウムと前混合された最大２５０ｓｃｃｍのシラ
ン，最大２５ｓｃｃｍのＳＦ6 ，任意の０〜５ｓｃｃｍ
のＯ2 またはＨｅ−Ｏ2 ，０〜１００ｓｃｃｍのＨＢｒ
を含む。ＲＦ電力は、２００〜３，０００ワットの範囲
で変えることができる。側壁付着物薄化工程は、典型的
には、先行するエッチング工程の期間の５〜５０％の期
間、実行される。
【００３６】本発明は、いかなるオペレーション理論
（ｔｈｅｏｒｙ ｏｆ ｏｐｅｒａｔｉｏｎ）によって
制限されないが、フッ素含有ガスと非ハロゲン化水素含
有ガスの混合物は、プラズマ相でフッ化水素（ＨＦ）を
形成し、このことが側壁保護付着物の厚さを減少させる
ものと信じられている。典型的な薄化工程の結果を、図
３に示す。
【００３７】薄化工程中に、ある程度のエッチングが行
われるが、エッチング工程中のエッチング速度に比べ
て、エッチング速度はかなり低減している。これは、臭
素含有ガスの流量が、ゼロに、またはエッチング工程の
際に用いられる流量より低い流量に低減されることによ
る。
【００３８】上述した工程のすべては、同一の反応室チ
ャンバ内で行われていることに注意すべきである。この
ことは、ブレークダウン工程，初期のエッチング工程，
第１の薄化工程，エッチングおよび薄化の各連続するサ
イクル中に、プラズマが連続して保持されることを可能
にする。その結果、反応室チャンバからウェハを取り出
すことを必要とする従来技術の方法に比べて、スループ
ットが非常に大きくなる。
【００３９】第１の薄化工程が終了した後、前述したエ
ッチングのための同一のプロセス・パラメータで、前述
した第１の気体混合物を用いて、第２のエッチング工程
を行う。流量およびチャンバ圧は、ブレークスルー工程
で説明したものと同じであり、ウェハ温度および供給Ｒ
Ｆ電力は、初期エッチング工程において説明したものと
同じである。
【００４０】図４は、第２のエッチング工程の終了時の
開口を示す。図２，３，４と比較するとわかるように、
薄化工程は、２８で示した領域のトレンチの上部領域を
拡げ、第２のエッチング工程は、３０で示した領域の開
口をかなり狭くしている。開口の上部付近の厚い側壁付
着物の結果、各エッチング工程の際、エッチング速度が
低下する。従って、側壁保護付着物を薄くする工程は、
各エッチング工程が終了した後、前述したように繰り返
される。
【００４１】薄化工程が続くエッチングのサイクルは、
開口１４の所望の深さが実現されるまで、繰り返され
る。繰り返されるエッチング工程および薄化工程は、高
アスペクト比を有するクリーンな垂直面を有する開口を
形成する。１５：１から４０：１まで、あるいはそれ以
上のアスペクト比を有する開口が、この方法によって容
易に形成される。この方法は、０．１３５μｍより小さ
い幅を有する高アスペクト比の深いトレンチおよび開口
を形成するのに適している。
【００４２】エッチング工程の期間および薄化工程の期
間は、スループットを最大にするように調整することが
できる。この方法の典型的な実施において、各サイクル
におけるエッチング時間は、１〜５分の範囲内であり、
薄化工程は、各エッチングおよび薄化の全サイクルの時
間を、５〜５０％だけ増大させる。エッチング工程およ
び薄化工程は、等間隔をおいて好適に繰り返される。し
かし、このことは、本発明にとっては、本質的なことで
はない。
【００４３】まとめとして、本発明の構成に関して以下
の事項を開示する。 （１）基板内に高アスペクト比の開口をエッチングする
方法であって、臭素含有ガスと，酸素含有ガスと，第１
のフッ素含有ガスとを含む第１の気体混合物を用いて形
成される第１のプラズマで、前記基板をエッチングする
工程を含み、このエッチング工程は、同時に、側壁保護
付着物を形成し、非ハロゲン化水素含有ガスと、第２の
フッ素含有ガスとを含む第２の気体混合物を用いて形成
される第２のプラズマで、前記側壁保護付着物を薄化す
る工程と、前記エッチング工程および薄化工程を繰り返
して、前記開口の所望の深さを形成する工程と、を含む
方法。 （２）前記非ハロゲン化水素含有ガスを、シランおよび
アンモニアよりなる群から選択する、上記（１）に記載
の方法。 （３）前記非ハロゲン化水素含有ガスは、モノシランま
たはジシランである、上記（１）に記載の方法。 （４）前記第２の気体混合物は、さらに臭素含有ガスを
含む、上記（１）に記載の方法。 （５）前記臭素含有ガスを、前記薄化工程中に、前記第
２の気体混合物に与え、このときの流量は、前記エッチ
ング工程中に前記第１の気体混合物に与えられた前記臭
素含有ガスの流量よりも小さい、上記（４）に記載の方
法。 （６）前記第２の気体混合物は、さらに酸素含有ガスを
含む、上記（１）に記載の方法。 （７）前記エッチング工程を、等間隔をおいて繰り返
し、前記側壁保護付着物を薄化する工程を、また、前記
等間隔をおいたエッチング工程とエッチング工程との間
で、等間隔をおいて繰り返す、上記（１）に記載の方
法。 （８）前記第１気体混合物中の前記臭素含有ガスは、Ｈ
Ｂｒである、上記（１）に記載の方法。 （９）前記第１および第２のフッ素含有ガスを、ＮＦ3
と，ＳＦ6 と，フッ素分子と、フッ素元素と，これらの
混合物とからなる群から選択する上記（１）に記載の方
法。 （１０）前記第１および第２のフッ素含有ガスは、ＮＦ
3 である上記（１）に記載の方法。 （１１）前記エッチング工程および前記側壁保護付着物
をエッチングおよび薄化する工程は、少なくとも２回繰
り返す、上記（１）に記載の方法。 （１２）前記エッチング工程および薄化工程を、１つの
プラズマ反応室内で行い、前記基板を前記プラズマ反応
室から取り出さない、上記（１）に記載の方法。 （１３）前記エッチング工程および薄化工程を、前記開
口が、開口の幅よりも少なくとも１５倍大きい深さを有
するまで繰り返す、上記（１）に記載の方法。 （１４）前記エッチング工程および薄化工程を、前記開
口が、開口の幅よりも少なくとも４０倍大きい深さを有
するまで繰り返す、上記（１）に記載の方法。 （１５）前記基板をエッチングする工程中の前記臭素含
有ガスは、ＨＢｒであり、前記基板をエッチングする工
程は、１００〜３００ｓｃｃｍの流量で、ＨＢｒガスを
与える工程を含む、上記（１）に記載の方法。 （１６）前記基板をエッチングする工程中の前記フッ素
含有ガスは、ＮＦ3 であり、前記基板をエッチングする
工程は、４〜２５ｓｃｃｍの流量で、ＮＦ3 ガスを与え
る工程を含む、上記（１）に記載の方法。 （１７）前記基板をエッチングする工程中の前記酸素含
有ガスは、Ｏ2 、またはヘリウムと混合されたＯ2 であ
り、前記基板をエッチングする工程は、最大２５ｓｃｃ
ｍの流量で、酸素含有ガスを与える工程を含む、上記
（１）に記載の方法。 （１８）側壁保護付着物を薄化する前記工程中の前記第
２のフッ素含有ガスは、ＳＦ6 であり、前記側壁保護付
着物を薄化する工程は、最大２５ｓｃｃｍの流量で、前
記第２のフッ素含有ガスを与える工程を含む、上記
（１）に記載の方法。 （１９）側壁保護付着物を薄化する前記工程中の前記非
ハロゲン化水素含有ガスは、シランであり、前記側壁保
護付着物を薄化する工程は、最大２５０ｓｃｃｍの流量
で、前記シランを与える工程を含む、上記（１）に記載
の方法。 （２０）基板内に高アスペクト比の開口をエッチングす
る方法であって、臭素含有ガスと、酸素含有ガスと、Ｎ
Ｆ3 ，ＳＦ6 ，Ｆ2 ，フッ素元素，これらの混合物より
なる群から選択された第１のフッ素含有ガスとを含む第
１の気体混合物を用いて形成される第１のプラズマで、
前記基板をエッチングする工程を含み、このエッチング
工程は、同時に、側壁保護付着物を形成し、シランおよ
びアンモニアよりなる群から選択された非ハロゲン化水
素含有ガスと、ＮＦ3 ，ＳＦ6 ，フッ素原素，これらの
混合物よりなる群から選択された第２のフッ素含有ガス
とを含む第２の気体混合物を用いて形成される第２のプ
ラズマで、前記側壁保護付着物を薄化する工程と、前記
エッチング工程および薄化工程を繰り返して、前記開口
の所望の深さを形成する工程と、を含む方法。
【図面の簡単な説明】
【図１】基板と、形成すべきトレンチの幅を定める開口
を有するパターニングされたハードマスクとを示す図で
ある。
【図２】本発明の方法に従って、エッチングの初期工程
が終了して、トレンチを初期深さにした後のトレンチを
示す図であり、本発明の方法によって形成された側壁保
護付着物を示し、側壁保護付着物は、トレンチの上部を
狭くし、エッチャントがトレンチに入るのを制限してい
る状態を示す。
【図３】本発明に従って、側壁保護付着物を薄化する工
程が終了した後の図２のトレンチを示す図である。
【図４】エッチングの第２の工程が終了して、トレンチ
を増大した深さにした後のトレンチを示す図であり、本
発明の方法によって形成された側壁保護付着物の上部を
狭くし、エッチャントがトレンチに入るのを制限してい
る状態を示す。
【符号の説明】
１０ 基板 １２ ハードマスク・スタック １４ 開口 １６ キャップ酸化物 １８ ドープト酸化物層 ２０ パッド窒化物膜 ２２ 薄いパッド酸化物層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ガンガダーラ・エス・マサッド アメリカ合衆国 12603 ニューヨーク州 ポウキープシー スパー ウェイ ５ (72)発明者 シッダーサ・パンダ アメリカ合衆国 12508 ニューヨーク州 ビーコン ヴァン ホーン サークル 15 ナンバー シー (72)発明者 ラジブ・エム・ラネード アメリカ合衆国 10509 ニューヨーク州 ブリュースター ノエル コート ２ Ｆターム(参考） 5F004 CA01 DA00 DA17 DA18 DA22 DA26 DB01 EA06 EA13 EA28 EB04 EB05 EB08

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】基板内に高アスペクト比の開口をエッチン
    グする方法であって、 臭素含有ガスと，酸素含有ガスと，第１のフッ素含有ガ
    スとを含む第１の気体混合物を用いて形成される第１の
    プラズマで、前記基板をエッチングする工程を含み、こ
    のエッチング工程は、同時に、側壁保護付着物を形成
    し、 非ハロゲン化水素含有ガスと、第２のフッ素含有ガスと
    を含む第２の気体混合物を用いて形成される第２のプラ
    ズマで、前記側壁保護付着物を薄化する工程と、 前記エッチング工程および薄化工程を繰り返して、前記
    開口の所望の深さを形成する工程と、を含む方法。
  2. 【請求項２】前記非ハロゲン化水素含有ガスを、シラン
    およびアンモニアよりなる群から選択する、請求項１に
    記載の方法。
  3. 【請求項３】前記非ハロゲン化水素含有ガスは、モノシ
    ランまたはジシランである、請求項１に記載の方法。
  4. 【請求項４】前記第２の気体混合物は、さらに臭素含有
    ガスを含む、請求項１に記載の方法。
  5. 【請求項５】前記臭素含有ガスを、前記薄化工程中に、
    前記第２の気体混合物に与え、このときの流量は、前記
    エッチング工程中に前記第１の気体混合物に与えられた
    前記臭素含有ガスの流量よりも小さい、請求項４に記載
    の方法。
  6. 【請求項６】前記第２の気体混合物は、さらに酸素含有
    ガスを含む、請求項１に記載の方法。
  7. 【請求項７】前記エッチング工程を、等間隔をおいて繰
    り返し、前記側壁保護付着物を薄化する工程を、また、
    前記等間隔をおいたエッチング工程とエッチング工程と
    の間で、等間隔をおいて繰り返す、請求項１に記載の方
    法。
  8. 【請求項８】前記第１気体混合物中の前記臭素含有ガス
    は、ＨＢｒである、請求項１に記載の方法。
  9. 【請求項９】前記第１および第２のフッ素含有ガスを、
    ＮＦ3 と，ＳＦ6 と，フッ素分子と、フッ素元素と，こ
    れらの混合物とからなる群から選択する請求項１に記載
    の方法。
  10. 【請求項１０】前記第１および第２のフッ素含有ガス
    は、ＮＦ3 である請求項１に記載の方法。
  11. 【請求項１１】前記エッチング工程および前記側壁保護
    付着物を薄化する工程は、少なくとも２回繰り返す、請
    求項１に記載の方法。
  12. 【請求項１２】前記エッチング工程および薄化工程を、
    １つのプラズマ反応室内で行い、前記基板を前記プラズ
    マ反応室から取り出さない、請求項１に記載の方法。
  13. 【請求項１３】前記エッチング工程および薄化工程を、
    前記開口が、開口の幅よりも少なくとも１５倍大きい深
    さを有するまで繰り返す、請求項１に記載の方法。
  14. 【請求項１４】前記エッチング工程および薄化工程を、
    前記開口が、開口の幅よりも少なくとも４０倍大きい深
    さを有するまで繰り返す、請求項１に記載の方法。
  15. 【請求項１５】前記基板をエッチングする工程中の前記
    臭素含有ガスは、ＨＢｒであり、前記基板をエッチング
    する工程は、１００〜３００ｓｃｃｍの流量で、ＨＢｒ
    ガスを与える工程を含む、請求項１に記載の方法。
  16. 【請求項１６】前記基板をエッチングする工程中の前記
    フッ素含有ガスは、ＮＦ3 であり、前記基板をエッチン
    グする工程は、４〜２５ｓｃｃｍの流量で、ＮＦ3 ガス
    を与える工程を含む、請求項１に記載の方法。
  17. 【請求項１７】前記基板をエッチングする工程中の前記
    酸素含有ガスは、Ｏ2 、またはヘリウムと混合されたＯ
    2 であり、前記基板をエッチングする工程は、最大２５
    ｓｃｃｍの流量で、酸素含有ガスを与える工程を含む、
    請求項１に記載の方法。
  18. 【請求項１８】側壁保護付着物を薄化する前記工程中の
    前記第２のフッ素含有ガスは、ＳＦ6であり、前記側壁
    保護付着物を薄化する工程は、最大２５ｓｃｃｍの流量
    で、前記第２のフッ素含有ガスを与える工程を含む、請
    求項１に記載の方法。
  19. 【請求項１９】側壁保護付着物を薄化する前記工程中の
    前記非ハロゲン化水素含有ガスは、シランであり、前記
    側壁保護付着物を薄化する工程は、最大２５０ｓｃｃｍ
    の流量で、前記シランを与える工程を含む、請求項１に
    記載の方法。
  20. 【請求項２０】基板内に高アスペクト比の開口をエッチ
    ングする方法であって、 臭素含有ガスと、酸素含有ガスと、ＮＦ3 ，ＳＦ6 ，Ｆ
    2 ，フッ素元素，これらの混合物よりなる群から選択さ
    れた第１のフッ素含有ガスとを含む第１の気体混合物を
    用いて形成される第１のプラズマで、前記基板をエッチ
    ングする工程を含み、このエッチング工程は、同時に、
    側壁保護付着物を形成し、 シランおよびアンモニアよりなる群から選択された非ハ
    ロゲン化水素含有ガスと、ＮＦ3 ，ＳＦ6 ，フッ素原
    素，これらの混合物よりなる群から選択された第２のフ
    ッ素含有ガスとを含む第２の気体混合物を用いて形成さ
    れる第２のプラズマで、前記側壁保護付着物を薄化する
    工程と、 前記エッチング工程および薄化工程を繰り返して、前記
    開口の所望の深さを形成する工程と、を含む方法。
JP2002161955A 2001-06-05 2002-06-03 高アスペクト比の開口をエッチングする方法 Expired - Fee Related JP3659933B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/874109 2001-06-05
US09/874,109 US6743727B2 (en) 2001-06-05 2001-06-05 Method of etching high aspect ratio openings

Publications (2)

Publication Number Publication Date
JP2002367960A true JP2002367960A (ja) 2002-12-20
JP3659933B2 JP3659933B2 (ja) 2005-06-15

Family

ID=25362992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002161955A Expired - Fee Related JP3659933B2 (ja) 2001-06-05 2002-06-03 高アスペクト比の開口をエッチングする方法

Country Status (4)

Country Link
US (1) US6743727B2 (ja)
JP (1) JP3659933B2 (ja)
DE (1) DE10224935A1 (ja)
TW (1) TW544793B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006000978A (ja) * 2004-06-18 2006-01-05 Konica Minolta Holdings Inc シリコン基板加工方法、光学素子用金型、光学素子用金型母型、光学素子及び回折格子
WO2008062600A1 (en) 2006-11-22 2008-05-29 Sumitomo Precision Products Co., Ltd. Silicon structure with opening having high aspect ratio, method for manufacturing the silicon structure, apparatus for manufacturing the silicon structure, program for manufacturing the silicon structure, and method for manufacturing etching mask for the silicon structure
US7718254B2 (en) 2004-11-09 2010-05-18 Sharp Kabushiki Kaisha Method of forming pores in crystal substrate, and crystal substrate containing pores formed by the same
WO2011018900A1 (ja) * 2009-08-14 2011-02-17 株式会社アルバック エッチング方法
KR20110118704A (ko) * 2009-01-31 2011-10-31 어플라이드 머티어리얼스, 인코포레이티드 에칭을 위한 방법 및 장치
JP2012174850A (ja) * 2011-02-21 2012-09-10 Tokyo Electron Ltd 基板処理方法及び記憶媒体
JP2022163040A (ja) * 2018-01-15 2022-10-25 アプライド マテリアルズ インコーポレイテッド 遠隔プラズマによる酸化へのアルゴン添加

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6921725B2 (en) * 2001-06-28 2005-07-26 Micron Technology, Inc. Etching of high aspect ratio structures
US6846745B1 (en) * 2001-08-03 2005-01-25 Novellus Systems, Inc. High-density plasma process for filling high aspect ratio structures
US6596654B1 (en) 2001-08-24 2003-07-22 Novellus Systems, Inc. Gap fill for high aspect ratio structures
US7067440B1 (en) 2001-08-24 2006-06-27 Novellus Systems, Inc. Gap fill for high aspect ratio structures
JP4504684B2 (ja) * 2001-12-27 2010-07-14 東京エレクトロン株式会社 エッチング方法
JP3703780B2 (ja) * 2002-06-11 2005-10-05 株式会社シマノ 自転車用ハブブレーキ装置
US7977390B2 (en) * 2002-10-11 2011-07-12 Lam Research Corporation Method for plasma etching performance enhancement
US7022615B2 (en) * 2002-11-26 2006-04-04 Matsushita Electric Industrial Co., Ltd. Plasma processing method
US7122485B1 (en) 2002-12-09 2006-10-17 Novellus Systems, Inc. Deposition profile modification through process chemistry
JP4184851B2 (ja) * 2003-03-31 2008-11-19 東京エレクトロン株式会社 プラズマ処理方法
US6916746B1 (en) * 2003-04-09 2005-07-12 Lam Research Corporation Method for plasma etching using periodic modulation of gas chemistry
US6893938B2 (en) * 2003-04-21 2005-05-17 Infineon Technologies Ag STI formation for vertical and planar transistors
US7163896B1 (en) 2003-12-10 2007-01-16 Novellus Systems, Inc. Biased H2 etch process in deposition-etch-deposition gap fill
US7476621B1 (en) 2003-12-10 2009-01-13 Novellus Systems, Inc. Halogen-free noble gas assisted H2 plasma etch process in deposition-etch-deposition gap fill
US7344996B1 (en) 2005-06-22 2008-03-18 Novellus Systems, Inc. Helium-based etch process in deposition-etch-deposition gap fill
US7037847B2 (en) * 2004-05-28 2006-05-02 Hitachi Global Storage Technologies Netherlands, B.V. Methods for fabricating read sensor for magnetic heads with reduced read track width
US7217658B1 (en) 2004-09-07 2007-05-15 Novellus Systems, Inc. Process modulation to prevent structure erosion during gap fill
US7176039B1 (en) 2004-09-21 2007-02-13 Novellus Systems, Inc. Dynamic modification of gap fill process characteristics
US7381451B1 (en) 2004-11-17 2008-06-03 Novellus Systems, Inc. Strain engineering—HDP thin film with tensile stress for FEOL and other applications
JP4564342B2 (ja) 2004-11-24 2010-10-20 大日本印刷株式会社 多層配線基板およびその製造方法
US7235478B2 (en) * 2005-01-12 2007-06-26 Intel Corporation Polymer spacer formation
US7211525B1 (en) 2005-03-16 2007-05-01 Novellus Systems, Inc. Hydrogen treatment enhanced gap fill
JP4512533B2 (ja) * 2005-07-27 2010-07-28 住友精密工業株式会社 エッチング方法及びエッチング装置
US20070048980A1 (en) * 2005-08-24 2007-03-01 International Business Machines Corporation Method for post-rie passivation of semiconductor surfaces for epitaxial growth
US7910489B2 (en) * 2006-02-17 2011-03-22 Lam Research Corporation Infinitely selective photoresist mask etch
US20070202700A1 (en) * 2006-02-27 2007-08-30 Applied Materials, Inc. Etch methods to form anisotropic features for high aspect ratio applications
US7482245B1 (en) 2006-06-20 2009-01-27 Novellus Systems, Inc. Stress profile modulation in STI gap fill
US20080124937A1 (en) * 2006-08-16 2008-05-29 Songlin Xu Selective etching method and apparatus
US7560360B2 (en) * 2006-08-30 2009-07-14 International Business Machines Corporation Methods for enhancing trench capacitance and trench capacitor
US20080286978A1 (en) * 2007-05-17 2008-11-20 Rong Chen Etching and passivating for high aspect ratio features
US20090065820A1 (en) * 2007-09-06 2009-03-12 Lu-Yang Kao Method and structure for simultaneously fabricating selective film and spacer
JPWO2009041214A1 (ja) * 2007-09-28 2011-01-20 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
CN101903989B (zh) * 2007-12-21 2013-04-17 朗姆研究公司 硅结构的制造和带有形貌控制的深硅蚀刻
US7863180B2 (en) * 2008-05-06 2011-01-04 International Business Machines Corporation Through substrate via including variable sidewall profile
US8133797B2 (en) 2008-05-16 2012-03-13 Novellus Systems, Inc. Protective layer to enable damage free gap fill
US8173547B2 (en) * 2008-10-23 2012-05-08 Lam Research Corporation Silicon etch with passivation using plasma enhanced oxidation
US9018098B2 (en) * 2008-10-23 2015-04-28 Lam Research Corporation Silicon etch with passivation using chemical vapor deposition
JP2010272758A (ja) * 2009-05-22 2010-12-02 Hitachi High-Technologies Corp 被エッチング材のプラズマエッチング方法
TWI490943B (zh) * 2010-01-26 2015-07-01 Ulvac Inc 乾式蝕刻方法
US8574447B2 (en) * 2010-03-31 2013-11-05 Lam Research Corporation Inorganic rapid alternating process for silicon etch
WO2012008179A1 (ja) * 2010-07-12 2012-01-19 住友精密工業株式会社 エッチング方法
US9330975B2 (en) * 2012-05-31 2016-05-03 Micron Technology, Inc. Integrated circuit substrates comprising through-substrate vias and methods of forming through-substrate vias
JP6141855B2 (ja) * 2012-09-18 2017-06-07 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
US9064812B2 (en) * 2013-09-05 2015-06-23 Applied Materials, Inc. Aspect ratio dependent etch (ARDE) lag reduction process by selective oxidation with inert gas sputtering
CN104637867B (zh) * 2013-11-15 2017-11-10 中微半导体设备(上海)有限公司 硅通孔刻蚀方法
US10083893B2 (en) * 2014-01-30 2018-09-25 Toshiba Memory Corporation Semiconductor device and semiconductor device manufacturing method
US20150371889A1 (en) * 2014-06-20 2015-12-24 Applied Materials, Inc. Methods for shallow trench isolation formation in a silicon germanium layer
US10541250B2 (en) 2015-12-29 2020-01-21 Toshiba Memory Corporation Method for manufacturing semiconductor device
KR101979068B1 (ko) * 2016-11-14 2019-05-15 한국과학기술원 계단 형상의 표면을 갖는 마스터 몰드 및 그 제작 방법
JP2019121750A (ja) * 2018-01-11 2019-07-22 東京エレクトロン株式会社 エッチング方法およびエッチング装置
CN108751124B (zh) * 2018-05-21 2020-05-12 赛莱克斯微***科技（北京）有限公司 一种制作带有沟道或空腔的半导体结构的方法
CN110534425B (zh) * 2018-09-18 2022-09-16 北京北方华创微电子装备有限公司 深硅刻蚀方法、深硅槽结构及半导体器件
US11437242B2 (en) * 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
CN111243950B (zh) * 2020-01-16 2023-12-22 北京北方华创微电子装备有限公司 一种刻蚀方法
US11171012B1 (en) * 2020-05-27 2021-11-09 Tokyo Electron Limited Method and apparatus for formation of protective sidewall layer for bow reduction
TWI759754B (zh) * 2020-06-03 2022-04-01 台灣奈米碳素股份有限公司 製作半導體裝置的溝槽結構的乾式蝕刻製程
JP7463238B2 (ja) * 2020-09-08 2024-04-08 キオクシア株式会社 半導体製造装置および半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4784720A (en) * 1985-05-03 1988-11-15 Texas Instruments Incorporated Trench etch process for a single-wafer RIE dry etch reactor
US4855017A (en) * 1985-05-03 1989-08-08 Texas Instruments Incorporated Trench etch process for a single-wafer RIE dry etch reactor
JPH08321484A (ja) 1995-05-24 1996-12-03 Nec Corp 半導体装置の製造方法
JP3351183B2 (ja) * 1995-06-19 2002-11-25 株式会社デンソー シリコン基板のドライエッチング方法及びトレンチ形成方法
DE19641288A1 (de) 1996-10-07 1998-04-09 Bosch Gmbh Robert Verfahren zum anisotropen Plasmaätzen verschiedener Substrate
JP3568749B2 (ja) * 1996-12-17 2004-09-22 株式会社デンソー 半導体のドライエッチング方法
US6127278A (en) 1997-06-02 2000-10-03 Applied Materials, Inc. Etch process for forming high aspect ratio trenched in silicon
US6069091A (en) * 1997-12-29 2000-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ sequential silicon containing hard mask layer/silicon layer plasma etch method
US6093655A (en) * 1998-02-12 2000-07-25 Micron Technology, Inc. Plasma etching methods
WO1999067817A1 (en) 1998-06-22 1999-12-29 Applied Materials, Inc. Silicon trench etching using silicon-containing precursors to reduce or avoid mask erosion
US6583065B1 (en) * 1999-08-03 2003-06-24 Applied Materials Inc. Sidewall polymer forming gas additives for etching processes
US6235643B1 (en) * 1999-08-10 2001-05-22 Applied Materials, Inc. Method for etching a trench having rounded top and bottom corners in a silicon substrate

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006000978A (ja) * 2004-06-18 2006-01-05 Konica Minolta Holdings Inc シリコン基板加工方法、光学素子用金型、光学素子用金型母型、光学素子及び回折格子
US7718254B2 (en) 2004-11-09 2010-05-18 Sharp Kabushiki Kaisha Method of forming pores in crystal substrate, and crystal substrate containing pores formed by the same
WO2008062600A1 (en) 2006-11-22 2008-05-29 Sumitomo Precision Products Co., Ltd. Silicon structure with opening having high aspect ratio, method for manufacturing the silicon structure, apparatus for manufacturing the silicon structure, program for manufacturing the silicon structure, and method for manufacturing etching mask for the silicon structure
KR101795658B1 (ko) * 2009-01-31 2017-11-08 어플라이드 머티어리얼스, 인코포레이티드 에칭을 위한 방법 및 장치
KR20110118704A (ko) * 2009-01-31 2011-10-31 어플라이드 머티어리얼스, 인코포레이티드 에칭을 위한 방법 및 장치
KR101712348B1 (ko) * 2009-01-31 2017-03-06 어플라이드 머티어리얼스, 인코포레이티드 에칭을 위한 방법 및 장치
US20120171869A1 (en) * 2009-08-14 2012-07-05 Yasuhiro Morikawa Etching method
JPWO2011018900A1 (ja) * 2009-08-14 2013-01-17 株式会社アルバック エッチング方法
US8993449B2 (en) * 2009-08-14 2015-03-31 Ulvac, Inc. Etching method
CN102473633A (zh) * 2009-08-14 2012-05-23 株式会社爱发科 蚀刻方法
WO2011018900A1 (ja) * 2009-08-14 2011-02-17 株式会社アルバック エッチング方法
JP2012174850A (ja) * 2011-02-21 2012-09-10 Tokyo Electron Ltd 基板処理方法及び記憶媒体
JP2022163040A (ja) * 2018-01-15 2022-10-25 アプライド マテリアルズ インコーポレイテッド 遠隔プラズマによる酸化へのアルゴン添加
JP7474805B2 (ja) 2018-01-15 2024-04-25 アプライド マテリアルズ インコーポレイテッド 遠隔プラズマによる酸化へのアルゴン添加

Also Published As

Publication number Publication date
TW544793B (en) 2003-08-01
US6743727B2 (en) 2004-06-01
DE10224935A1 (de) 2002-12-19
JP3659933B2 (ja) 2005-06-15
US20020179570A1 (en) 2002-12-05

Similar Documents

Publication Publication Date Title
JP3659933B2 (ja) 高アスペクト比の開口をエッチングする方法
US6380095B1 (en) Silicon trench etch using silicon-containing precursors to reduce or avoid mask erosion
JP5273482B2 (ja) 半導体処理のための方法
US6284666B1 (en) Method of reducing RIE lag for deep trench silicon etching
US6569774B1 (en) Method to eliminate striations and surface roughness caused by dry etch
US6074959A (en) Method manifesting a wide process window and using hexafluoropropane or other hydrofluoropropanes to selectively etch oxide
US6362109B1 (en) Oxide/nitride etching having high selectivity to photoresist
US6583065B1 (en) Sidewall polymer forming gas additives for etching processes
KR100432984B1 (ko) 텅스텐에대하여높은식각선택비를가지는등방성실리콘식각방법
JP2010503207A5 (ja)
JPH0927483A (ja) 酸化物層のエッチング方法
JPH1092798A (ja) 単結晶シリコンのエッチング方法
US20010027022A1 (en) Methods of forming materials over uneven surface topologies, and methods of forming insulative materials over and between conductive lines
JP2994374B2 (ja) トレンチ内のカラ―酸化物の形成方法
US6569776B2 (en) Method of removing silicon nitride film formed on a surface of a material with a process gas containing a higher-order fluorocarbon in combination with a lower-order fluorocarbon
US20050136686A1 (en) Gap-fill method using high density plasma chemical vapor deposition process and method of manufacturing integrated circuit device
US6372634B1 (en) Plasma etch chemistry and method of improving etch control
US6440858B1 (en) Multi-layer hard mask for deep trench silicon etch
JPH09246239A (ja) 金属膜のエッチング方法
US6461969B1 (en) Multiple-step plasma etching process for silicon nitride
JPH04303929A (ja) シリコン基板をトレンチ・エッチングするための方法
JPH06283477A (ja) 半導体装置の製造方法
JPH0817170B2 (ja) 半導体装置のエッチング方法
JP2002025978A (ja) 半導体装置用ボトル型ディープトレンチの製造方法
JPS6155776B2 (ja)

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041019

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050114

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050315

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090325

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees