JP2727574B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2727574B2 JP2727574B2 JP63191667A JP19166788A JP2727574B2 JP 2727574 B2 JP2727574 B2 JP 2727574B2 JP 63191667 A JP63191667 A JP 63191667A JP 19166788 A JP19166788 A JP 19166788A JP 2727574 B2 JP2727574 B2 JP 2727574B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- silicon oxide
- oxide film
- tungsten
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、特に、高集
積の半導体集積回路装置の製造に適用して好適なもので
ある。
積の半導体集積回路装置の製造に適用して好適なもので
ある。
本発明による半導体装置の製造方法は、基板上に形成
された導電層を覆うようにプラズマCVD法による酸化シ
リコン膜以外の絶縁膜を形成する工程と、絶縁膜上にプ
ラズマCVD法により酸化シリコン膜を形成する工程と、
酸化シリコン膜及び絶縁膜の所定部分を除去して導電層
の上に接続孔を形成する工程と、接続孔の内部に、シラ
ンによるタングステン化合物の還元反応によりタングス
テンを選択成長させる工程とを有することにより、タン
グステンの選択成長の選択性の向上を図り、半導体装置
の設計やプロセスの変更を最小限に抑え、特に絶縁膜と
してリンを含む酸化シリコン膜を用いた場合にはアルカ
リイオンの侵入によるトランジスタ特性の劣化等を防止
することができるようにしたものである。
された導電層を覆うようにプラズマCVD法による酸化シ
リコン膜以外の絶縁膜を形成する工程と、絶縁膜上にプ
ラズマCVD法により酸化シリコン膜を形成する工程と、
酸化シリコン膜及び絶縁膜の所定部分を除去して導電層
の上に接続孔を形成する工程と、接続孔の内部に、シラ
ンによるタングステン化合物の還元反応によりタングス
テンを選択成長させる工程とを有することにより、タン
グステンの選択成長の選択性の向上を図り、半導体装置
の設計やプロセスの変更を最小限に抑え、特に絶縁膜と
してリンを含む酸化シリコン膜を用いた場合にはアルカ
リイオンの侵入によるトランジスタ特性の劣化等を防止
することができるようにしたものである。
近年、高集積の半導体集積回路装置においては、拡散
層または金属配線上に形成したコンタクトホールまたは
スルーホールの内部にタングステン（Ｗ）を選択成長さ
せて埋め、その上に金属配線を形成することにより拡散
層または金属配線とのコンタクトをとる技術が用いられ
始めている。
層または金属配線上に形成したコンタクトホールまたは
スルーホールの内部にタングステン（Ｗ）を選択成長さ
せて埋め、その上に金属配線を形成することにより拡散
層または金属配線とのコンタクトをとる技術が用いられ
始めている。
従来、このＷの選択成長は、水素（H2）による六フッ
化タングステン（WF6）の還元反応により行われてい
る。しかし、この場合の反応温度は400〜600℃と高いた
め、融点の低いアルミニウム（Al）の配線上に形成され
たスルーホールの内部にＷを選択成長させる場合のよう
に許容最高プロセス温度が450℃程度に制限される場合
には、このH2還元反応によるＷの選択成長方法を用いる
ことは困難であった。
化タングステン（WF6）の還元反応により行われてい
る。しかし、この場合の反応温度は400〜600℃と高いた
め、融点の低いアルミニウム（Al）の配線上に形成され
たスルーホールの内部にＷを選択成長させる場合のよう
に許容最高プロセス温度が450℃程度に制限される場合
には、このH2還元反応によるＷの選択成長方法を用いる
ことは困難であった。
一方、より低温でＷを選択成長させることが可能な方
法として、シラン（SiH4）によるWF6の還元反応により
Ｗを選択成長させる方法が知られている。この方法によ
れば、180〜400℃程度の低温でＷを選択成長させること
ができるので、Al配線上にＷを選択成長させる場合にも
用いることができる。
法として、シラン（SiH4）によるWF6の還元反応により
Ｗを選択成長させる方法が知られている。この方法によ
れば、180〜400℃程度の低温でＷを選択成長させること
ができるので、Al配線上にＷを選択成長させる場合にも
用いることができる。
しかし、本発明者の検討によれば、スルーホールが形
成される層間絶縁膜が特にリンシリケートガラス（PS
G）膜である場合には、Ｗの選択成長時にこのPSG膜の表
面にＷの核が成長してしまい、Ｗの選択成長の選択性が
悪いという問題があった。
成される層間絶縁膜が特にリンシリケートガラス（PS
G）膜である場合には、Ｗの選択成長時にこのPSG膜の表
面にＷの核が成長してしまい、Ｗの選択成長の選択性が
悪いという問題があった。
従って本発明の目的は、タングステンの選択成長の選
択性の向上を図ることができ、また、半導体装置の設計
やプロセスの変更を最小限に抑えることができ、場合に
よってはさらにアルカリイオンの侵入によるトランジス
タ特性の劣化等を防止することができる半導体装置の製
造方法を提供することにある。
択性の向上を図ることができ、また、半導体装置の設計
やプロセスの変更を最小限に抑えることができ、場合に
よってはさらにアルカリイオンの侵入によるトランジス
タ特性の劣化等を防止することができる半導体装置の製
造方法を提供することにある。
本発明者は、上述の問題を解決するために種々実験を
行った結果、Ｗの選択成長時の下地がプラズマCVD（Che
mical Vapor Deposition）法により形成された酸化シリ
コン（SiOx）膜である場合にはこのSiOx膜上にはほとん
どＷが成長しないことを見出した。
行った結果、Ｗの選択成長時の下地がプラズマCVD（Che
mical Vapor Deposition）法により形成された酸化シリ
コン（SiOx）膜である場合にはこのSiOx膜上にはほとん
どＷが成長しないことを見出した。
本発明は、このような本発明者が独自の実験により得
た知見に基づいて案出されたものである。
た知見に基づいて案出されたものである。
すなわち、本発明による半導体装置の製造方法は、基
板（１、２）上に形成された導電層（３、４）を覆うよ
うにプラズマCVD法による酸化シリコン膜以外の絶縁膜
（５）を形成する工程と、絶縁膜（５）上にプラズマCV
D法により酸化シリコン膜（６）を形成する工程と、酸
化シリコン膜（６）及び絶縁膜（５）の所定部分を除去
して導電層（３、４）の上に接続孔（H1、H2）を形成す
る工程と、接続孔（H1、H2）の内部に、シランによるタ
ングステン化合物の還元反応によりタングステン（７、
８）を選択成長させる工程とを有する。
板（１、２）上に形成された導電層（３、４）を覆うよ
うにプラズマCVD法による酸化シリコン膜以外の絶縁膜
（５）を形成する工程と、絶縁膜（５）上にプラズマCV
D法により酸化シリコン膜（６）を形成する工程と、酸
化シリコン膜（６）及び絶縁膜（５）の所定部分を除去
して導電層（３、４）の上に接続孔（H1、H2）を形成す
る工程と、接続孔（H1、H2）の内部に、シランによるタ
ングステン化合物の還元反応によりタングステン（７、
８）を選択成長させる工程とを有する。
上記酸化シリコン膜（６）の膜厚が約20nm以下である
と膜中のピンホールが増加して選択成長の選択性が低下
するおそれがあるので、この酸化シリコン膜（６）の膜
厚は約20nm程度以上とするのが好ましい。
と膜中のピンホールが増加して選択成長の選択性が低下
するおそれがあるので、この酸化シリコン膜（６）の膜
厚は約20nm程度以上とするのが好ましい。
上記した手段によれば、プラズマCVD法により形成さ
れた酸化シリコン膜（６）上ではタングステンの成長が
ほとんど起きず、選択成長させるべき表面にのみタング
ステンが成長する。これによって、タングステンの選択
成長の選択性の向上を図ることができる。また、タング
ステンの選択成長のためのプラズマCVD法による酸化シ
リコン膜は膜厚数10nmと薄くてよいため、半導体装置の
設計やプロセスの変更を最小限に抑えることができる。
さらに、PSG膜に代表されるリンを含む酸化シリコン膜
はアルカリイオンに対するバリア性が高いので、絶縁膜
としてこのリンを含む酸化シリコン膜を用いた場合に
は、アルカリイオンの侵入によるトランジスタ特性の劣
化等を防止することができる。
れた酸化シリコン膜（６）上ではタングステンの成長が
ほとんど起きず、選択成長させるべき表面にのみタング
ステンが成長する。これによって、タングステンの選択
成長の選択性の向上を図ることができる。また、タング
ステンの選択成長のためのプラズマCVD法による酸化シ
リコン膜は膜厚数10nmと薄くてよいため、半導体装置の
設計やプロセスの変更を最小限に抑えることができる。
さらに、PSG膜に代表されるリンを含む酸化シリコン膜
はアルカリイオンに対するバリア性が高いので、絶縁膜
としてこのリンを含む酸化シリコン膜を用いた場合に
は、アルカリイオンの侵入によるトランジスタ特性の劣
化等を防止することができる。
以下、本発明の一実施例について図面を参照しながら
説明する。
説明する。
第１図Ａ〜第１図Ｃは本発明の一実施例による半導体
集積回路装置の製造方法を工程順に示す。
集積回路装置の製造方法を工程順に示す。
本実施例においては、第１図Ａに示すように、あらか
じめ拡散層等（図示せず）が形成された例えばシリコン
（Si）の基板のような半導体基板１の上に形成された例
えばSiO2膜のような絶縁膜２の上に例えばAlから成る一
層目の配線３、４を形成した後、例えばCVD法により例
えばリン（Ｐ）を4.5重量％含むPSG膜５を層間絶縁膜と
して全面に形成する。このPSG膜５の膜厚は例えば600nm
程度である。次に、PSG膜５の全面にプラズマCVD法によ
り例えば膜厚が50nm程度のSiOx膜（以下、ｐ−SiOx膜と
いう）６を低温で形成する。このプラズマCVDの際の反
応ガスとしては、（SiH4＋N2O）、TEOS（テトタエトキ
シシラン）、（TEOS＋O2）等を用いることができる。
じめ拡散層等（図示せず）が形成された例えばシリコン
（Si）の基板のような半導体基板１の上に形成された例
えばSiO2膜のような絶縁膜２の上に例えばAlから成る一
層目の配線３、４を形成した後、例えばCVD法により例
えばリン（Ｐ）を4.5重量％含むPSG膜５を層間絶縁膜と
して全面に形成する。このPSG膜５の膜厚は例えば600nm
程度である。次に、PSG膜５の全面にプラズマCVD法によ
り例えば膜厚が50nm程度のSiOx膜（以下、ｐ−SiOx膜と
いう）６を低温で形成する。このプラズマCVDの際の反
応ガスとしては、（SiH4＋N2O）、TEOS（テトタエトキ
シシラン）、（TEOS＋O2）等を用いることができる。
次に、これらのｐ−SiOx膜６及び層間絶縁膜５の所定
部分を例えば反応性イオンエッチング（RIE）により基
板表面と垂直方向に順次異方性エッチングして、第１図
Ｂに示すように、配線３、４の上にそれぞれスルーホー
ルH1、H2を形成する。
部分を例えば反応性イオンエッチング（RIE）により基
板表面と垂直方向に順次異方性エッチングして、第１図
Ｂに示すように、配線３、４の上にそれぞれスルーホー
ルH1、H2を形成する。
次に、例えば下式で表されるSiH4によるWF6の還元反
応によりＷの選択成長を行う。この成長は180〜400℃の
範囲内の温度、例えば280℃で行う。
応によりＷの選択成長を行う。この成長は180〜400℃の
範囲内の温度、例えば280℃で行う。
WF6（ｇ）＋SiH4（ｇ） →Ｗ（ｓ）＋SiF4（ｇ）＋2H2（ｇ） これによって、第１図Ｃに示すように、スルーホール
H1、H2内にＷが選択成長し、これらのスルーホールH1、
H2の内部がそれぞれW7、８により埋められる。この際、
ｐ−SiOx膜６の上にはＷはほとんど成長しない。
H1、H2内にＷが選択成長し、これらのスルーホールH1、
H2の内部がそれぞれW7、８により埋められる。この際、
ｐ−SiOx膜６の上にはＷはほとんど成長しない。
この後、例えばAlから成る二層目の配線（図示せず）
の形成等の工程を経て、目的とする半導体集積回路装置
が完成される。
の形成等の工程を経て、目的とする半導体集積回路装置
が完成される。
以上のように、この実施例によれば、非成長領域の表
面をｐ−SiOx膜６で覆った状態でSiH4によるWF6の還元
反応によりＷの選択成長を行っているので、この非成長
領域の表面にはＷの成長は起きず、スルーホールH1、H2
の内部にのみＷが選択成長する。これによって、Ｗの選
択成長の選択性の向上を図ることができる。また、Ｗの
選択成長を低温で行うことができるので、上述のように
Al配線上にＷを選択成長させることができる。
面をｐ−SiOx膜６で覆った状態でSiH4によるWF6の還元
反応によりＷの選択成長を行っているので、この非成長
領域の表面にはＷの成長は起きず、スルーホールH1、H2
の内部にのみＷが選択成長する。これによって、Ｗの選
択成長の選択性の向上を図ることができる。また、Ｗの
選択成長を低温で行うことができるので、上述のように
Al配線上にＷを選択成長させることができる。
さらに、Na+のようなアルカリイオンに対するバリア
性の高いPSG膜５を層間絶縁膜として用いているので、
アルカリイオンの侵入によるトランジスタ特性の劣化等
を防止することができ、これによって半導体集積回路装
置の信頼性の向上を図ることができる。
性の高いPSG膜５を層間絶縁膜として用いているので、
アルカリイオンの侵入によるトランジスタ特性の劣化等
を防止することができ、これによって半導体集積回路装
置の信頼性の向上を図ることができる。
本実施例によるＷの選択成長方法は、MOSLSI、バイポ
ーラLSI、バイポーラ−CMOSLSI等の各種の半導体集積回
路装置の製造への適用が可能である。
ーラLSI、バイポーラ−CMOSLSI等の各種の半導体集積回
路装置の製造への適用が可能である。
以上、本発明の実施例につき具体的に説明したが、本
発明は、上述の実施例に限定されるものではなく、本発
明の技術的思想に基づく各種の変形が可能である。
発明は、上述の実施例に限定されるものではなく、本発
明の技術的思想に基づく各種の変形が可能である。
例えば、上述の実施例においては、一層目の配線３、
４上に形成されたスルーホールH1、H2をＷで埋める場合
について説明したが、本発明は、例えば半導体基板１中
に形成された拡散層上に形成されたコンタクトホールを
Ｗで埋める場合にも適用することが可能である。また、
上述の実施例においては、層間絶縁膜としてPSG膜５を
用いているが、この層間絶縁膜としてはPSG膜５と異な
る絶縁膜を用いることも可能である。
４上に形成されたスルーホールH1、H2をＷで埋める場合
について説明したが、本発明は、例えば半導体基板１中
に形成された拡散層上に形成されたコンタクトホールを
Ｗで埋める場合にも適用することが可能である。また、
上述の実施例においては、層間絶縁膜としてPSG膜５を
用いているが、この層間絶縁膜としてはPSG膜５と異な
る絶縁膜を用いることも可能である。
以上述べたように、本発明によれば、タングステンの
選択成長の選択性の向上を図ることができ、半導体装置
の設計やプロセスの変更を最小限に抑えることができ、
絶縁膜としてリンを含む酸化シリコン膜を用いた場合に
はアルカリイオンの侵入によるトランジスタ特性の劣化
等を防止することができる。
選択成長の選択性の向上を図ることができ、半導体装置
の設計やプロセスの変更を最小限に抑えることができ、
絶縁膜としてリンを含む酸化シリコン膜を用いた場合に
はアルカリイオンの侵入によるトランジスタ特性の劣化
等を防止することができる。
第１図Ａ〜第１図Ｃは本発明の一実施例による半導体集
積回路装置の製造方法を工程順に示す断面図である。 図面における主要な符号の説明 1:半導体基板、３、4:一層目の配線、 5:PSG膜、6:p−SiOx膜、７、8:W、H1、H2:スルーホー
ル。
積回路装置の製造方法を工程順に示す断面図である。 図面における主要な符号の説明 1:半導体基板、３、4:一層目の配線、 5:PSG膜、6:p−SiOx膜、７、8:W、H1、H2:スルーホー
ル。
Claims (1)
- 【請求項１】基板上に形成された導電層を覆うようにプ
ラズマCVD法による酸化シリコン膜以外の絶縁膜を形成
する工程と、 上記絶縁膜上にプラズマCVD法により酸化シリコン膜を
形成する工程と、 上記酸化シリコン膜及び上記絶縁膜の所定部分を除去し
て上記導電層の上に接続孔を形成する工程と、 上記接続孔の内部に、シランによるタングステン化合物
の還元反応によりタングステンを選択成長させる工程と を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63191667A JP2727574B2 (ja) | 1988-07-30 | 1988-07-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63191667A JP2727574B2 (ja) | 1988-07-30 | 1988-07-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0240919A JPH0240919A (ja) | 1990-02-09 |
| JP2727574B2 true JP2727574B2 (ja) | 1998-03-11 |
Family
ID=16278454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63191667A Expired - Fee Related JP2727574B2 (ja) | 1988-07-30 | 1988-07-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2727574B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6425321A (en) * | 1987-07-20 | 1989-01-27 | Nec Corp | Optical storage device |
| JPH0225568A (ja) * | 1988-07-15 | 1990-01-29 | Hitachi Ltd | 微細孔の金属穴埋め方法 |
-
1988
- 1988-07-30 JP JP63191667A patent/JP2727574B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0240919A (ja) | 1990-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5413962A (en) | Multi-level conductor process in VLSI fabrication utilizing an air bridge | |
| US5614765A (en) | Self aligned via dual damascene | |
| US5607880A (en) | Method of fabricating multilevel interconnections in a semiconductor integrated circuit | |
| KR100231764B1 (ko) | 반도체장치의 콘텍트부분 형성방법 | |
| JPH05304213A (ja) | 半導体装置の製造方法 | |
| JPH1116918A (ja) | 銅配線構造およびその製造方法 | |
| US4983543A (en) | Method of manufacturing a semiconductor integrated circuit having an interconnection wire embedded in a protective layer covering the semiconductor integrated circuit | |
| US5607878A (en) | Contact plug forming method | |
| JPH07135188A (ja) | 半導体装置の製造方法 | |
| JPS63147347A (ja) | 半導体装置 | |
| JP2727574B2 (ja) | 半導体装置の製造方法 | |
| JP3246046B2 (ja) | 高融点金属膜の堆積方法 | |
| US5455198A (en) | Method for fabricating tungsten contact plug | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JP2702007B2 (ja) | 半導体装置の製造方法 | |
| JPH053170A (ja) | ブランケツトタングステンプラグ形成法 | |
| JPH0272629A (ja) | 半導体装置の製造方法 | |
| JPH05308056A (ja) | 半導体装置の製造方法 | |
| JP3245942B2 (ja) | ２層配線構造のマスクｒｏｍのプログラム方法 | |
| JP2900718B2 (ja) | 半導体装置及びその製造方法 | |
| KR100342976B1 (ko) | 반도체소자의금속배선및그형성방법 | |
| JPS62269340A (ja) | 絶縁分離層にあけられた接触孔にタングステンを充填する方法 | |
| JP2000077417A (ja) | 半導体素子の配線形成方法 | |
| JPH04127425A (ja) | 半導体集積回路の製造方法 | |
| JP2782912B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |