JPS6155677B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は電子計算機と接続して使用するに好適
なラスタスキヤン方式のデイスプレイ装置に係
り、特にグラフイツクな情報を表示するに好適な
デイスプレイ装置に関する。

第１図に一般的なラスタ走査形グラフイツクデ
イスプレイシステムのブロツク構成を示す。すな
わち、グラフイツクデイスプレイ装置は、電子計
算機やキーボードその他の外部情報源１００との
データの授受を行い、外部情報源１００からのデ
ータを基に、１画面分の表示データを保持するリ
フレツシユメモリ及びその制御回路３００に対し
て、表示に必要なデータあるいは制御信号を出力
するとともに、映像制御部４００に表示タイミン
グ信号を出力するグラフイツクプロセツサ２００
と、リフレツシユメモリ及びその制御回路３００
からの表示データとグラフイツクプロセツサ２０
０からの表示タイミングに基づいて表示用の映像
信号を発生する映像制御部４００及び映像信号を
CRT（Cathode Ray Tube）面上に可視像とし
て映出する表示部５００から成つている。

ここで、面図形を描く要求が起きた時、１画面
分の表示データを保持するリフレツシユメモリの
面図形全ドツトに対応する全アドレスに面図形の
表示データを書込むという方法が従来から行われ
ている。しかし、この方法では面図形の全ドツト
に相当する分だけリフレツシユメモリに書込むた
め、処理速度が遅いという欠点がある。

この欠点を改善するために、リフレツシユメモ
リの面図形の輪郭線に対応するアドレスにその表
示データを記憶し、水平走査において奇数番目に
読出される輪郭線の表示データをフリツプフロツ
プに記憶し、偶数番目に読出される輪郭線のアド
レスでフリツプフロツプをリセツトし、このフリ
ツプフロツプが“１”にセツトされている間、表
示する技術が述べられている。これにより面図形
の表示は高速化されるが、面図形が重なつた場合
にはリフレツシユメモリに書込む表示データの修
正が必要であり、この処理が複雑で時間がかか
る。

またフルドツトメモリと垂直座標に対応する数
のレジスタを有し、面図形の輪郭線の垂直アドレ
スに対応するレジスタに輪郭線のｘ座標値を極大
点及び水平点を除いて登録し、既にあるｘ座標が
登録されているならば、登録しようとしたｘ座標
と既に登録されているｘ座標の間フルドツトメモ
リのビツトを反転させて面図形を描く方法が考え
られているが、この方法も処理速度が遅いという
欠点がある。

本発明の目的は上記欠点を除去し、簡単なハー
ドウエアでカラーの面図形の表示のための処理を
高速に行ないうるデイスプレイ装置を提供するに
ある。

本発明は、面図形を表示するに際し、面図形の
輪郭線のみをカラーコードメモリに書込み、面か
そうでないかを面コードメモリに書込み、読出し
時すなわち表示時において面コードメモリの出力
によつて輪郭線内なら輪郭線のカラーコードを出
力し、輪郭線外ならそのアドレスのカラーコード
を出力するよう制御するものである。

本発明の推奨される一実施例においては、２つ
のメモリに輪郭線が書込まれた後、水平走査にし
たがつてメモリの内容を読出し、読出しアドレス
が輪郭線内なら、輪郭線のカラーコードと読出し
アドレスのカラーコードとを論理演算してカラー
コードメモリのそのアドレスに書込み、輪郭線外
なら読出しアドレスのカラーコードをカラーコー
ドメモリのそのアドレスに書込む。また同時に面
コードメモリに０を書込んで次に描く面図形を書
込める状態にし高速に多重の面図形処理を可能に
している。

以下本発明の一実施例を図面によつて説明す
る。

第２図は本発明の一実施例を示す。これは第１
図のグラフイツクデイスプレイシステムのリフレ
ツシユメモリ及び制御回路３００の部分に相当す
る。

この例では、表示カラーコードを記憶する表示
カラーコードメモリ３１０、面図形制御データを
記憶する面コードメモリ３１１、グラフイツクプ
ロセツサ２００から出力される面図形の時にはそ
の輪郭を示す書込用のアドレス信号６０２と表示
用のアドレス信号６０３を受けて２つのメモリ３
１０と３１１に適切なるアドレスを出力するメモ
リ読出・書込アドレス制御回路７００及びグラフ
イツクプロセツサ２００から出力されるカラーコ
ード６００と面図形か線図形かを示す面コード６
０１及び制御回路７００から出力される書込制御
信号６０６を受けて制御回路７００がアクセスし
たアドレスにデータを書込み、書込まれたデータ
から面図形を発生するメモリ読出・書込データ制
御回路７０１から構成される。

以下これについて詳述する。

グラフイツクプロセツサ２００から、表示する
図形のカラーコード６００、その図形が面図形で
あるか線図形であるかを示す面コード６０１、図
形の輪郭のアドレスを示す書込みアドレス信号６
０２、表示カラーコードメモリ３１０と面コード
メモリ３１１の表示用の読出しアドレス６０３及
び表示の水平帰線時間内にレジスタ３１８をリセ
ツトする信号６０４が入力される。本実施例で
は、直線などが面図形を形成している場合には面
コード６０１は“１”で、形成していない場合は
“０”とする。

表示カラーコードメモリ３１０と面コードメモ
リ３１１は表示用アドレス信号６０３によつて並
列にアドレス指定される。書込みアドレス信号６
０２は面コードメモリ用アドレス発生回路３１４
によつて表示カラーコードメモリ用と面コードメ
モリ用アドレス６０５に分けられる。これを第３
図によつて説明する。

即ち、第３図中の矢印の様に線を描く場合、現
在書込みアドレス６０２が（ｘ_k+1、ｙ_k+1）を指
示している時、面コードメモリ用アドレス６０５
は線上における（ｘ_k+1、ｙ_k+1）の１つ前のアド
レス（ｘ_k、ｙ_k）を指示する。

また、第２図において、面コードメモリ用アド
レス発生回路３１４は面コード６０１を面コード
メモリ３１１に書込む場合には“１”となり書込
まない場合には“０”となる書込制御信号６０６
を出力する。この信号６０６の出力アルゴリズム
は例えば次のようなものがあり、これを簡単に説
明する。

書込アドレス６０２が（ｘ_k+1、ｙ_k+1）で面コ
ードメモリ用アドレス６０５が（ｘ_k、ｙ_k）の時 △ｙ_k＝ｙ_k+1−ｙ_kと定義する。

この時 △ｙ_k＝０のとき“０” △ｙ_k・△ｙ_k-1＝−１のとき“０” △ｙ_k・△ｙ_k-1＝＋１のとき“１”即ち（ｘ
_k、ｙ_k）に面図形の場合“１”を書込む、但し△
ｙ_k-1＝０の時は△ｙ_k-2、△ｙ_k-3、………とさか
のぼり最初に０でなくなつたものを△ｙ_k-1とす
る。このようにして面コードメモリ３１１に書込
んだ様子を第４図に示す。即ち丸印で示したよう
な輪郭を持つ面図形の場合、面コードメモリ３１
１には●印に相当する番地に“１”が書込まれ
る。一方表示カラーコードメモリ３１０には丸印
で示したアドレスすべてにカラーコードが書込ま
れる。面コードメモリ用アドレス発生回路３１４
の詳細は後に述べる。

マルチプレクサ３１２と３１３は２つのメモリ
３１０と３１１の書込タイミングの時にはそれぞ
れ書込アドレス信号６０２と面コードメモリ用ア
ドレス６０５を出力し、表示読出タイミングの時
には読出アドレス信号６０３を出力する。このタ
イミングは例えば、帰線時間と表示時間とでグラ
フイツクプロセツサ２００によつて切換えられ
る。

さて、第４図に示すように面コードメモリ３１
１に書込まれ、表示カラーコードメモリ３１０に
は丸印で示されたアドレスにカラーコードが書込
まれたとする。

次にグラフイツクプロセツサ２００から出力さ
れる表示用読出アドレス６０３によつてメモリ３
１０と３１１が並列に読出される。

あるアドレスにおいてカラーコードメモリ３１
０に書込まれているカラーコードをａ（ａは例え
ば１０１など）、面コードメモリ３１１に書込ま
れているコードをｉ（ｉは“０”か“１”）の時
メモリ３１０，３１１には（ａ、ｉ）が書込まれ
ていると定義する。

今、メモリの（０、０）なるコードが記憶され
ているアドレスが読出された時、表示カラーコー
ドメモリ３１０の出力６０７は“０”で、面コー
ドメモリ３１１の出力６０８は“０”である。し
たがつてレジスタ３１８はグラフイツクプロセツ
サ２００から水平帰線時間内に出力されるリセツ
ト信号６０４によつて出力６０９は“０”のまま
であるのでオア（OR）ゲート３１７の出力６１
０は“０”である。ORゲート３１７の出力６１
０は映像制御回路４００に入力される。順次読出
して（ａ、１）なるコードが記憶されているアド
レス、第４図で言えば（３、３）なるアドレス部
が読出された時、メモリ３１０からはａなるコー
ドを持つ出力６０７が出力され、メモリ３１１か
らは“１”なる出力６０８が出力される。したが
つてORゲート３１７の出力６１０はａになる。
また、レジスタ３１８の出力値“０”とメモリ３
１０の出力値ａを受けてエクスクルツシブオア
（EOR）ゲート３１６の出力６１１はａとなり、
その値ａをメモリ３１１の出力値“１”でセツト
し、レジスタ３１８の出力は“０”からａになり
その値を保持する。したがつて（３、３）の次の
アドレス、すなわち１つ右横の（３、４）のコー
ド（０、０）が読出されてもORゲート３１７の
出力６１０はａのままである。読出しが進み
（３、７）なるアドレス部が読出されると（ａ、
１）なるコードがメモリ３１０，３１１から出力
される。したがつてORゲート３１７の出力６１
０はａであるが、EORゲート３１６の出力は
“０”となりメモリ３１１の出力値１によつてレ
ジスタ３１８はリセツトされる。故に次のアドレ
ス（３、８）が読出されると（０、０）なるコー
ドがメモリ３１０，３１１から出力されるので
ORゲート３１７の出力６１０は“０”となる。

更に読出しが進み（８、２）なるアドレス部が
読出されると面コードメモリ用アドレス発生回路
３１４によつて面コードメモリ３１１には“０”
が書込まれているので（ａ、０）なるコードがメ
モリ３１０，３１１から出力されるのでORゲー
ト３１７の出力６１０はａであり、レジスタ３１
８の出力６０９は“０”のままである。したがつ
て次の（８、３）なるアドレス部が読出されると
ORゲート３１７の出力６１０は“０”となり、
表示エラーを引起こさない。

第５図は面コードメモリ用アドレス発生回路３
１４を示したものである。ｘレジスタ４１０、ｙ
レジスタ４１１には書込アドレス（ｙ_k、ｙ_k）が
セツトされている。そのときグラフイツクプロセ
ツサ２００から次の書込アドレス６０２即ち（ｘ
_k+1、ｙ_k+1）が出力される。減算器４１２によつ
てｙ_k+1とｙレジスタ４１１のｙ_kとの差△ｙ_kが
出力４２０される。差レジスタ４１３には１つ前
の時点の差△ｙ_k-1がセツトされている。△ｙ_k即
ち減算器４１２の出力４２０が“０”で△ｙ_k-1
即ち差レジスタの値が０以外ならば差保持レジス
タ４１４のセツト信号（ANDゲート４１５の出
力）が１となり差保持レジスタ４１４に△ｙ_k-1
がセツトされる。マルチプレクサ４１６は差レジ
スタ４１３の内容△ｙ_k-1が“０”の時は差保持
レジスタ４１４の内容（△ｙ_k-2、△ｙ_k-3とさか
のぼつて最初に“０”でなくなつたものに相当）
を出力し、差レジスタ４１３の内容△ｙ_k-1が０
以外の時は差レジスタ４１３の内容△ｙ_k-1を出
力する。減算器４１２の出力４２０即ち△ｙ_kと
マルチプレクサ４１６の出力△ｙ_k-1（△ｙ_k-1が
０のときは△ｙ_k-2、△ｙ_k-3とさかのぼり最初に
０でなくなつたもの）が比較され、一致ならば
“１”となる制御信号６００を出力する。

本実施例によれば、面図形を描く際に、面図形
の輪郭に対応したリフレツシユメモリのアドレス
のみ処理すれば良く、かつ、図形の極大点あるい
は極小点における表示データの修正処理が不要で
あるので高速にカラー面図形の表示処理が可能で
ある。

第６図は本発明の他の実施例を示すもので、第
２図と同一部分は同一符号で示す。第２図と異な
るのは、アンド（AND）ゲート３１５の出力と
面コードメモリ３１１の出力を受けるEORゲー
ト３１９を設け、その出力を面コードメモリ３１
１に入れた点である。第２図の実施例において
は、面コードメモリ３１１に書込む際に書込むと
いう操作のみであつたが、本実施例では、面コー
ドメモリ用アドレス６０５のアドレス部を読み出
してから、その出力とANDゲート３１５の出力
とのEORゲート３１９でEORをとつてからメモ
リ３１１に書込むという操作をする。その他の操
作は第２図と全く同一である。このようにする事
によつて第７図の矢印部に示すような２つの辺が
交わつているような部分の表示エラーを防ぐこと
ができる。これを以下に説明する。

第８図に第７図の矢印部の拡大を示す。第８図
の矢印のように面図形の輪郭を書く場合、前述し
たように面コードメモリ３１１のＡアドレスには
まず“１”が書込まれる。書込みが進み再びＡア
ドレスにきたとき、面コードメモリ３１１のＡア
ドレスには“１”が書込まれているので、AND
ゲート３１５の出力値１と面コードメモリ３１１
の出力値１のEORがとられ、面コードメモリ３
１１のＡアドレスには“０”が書込まれる。この
ようなにして第７図の面図形を描く場合に、最終
的に書込まれた面コードメモリ３１１の様子を第
９図に示す。●印は“１”が書込まれており、〇
印は“０”が書込まれている。この実施例では、
第９図のＡアドレスの様に辺がが重なつている場
合の面図形を描く時でも表示エラーを引き起こさ
ない。

第１０図は、本発明の他の実施例を示すもの
で、第２図と同一部分は同一符号で示す。第２図
と異なるのはメモリ読出・書込データ制御回路７
０１の構成を変え、多重面図形表示を可能にした
点である。以下これについて説明する。

まず第２図の場合と同様に表示カラーコードメ
モリ３１０にはカラーコードを、面コードメモリ
３１１には面コードを書込む。この際にはマルチ
プレクサ３２０，３２１はそれぞれカラーコード
６００、ANDゲート３１５の出力を出力するよ
う切換えられる。書込みが終了すると表示カラー
コードメモリ３１０には面図形の輪郭のみ書込ま
れているので面図形内のぬりつぶし面コードメモ
リ３１１の“１”が書込まれていた部分を“０”
にする操作をメモリ３１０，３１１のリフレツシ
ユに合わせて順次する。以下これについて第４図
のような場合を例にとつて説明する。

メモリ３１０，３１１の左端から順に読出して
書込むという操作を行なう。アドレス（３、３）
に達した時メモリ３１０，３１１からは（ａ、
１）なるコードが読出される。フリツプフロツプ
３２３とレジスタ３１８は例えば水平帰線時間に
出力される信号６０４によつてリセツトされてい
る。したがつて（ａ、１）が読出されるとフリツ
プフロツプ３２３は“１”を出力し、レジスタ３
１８はａを出力する。フリツプフロツプ３２３が
“１”のときはマルチプレクサ３２２はレジスタ
３１８の出力を出力する。ぬりつぶし操作の際は
マルチプレクサ３２０，３２１はそれぞれマルチ
プレクサ３２２の出力と接地側を出力する。アド
レス（３、３）を読出した後（３、３）に書込む
のでメモリ３１０，３１１には（ａ、０）なるコ
ードが書込まれる。

次にアドレス（３、４）が読出されると（０、
０）なるコードが読出される。レジスタ３１８、
フリツプフロツプ３２３の出力はそれぞれａ、１
と変わらないのでアドレス（３、４）の書込操作
をするとアドレス（３、４）には（ａ、０）が書
込まれる。即ちカラーコードメモリ３１０のアド
レス（３、４）がａにぬりつぶされたことにな
る。

アクセスが進んでアドレス（３、７）が読出さ
れると（ａ、１）なるコードが読み出される。し
たがつてEORゲート３１６の出力は“０”とな
り、インバータ３２４の出力は“０”であるので
レジスタ３１８の出力は“０”となり、フリツプ
フロツプ３２３の出力は“０”となる。そしてア
ドレス（３、７）の書込操作をすると、マルチプ
レクサ３２２はメモリ３１０の出力を出力するの
でアドレス（３、７）には（ａ、０）が書込まれ
る。

次にアドレス（３、８）が読出されると（０、
０）なるコードをメモリ３１０，３１１は出力す
る。フリツプフロツプ３２３の出力は“０”であ
るのでアドレス（３、８）に書込操作をすると
（０、０）が書込まれる。

このような操作を順次行うことによつて表示カ
ラーコードメモリ３１０の面図形部はぬりつぶさ
れ、面コードメモリ３１１はすべてリセツトされ
る。この後、同様な手順で他の面図形を描けば多
重の面図形表示が可能である。

この実施例によれば、多重の面図形の表示が可
能となる。

また第１０図では示さなかつたが、第６図と同
様にEORゲートをANDゲート３１５とマルチプ
レクサ３２１の間に挿入することにより、第６図
と同様の効果を得られることは明らかである。

第１１図は、本発明の更に他の実施例を示すも
ので、第１０図と同一部分は同一符号で示す。

第１０図と異なるのは、多重面図形において第
１０図では後からかいたものが優先であつたが、
面図形の重なり部の色をORの色にしたりするこ
とが可能なようにカラーコードメモリ３１０の出
力とレジスタ３１８の出力を受ける機能発生回路
３２７と重なり部をどうするかを決める機能決定
レジスタ３２６を設けた点である。以下これにつ
いて説明する。

操作の手順は第１０図と全く同じである。カラ
ーコードメモリ３１０の面図形をぬりつぶす際
に、面図形の重なり部において先にぬりつぶされ
ていた面図形の色コードとこれからぬりつぶそう
とする面図形の色コード６１２が機能発生回路３
２７に入力され、ORにするか、EORにするかを
機能決定レジスタで決める。この結果機能発生回
路３２７は重なり部の色を論理演算して出力し、
それがカラーコードメモリ３１０に書込まれる。
第１２図に機能発生回路３２７の１例を示す。

この実施例によれば、多重の面図形の表示が可
能であるとともに、面図形の重なり部の色を自由
に設定することが可能である。

以上詳細に説明したように、本発明によると、
ラスタ走査形表示装置において、カラーの図形の
表示処理が高速化される。

【図面の簡単な説明】

第１図はグラフイツクデイスプレイシステムの
一般的ブロツク図、第２図は本発明の一実施例を
示す図、第３図と第４図は書込みアドレスの説明
図、第５図は面コードメモリ用アドレス発生回路
３１４の詳細図、第６図は本発明は他の実施例を
示す図、第７図、第８図、第９図は面図形の辺と
辺が重なる場合の説明図、第１０図は本発明の他
の実施例を示す図、第１１図は本発明の他の実施
例を示す図、第１２図は機能発生回路３２７の一
例図である。 ３１０……表示カラーコードメモリ、３１１…
…面コードメモリ、７００……メモリ読出・書込
アドレス制御回路、７０１……メモリ読出・書込
データ制御回路。

Claims (1)

1. 【特許請求の範囲】 １ 画面表示データを保持するリフレツシユメモ
   リに表示用データを書込み、該リフレツシユメモ
   リのデータを順次読出して画面の表示を行う表示
   装置において、表示カラーコードを記憶するメモ
   リと、面図形である事を示すコードを記憶するメ
   モリと、前記２つのメモリに表示データを書込む
   アドレスと前記２つのメモリの表示データを読出
   すアドレスを制御するメモリ読出・書込みアドレ
   ス制御回路と、前記２つのメモリに書込む表示デ
   ータと前記２つのメモリから読出す表示データを
   制御するメモリ読出・書込データ制御回路から構
   成され、前記２つのメモリには図形の輪郭線のみ
   を書込み、順次読出す際に、前記面図形である事
   を示すコードを記憶するメモリからの出力で、前
   記表示カラーコードを記憶するメモリからのカラ
   ー出力を制御することを特徴とするデイスプレイ
   装置。 ２ 特許請求の範囲第１項記載のデイスプレイ装
   置において、前記２つのメモリに図形の輪郭線に
   書込む際に、前記面図形である事を示すコードを
   記憶するメモリに書込む際には１度読出し、先に
   書込まれているデータと新たに書込もうとしてい
   るデータとをエクスクルツシブオア（EOR）し
   てから書込むことを特徴とするデイスプレイ装
   置。 ３ 特許請求の範囲第１項記載のデイスプレイ装
   置において、前記２つのメモリにまず図形の輪郭
   線を書込んだ後、順次読出しを行うとともに、前
   記面図形である事を示すコードを記憶するメモリ
   からの出力で、前記表示カラーコードを記憶する
   メモリからのカラー出力を制御してカラーコード
   記憶メモリの読出したアドレスに、そのアドレス
   が輪郭線内ならば輪郭線のカラーコードを、輪郭
   線外なら先に書込まれていたカラーコードを書込
   み、カラーコード記憶メモリの輪郭線内をぬりつ
   ぶし、面図形である事を示すコードを記憶するメ
   モリに０を書込んでいくことを特徴とするデイス
   プレイ装置。 ４ 特許請求の範囲第３項記載のデイスプレイ装
   置において、前記２つのメモリに図形の輪郭線を
   書込んだ後、順次読出して書込みを行う際に、読
   出したアドレスが輪郭線内ならば、輪郭線のカラ
   ーコードと先に書込まれていたカラーコードとを
   演算して前記カラーコード記憶メモリに書込み、
   輪郭線外ならば、先に書込まれていたカラーコー
   ドを読出したアドレスに書込むことを特徴とする
   デイスプレイ装置。