JPS642953B2 - - Google Patents
Info
- Publication number
- JPS642953B2 JPS642953B2 JP7601180A JP7601180A JPS642953B2 JP S642953 B2 JPS642953 B2 JP S642953B2 JP 7601180 A JP7601180 A JP 7601180A JP 7601180 A JP7601180 A JP 7601180A JP S642953 B2 JPS642953 B2 JP S642953B2
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- address
- discriminant
- graphic
- straight line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012986 modification Methods 0.000 claims description 8
- 230000004048 modification Effects 0.000 claims description 8
- 238000004364 calculation method Methods 0.000 claims description 3
- 238000012545 processing Methods 0.000 description 16
- 238000000034 method Methods 0.000 description 14
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 239000000872 buffer Substances 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000007781 pre-processing Methods 0.000 description 2
- AIGRXSNSLVJMEA-UHFFFAOYSA-N EPN Chemical compound C=1C=CC=CC=1P(=S)(OCC)OC1=CC=C([N+]([O-])=O)C=C1 AIGRXSNSLVJMEA-UHFFFAOYSA-N 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
- Image Generation (AREA)
Description
【発明の詳細な説明】
本発明はラスタ走査形CRTにおける図形発生
装置に係り、特に高速に図形を処理するに好適な
マイクロプログラム制御の図形発生装置に関する
ものである。
装置に係り、特に高速に図形を処理するに好適な
マイクロプログラム制御の図形発生装置に関する
ものである。
図形を表示するグラフイツクデイスプレイには
ランダムスキヤン形CRT、ラスタスキヤン形
CRT、ストレージ形CRT等の各種のタイプの
CRTが用いられているが、色彩図形の表示が可
能であり、面や任意画像の表示が可能なことか
ら、近年ラスタスキヤン形CRTを用いたグラフ
イツクデイスプレイが多くなつてきている。
ランダムスキヤン形CRT、ラスタスキヤン形
CRT、ストレージ形CRT等の各種のタイプの
CRTが用いられているが、色彩図形の表示が可
能であり、面や任意画像の表示が可能なことか
ら、近年ラスタスキヤン形CRTを用いたグラフ
イツクデイスプレイが多くなつてきている。
第１図に示すように、ラスタスキヤン形CRT
３を用い、各ドツトの点座標に対応した色情報を
記憶する画面メモリ２を持つようにしたグラフイ
ツクデイスプレイ４では、計算機５から与えられ
る図形コマンドを解釈してドツト毎にその座標を
Xi，Yiを画面メモリ２に書き込む図形発生装置
１が必要となる。この図形発生装置１では、直線
等の図形コマンドをその図形にあつたドツトの点
列の座標Xi，Yiを求める処理を行う。図形には
直線、円、曲線等があるが、微小な直線に分解し
て表示する例が多い。つまり直線の組合せにより
任意の図形を表示できる。従つて、以下の説明は
図形として直線に限ることにする。
３を用い、各ドツトの点座標に対応した色情報を
記憶する画面メモリ２を持つようにしたグラフイ
ツクデイスプレイ４では、計算機５から与えられ
る図形コマンドを解釈してドツト毎にその座標を
Xi，Yiを画面メモリ２に書き込む図形発生装置
１が必要となる。この図形発生装置１では、直線
等の図形コマンドをその図形にあつたドツトの点
列の座標Xi，Yiを求める処理を行う。図形には
直線、円、曲線等があるが、微小な直線に分解し
て表示する例が多い。つまり直線の組合せにより
任意の図形を表示できる。従つて、以下の説明は
図形として直線に限ることにする。
直線を点座標Xi，Yi列にドツト展開するアル
ゴリズムは、J.E.Bresenham：Algorithm for
computer control of ａ digital plotter：IBM
SYSTEM JOURNAL，vol.4，No.１（1965）や
Y.Suenaga，et.al.：High Speed Algorithm
for the Generation of Straight Lines and
Circular Arcs：IE3 Computer，Vol.C−28，No.
10（1979）等がある。例えば第２図Ａに示すよう
に直線AB（方向は0゜〜45゜の範囲とする）をドツ
ト展開する場合、Ａ点の次の点は右上か右横のい
ずれかの点であり、これは勾配ΔY／ΔXと格子
の中点（１／２）とを比較することにより判定で
きる。即ち判別式Ｄを導入して D1＝ΔY／ΔX−１／２ ……D1≧０ならば右上 D1＜０ならば右横 の点を選択する。これを第ｉ−１点から第ｉ点に
ついて適用すると、 Di-1≧０のとき Di＝Di-1＋ΔY／ΔX−１ （第２図Ｂを参照のこと。） Di-1＜０のとき Di＝Di-1＋ΔY／ΔX （第２図Ｃを参照のこと。） が第ｉ点の判別式Ｄで、この符号により D1≧０ならば右上 D1＜０ならば右横 の点を選択する。
ゴリズムは、J.E.Bresenham：Algorithm for
computer control of ａ digital plotter：IBM
SYSTEM JOURNAL，vol.4，No.１（1965）や
Y.Suenaga，et.al.：High Speed Algorithm
for the Generation of Straight Lines and
Circular Arcs：IE3 Computer，Vol.C−28，No.
10（1979）等がある。例えば第２図Ａに示すよう
に直線AB（方向は0゜〜45゜の範囲とする）をドツ
ト展開する場合、Ａ点の次の点は右上か右横のい
ずれかの点であり、これは勾配ΔY／ΔXと格子
の中点（１／２）とを比較することにより判定で
きる。即ち判別式Ｄを導入して D1＝ΔY／ΔX−１／２ ……D1≧０ならば右上 D1＜０ならば右横 の点を選択する。これを第ｉ−１点から第ｉ点に
ついて適用すると、 Di-1≧０のとき Di＝Di-1＋ΔY／ΔX−１ （第２図Ｂを参照のこと。） Di-1＜０のとき Di＝Di-1＋ΔY／ΔX （第２図Ｃを参照のこと。） が第ｉ点の判別式Ｄで、この符号により D1≧０ならば右上 D1＜０ならば右横 の点を選択する。
このような直線のドツト展開アルゴリズムを、
マイクロコンピユータ（即ち図形発生装置１をマ
イクロコンピユータ制御とする）で実行する例も
あるが、これだと例えば特開昭51−25934号等で
公知の直線発生ハードウエアより100倍程度処理
時間が増大する。しかし一方直線発生ハードウエ
アでは機能が限定されてしまう問題があり、機能
の柔軟性を持ちかつ高速化を図るため、ハードウ
エアとソフトウエアの中間のフオームウエア（即
ちマイクロプログラム制御）で直線を点座標Xi，
Yi列に展開するようにした例もある。
マイクロコンピユータ（即ち図形発生装置１をマ
イクロコンピユータ制御とする）で実行する例も
あるが、これだと例えば特開昭51−25934号等で
公知の直線発生ハードウエアより100倍程度処理
時間が増大する。しかし一方直線発生ハードウエ
アでは機能が限定されてしまう問題があり、機能
の柔軟性を持ちかつ高速化を図るため、ハードウ
エアとソフトウエアの中間のフオームウエア（即
ちマイクロプログラム制御）で直線を点座標Xi，
Yi列に展開するようにした例もある。
しかし、マイクロプログラム制御としても、前
述のアルゴリズムのように、判別式の判定や各ド
ツト毎の繰返しループ処理等に多くのステツプを
要する。第３図に直線ドツト展開のループ処理部
（前処理等は省略した）のフローチヤートを示す。
この図のように通常のマイクロプログラム制御で
は、 (1) 判別式Diの符号を判定し、正ならば(2)へ負
ならば(7)へ分岐する。
述のアルゴリズムのように、判別式の判定や各ド
ツト毎の繰返しループ処理等に多くのステツプを
要する。第３図に直線ドツト展開のループ処理部
（前処理等は省略した）のフローチヤートを示す。
この図のように通常のマイクロプログラム制御で
は、 (1) 判別式Diの符号を判定し、正ならば(2)へ負
ならば(7)へ分岐する。
(2) 判別式Di≧０の場合のｘ座標値の更新計算
を行う（0゜〜45゜ならばδx1＝１）。
を行う（0゜〜45゜ならばδx1＝１）。
(3) 判別式Di≧０の場合のｙ座標値の更新計算
を行う（0゜〜45゜ならばδy1＝１）。
を行う（0゜〜45゜ならばδy1＝１）。
(4) 判別式Di≧０の場合の次のｉ＋１点の判別
式Di+1を求める計算を行う（0゜〜45゜ならばD1
＝ΔY−ΔX）。
式Di+1を求める計算を行う（0゜〜45゜ならばD1
＝ΔY−ΔX）。
(5) 直線の１点表示処理が終了したので、直線の
長さ0゜〜45゜ならばLC＝ΔX）を−１する処理を
行う。
長さ0゜〜45゜ならばLC＝ΔX）を−１する処理を
行う。
(6) 直線の長さだけドツト展開したか否かを判定
するもので、LC≠０ならば(1)に戻り、LC＝０
ならばループ処理から抜ける。
するもので、LC≠０ならば(1)に戻り、LC＝０
ならばループ処理から抜ける。
(7) 判別式Di＜０の場合のｘ座標値の更新計算
を行う（0゜〜45゜ならばδx＝１）。
を行う（0゜〜45゜ならばδx＝１）。
(8) 判別式Di＜０の場合のｙ座標値の更新計算
を行う（0゜〜45゜ならばδy1＝０）。
を行う（0゜〜45゜ならばδy1＝０）。
(9) 判別式Di＜０の場合の次のｉ＋１点の判別
式Di+ 1を求める計算を行う（0゜〜45゜ならばD2
＝ΔY）。この後(5)にジヤンプする。
式Di+ 1を求める計算を行う（0゜〜45゜ならばD2
＝ΔY）。この後(5)にジヤンプする。
のように１ループ、即ち１ドツトの展開処理に最
低６ステツプを要する。尚上記の説明での判別式
Ｄは、第２図での判別式ＤにΔXを乗じたものに
置換している。このように直線ドツト展開アルゴ
リズムをマイクロプログラムで実行してもなお６
ステツプを要し、しかもこのループ部分がグラフ
イツクデイスプレイの表示速度の核となる部分で
あるため、処理性が問題になることもある。
低６ステツプを要する。尚上記の説明での判別式
Ｄは、第２図での判別式ＤにΔXを乗じたものに
置換している。このように直線ドツト展開アルゴ
リズムをマイクロプログラムで実行してもなお６
ステツプを要し、しかもこのループ部分がグラフ
イツクデイスプレイの表示速度の核となる部分で
あるため、処理性が問題になることもある。
本発明の目的は、マイクロプログラム制御の図
形発生装置に直線発生のための簡単な回路を付加
することにより、高速な直線発生能力を持つマイ
クロプログラム制御の図形発生装置を提供するに
ある。
形発生装置に直線発生のための簡単な回路を付加
することにより、高速な直線発生能力を持つマイ
クロプログラム制御の図形発生装置を提供するに
ある。
本発明は、
演算器のデータレジスタを指定するアドレスを
修飾するアドレス修飾フラグを設け、前記演算器
による演算結果の正、負のステータスを前記アド
レス修飾フラグに設定するか否かを制御する。
修飾するアドレス修飾フラグを設け、前記演算器
による演算結果の正、負のステータスを前記アド
レス修飾フラグに設定するか否かを制御する。
ようにして、マイクロプログラム制御による直線
のドツト展開処理を高速化したものである。
のドツト展開処理を高速化したものである。
本発明になる図形発生装置の一実施例を第４図
〜第６図を用いて説明する。
〜第６図を用いて説明する。
第４図に図形発生装置１の回路構成を示す。デ
ータ処理部は、 (1) 計算機アダプタ……計算機５からの図形コマ
ンドを受けるFIFOバツフア１１及び図形発生
装置１から計算機５への応答情報を入れる
FIFOバツフア１２から構成される。
ータ処理部は、 (1) 計算機アダプタ……計算機５からの図形コマ
ンドを受けるFIFOバツフア１１及び図形発生
装置１から計算機５への応答情報を入れる
FIFOバツフア１２から構成される。
(2) データメモリ部２０…図形制御情報、文字フ
オント、面のパターン等を記憶する図形発生装
置１内部RAM／ROM２１を有する。アクセ
スは、マイクロプログラムからの直接アクセス
手段と、アドレスカウンタ２３によるアクセス
手段とがセレクタ２２により選択できる。
オント、面のパターン等を記憶する図形発生装
置１内部RAM／ROM２１を有する。アクセ
スは、マイクロプログラムからの直接アクセス
手段と、アドレスカウンタ２３によるアクセス
手段とがセレクタ２２により選択できる。
(3) 論理演算部３０…小容量の２ポートレジスタ
フアイル３１、Ｑレジスタ３２、シフタ３３，
３４、論理演算回路３５及びこれに対する入力
セレクタ３６，３７から構成される。出力はセ
レクタ３８により、演算結果あるいはレジスタ
フアイル３１のどちらかが選択できる。本演算
ユニツト３０により第２図の直線ドツト展開ア
ルゴリズムのデータ処理が行われる。
フアイル３１、Ｑレジスタ３２、シフタ３３，
３４、論理演算回路３５及びこれに対する入力
セレクタ３６，３７から構成される。出力はセ
レクタ３８により、演算結果あるいはレジスタ
フアイル３１のどちらかが選択できる。本演算
ユニツト３０により第２図の直線ドツト展開ア
ルゴリズムのデータ処理が行われる。
(4) 画面メモリアダプタ４０…画面メモリ２に対
する書込色情報レジスタ４１、書込Ｘ及びＹ座
標レジスタ４２，４３を有し、かつ図形発生装
置１の処理と画面メモリ２への書込動作がパイ
プラインで実行できるようにするためのレジス
タ４４を有する。
する書込色情報レジスタ４１、書込Ｘ及びＹ座
標レジスタ４２，４３を有し、かつ図形発生装
置１の処理と画面メモリ２への書込動作がパイ
プラインで実行できるようにするためのレジス
タ４４を有する。
から構成される。
一方制御部は、マイクロプログラムの実行順序
を制御するマイクロプログラムシーケンサ５０、
及びシーケンサ５０からの番地情報を受けマイク
ロプログラムデータを出力するマイクロプログラ
ムROM５１及び実行すべきマイクロプログラム
命令を格納するマイクロプログラムレジスタ５２
から構成される。
を制御するマイクロプログラムシーケンサ５０、
及びシーケンサ５０からの番地情報を受けマイク
ロプログラムデータを出力するマイクロプログラ
ムROM５１及び実行すべきマイクロプログラム
命令を格納するマイクロプログラムレジスタ５２
から構成される。
図形コマンドはFIFOバツフア１１から取り込
まれフアンクシヨンレジスタ６０にセツトされマ
ツピングジヤンプROM６１によりその図形コマ
ンドを実行するマイクロプログラムの先頭番地が
マイクロプログラムシーケンサ５０に与えられて
図形コマンド処理が行われる。
まれフアンクシヨンレジスタ６０にセツトされマ
ツピングジヤンプROM６１によりその図形コマ
ンドを実行するマイクロプログラムの先頭番地が
マイクロプログラムシーケンサ５０に与えられて
図形コマンド処理が行われる。
さてマイクロプログラムシーケンサ５０には、
マイクロプログラムレジスタ５２からの順序制御
命令９２が与えられ、この命令として (a) マツプROMによるJump（MAPJ） (b) 無条件Jump（JUMP） (c) 条件付Jump（CJUMP） (d) SubroutineCall（CALL） (e) Retnrn（RTN） (f) Repeat（RPT） (g) Continue（CNT） がある。条件付Jumpの条件として論理演算ユニ
ツト３０からの正／負、ゼロ、奇／偶、キヤリ
ー、オーバーフロー、シフトアウト情報９０等が
与えられる。また、Repeatの制御のためカウン
タ２３から“０”情報９１が与えられる。即ちカ
ウンタ２３はデータRAM／ROM２１のアドレ
スの他にループカウントとして用いられる。そし
てRepeat命令時に、もしカウンタ２３が“０”
ならば次のマイクロプログラムに進み、“０”で
なければあらかじめ登録されているループ先頭ア
ドレスへJumpする制御をシーケンサ５０で行う。
ループ先頭アドレスの登録はJump命令のときそ
のJump先アドレス９３が記憶される。
マイクロプログラムレジスタ５２からの順序制御
命令９２が与えられ、この命令として (a) マツプROMによるJump（MAPJ） (b) 無条件Jump（JUMP） (c) 条件付Jump（CJUMP） (d) SubroutineCall（CALL） (e) Retnrn（RTN） (f) Repeat（RPT） (g) Continue（CNT） がある。条件付Jumpの条件として論理演算ユニ
ツト３０からの正／負、ゼロ、奇／偶、キヤリ
ー、オーバーフロー、シフトアウト情報９０等が
与えられる。また、Repeatの制御のためカウン
タ２３から“０”情報９１が与えられる。即ちカ
ウンタ２３はデータRAM／ROM２１のアドレ
スの他にループカウントとして用いられる。そし
てRepeat命令時に、もしカウンタ２３が“０”
ならば次のマイクロプログラムに進み、“０”で
なければあらかじめ登録されているループ先頭ア
ドレスへJumpする制御をシーケンサ５０で行う。
ループ先頭アドレスの登録はJump命令のときそ
のJump先アドレス９３が記憶される。
マイクロプログラムの命令には、論理演算ユニ
ツト３０に対する指令９４、２ポートのレジスタ
フアイル３１に対する２つのアドレスＡ９６、ア
ドレスＢ９７及びその他カウンタ２３、セレクタ
２２、RAM／ROM２１、FIFO１１，１２、画
面メモリレジスタ４１〜４３等に対する指令９７
が含まれる。
ツト３０に対する指令９４、２ポートのレジスタ
フアイル３１に対する２つのアドレスＡ９６、ア
ドレスＢ９７及びその他カウンタ２３、セレクタ
２２、RAM／ROM２１、FIFO１１，１２、画
面メモリレジスタ４１〜４３等に対する指令９７
が含まれる。
また、レジスタフアイル３１のアドレスＡ９６
は、条件フラグ８０の内容によりアドレス修飾回
路７０により修飾される。この回路７０では、フ
ラグ８０がオフの場合にはアドレスＡ９６がその
ままレジスタフアイル３１のＡアドレス９８とな
り、フラグ８０がオンの場合にはアドレスＡ９６
の値が＋１されてＡアドレス９８に出力する。即
ち通常はフラグ８０はリセツトされており、直線
ドツト展開処理の時に判別式Ｄの符号がフラグ８
０にセツトされアドレスＡ９６が修飾される。
は、条件フラグ８０の内容によりアドレス修飾回
路７０により修飾される。この回路７０では、フ
ラグ８０がオフの場合にはアドレスＡ９６がその
ままレジスタフアイル３１のＡアドレス９８とな
り、フラグ８０がオンの場合にはアドレスＡ９６
の値が＋１されてＡアドレス９８に出力する。即
ち通常はフラグ８０はリセツトされており、直線
ドツト展開処理の時に判別式Ｄの符号がフラグ８
０にセツトされアドレスＡ９６が修飾される。
さて条件フラグ８０及びアドレス修飾回路７０
の回路構成は以上の説明により容易に実現できる
ので省略する。第５図にマイクロプログラムシー
ケンサ５０の回路構成を示す。順次アドレスを更
新するマイクロプログラムアドレスカウンタ５
７、サブルーチンCali時の戻りアドレス記憶用ス
タツク５８、ループ先頭アドレスレジスタ５５か
らなり、順序命令９２及び条件情報９０，９１を
受けてコントロール回路５４が前述したような動
作を実行する。マイクロプログラムROM５１に
対するアドレスとして、セレクタ５６を介してア
ドレスカウンタ５７、スタツク５８、ループ先頭
アドレスレジスタ５５、Jumpアドレス９３のい
ずれかが選択されて与えられる。
の回路構成は以上の説明により容易に実現できる
ので省略する。第５図にマイクロプログラムシー
ケンサ５０の回路構成を示す。順次アドレスを更
新するマイクロプログラムアドレスカウンタ５
７、サブルーチンCali時の戻りアドレス記憶用ス
タツク５８、ループ先頭アドレスレジスタ５５か
らなり、順序命令９２及び条件情報９０，９１を
受けてコントロール回路５４が前述したような動
作を実行する。マイクロプログラムROM５１に
対するアドレスとして、セレクタ５６を介してア
ドレスカウンタ５７、スタツク５８、ループ先頭
アドレスレジスタ５５、Jumpアドレス９３のい
ずれかが選択されて与えられる。
さて以上の構成のマイクロプログラム制御によ
る直線のドツト展開処理を第６図により説明す
る。直線コマンド処理では前処理として (1) コマンドにより指定された書込カラーを色レ
ジスタ４１にセツトする。
る直線のドツト展開処理を第６図により説明す
る。直線コマンド処理では前処理として (1) コマンドにより指定された書込カラーを色レ
ジスタ４１にセツトする。
(2) 直線の点Ａ及びＢの座標から、第７図に
示すようにレジスタフアイル３１に判別式Ｄ、
判別式Ｄ≧０のときの加算値D1，Ｄ＜０のと
きの加算値D2、同様にｘ、δx１，δx２，ｙ，
δy１，δx２をセツトする。そして最初の点Ａ
をアダプタのｘ，ｙレジスタ４２，４３を介し
て画面メモリ２に書き込み、１点目の判別式
D1（0゜〜45゜の方向の場合は、ΔY−１／２Ｘ）を計 算し、この符号を条件フラグ８０にセツトす
る。即ち判別式D1が正の場合は条件フラグは
リセツトされ、負の場合は条件フラグはセツト
される。
示すようにレジスタフアイル３１に判別式Ｄ、
判別式Ｄ≧０のときの加算値D1，Ｄ＜０のと
きの加算値D2、同様にｘ、δx１，δx２，ｙ，
δy１，δx２をセツトする。そして最初の点Ａ
をアダプタのｘ，ｙレジスタ４２，４３を介し
て画面メモリ２に書き込み、１点目の判別式
D1（0゜〜45゜の方向の場合は、ΔY−１／２Ｘ）を計 算し、この符号を条件フラグ８０にセツトす
る。即ち判別式D1が正の場合は条件フラグは
リセツトされ、負の場合は条件フラグはセツト
される。
(3) 直線の長さ（0゜〜45゜の方向の場合には
ΔX＝XB−XA）をループカウンタ２３にセツ
トする。
ΔX＝XB−XA）をループカウンタ２３にセツ
トする。
(4) 直線ドツト展開処理のループ先頭アドレスを
登録するため(5)へのJumpをする。
登録するため(5)へのJumpをする。
が行われ、直像ドツト展開処理ループとしては、
(5) 第ｉドツトのｘ座標値の更新を行う。マイク
ロプログラム上は、xi-1とδx１の加算を行う
が、Ｄ≧０の場合は条件フラグがセツトされな
いためxi←xi-1＋δx1が演算され、Ｄ＜０の場
合は条件フラグがセツトされているため、δx
１のレジスタアドレスが＋１されてδx２を指
し、xi←xi-1＋δx2が演算される。そしてその
結果がｘ座標レジスタ４２にセツトされる。
ロプログラム上は、xi-1とδx１の加算を行う
が、Ｄ≧０の場合は条件フラグがセツトされな
いためxi←xi-1＋δx1が演算され、Ｄ＜０の場
合は条件フラグがセツトされているため、δx
１のレジスタアドレスが＋１されてδx２を指
し、xi←xi-1＋δx2が演算される。そしてその
結果がｘ座標レジスタ４２にセツトされる。
(6) 第ｉドツトのｙ座標値の更新を行う。処理は
上記(4)と同様にＤ≧０ならばyi←yi-1＋δy1、Ｄ
＜０ならばyi←yi-1＋δy2が演算される。
上記(4)と同様にＤ≧０ならばyi←yi-1＋δy1、Ｄ
＜０ならばyi←yi-1＋δy2が演算される。
(7) ここでは、次の処理が同時に行われる。
ループカウンタのカウントダウン及びその
結果によるRepeat処理。これにより(4)〜(6)
の処理を指定の長さだけループする。
結果によるRepeat処理。これにより(4)〜(6)
の処理を指定の長さだけループする。
次の第ｉ＋１ドツトの判別式の計算を行
う。ここでも元のDi≧０ならばDi+1←Di＋
D1，Di＜０ならばDi+1←Di＋D2が演算され
る。そしてDi+1の符号が条件フラグ８０にセ
ツトされる。
う。ここでも元のDi≧０ならばDi+1←Di＋
D1，Di＜０ならばDi+1←Di＋D2が演算され
る。そしてDi+1の符号が条件フラグ８０にセ
ツトされる。
前記(4)，(5)でセツトされたｘ，ｙ座標レジ
スタ４２，４３の値をアドレスとして画面メ
モリ２に書込指令を出す。
スタ４２，４３の値をアドレスとして画面メ
モリ２に書込指令を出す。
が行われる。以上のように本実施例によれば、従
来のマイクロプログラム制御では６ステツプかか
つていた直線ドツト展開処理ループが３ステツプ
に短縮され、直線の表示速度の高速化が達成でき
る。
来のマイクロプログラム制御では６ステツプかか
つていた直線ドツト展開処理ループが３ステツプ
に短縮され、直線の表示速度の高速化が達成でき
る。
なお本実施例ではアドレス修飾を＋１するとい
う方法をとつたが、別な方式、例えばアドレスの
最下位を反転する等といつたことでもよい。また
ループ先頭アドレスの登録方法やループカウンタ
の持ち方についても本実施例にとらわれない。
う方法をとつたが、別な方式、例えばアドレスの
最下位を反転する等といつたことでもよい。また
ループ先頭アドレスの登録方法やループカウンタ
の持ち方についても本実施例にとらわれない。
以上詳細に説明したように本発明によれば、簡
単な回路を付加することにより高速の直線を発生
させることができ、高速で任意図形の表示をする
ことができる。
単な回路を付加することにより高速の直線を発生
させることができ、高速で任意図形の表示をする
ことができる。
第１図はラスタスキヤン形CRTを用いたグラ
フイツクデイスプレイのシステム構成図、第２図
Ａ〜Ｃは直線のドツト展開アルゴリズムを説明す
る図、第３図はそれを従来のマイクロプログラム
制御の図形発生装置で実行したフローチヤート
図、第４図は本発明になる図形発生装置のブロツ
ク図、第５図は前図の図形発生装置のマイクロプ
ログラムシーケンサの内部回路図、第６図は本発
明になる図形発生装置による直線ドツト展開処理
のフローチヤート図、第７図はレジスタフアイル
への変数割当ての一例を示すテーブルである。 １……図形発生装置、２……画面メモリ、３…
…ラスタスキヤン形CRT、４……グラフイツク
デイスプレイ、５……計算機、２３……ループカ
ウンタ、７０……アドレス修飾回路、８０……条
件フラグ。
フイツクデイスプレイのシステム構成図、第２図
Ａ〜Ｃは直線のドツト展開アルゴリズムを説明す
る図、第３図はそれを従来のマイクロプログラム
制御の図形発生装置で実行したフローチヤート
図、第４図は本発明になる図形発生装置のブロツ
ク図、第５図は前図の図形発生装置のマイクロプ
ログラムシーケンサの内部回路図、第６図は本発
明になる図形発生装置による直線ドツト展開処理
のフローチヤート図、第７図はレジスタフアイル
への変数割当ての一例を示すテーブルである。 １……図形発生装置、２……画面メモリ、３…
…ラスタスキヤン形CRT、４……グラフイツク
デイスプレイ、５……計算機、２３……ループカ
ウンタ、７０……アドレス修飾回路、８０……条
件フラグ。
Claims (1)
- 【特許請求の範囲】 １ 計算機等のデータソースから与える図形コマ
ンドを解釈して図面メモリに書き込んで図形を発
生するマイクロプログラム制御の図形発生装置に
おいて、 演算器のデータレジスタを指定するアドレスを
修飾するアドレス修飾フラグを設け、前記演算器
による演算結果の正、負のステータスを前記アド
レス修飾フラグに設定するか否かを制御すること
を特徴とするマイクロプログラム制御の図形発生
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7601180A JPS572085A (en) | 1980-06-04 | 1980-06-04 | Microprogrammable graphic generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7601180A JPS572085A (en) | 1980-06-04 | 1980-06-04 | Microprogrammable graphic generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS572085A JPS572085A (en) | 1982-01-07 |
| JPS642953B2 true JPS642953B2 (ja) | 1989-01-19 |
Family
ID=13592869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7601180A Granted JPS572085A (en) | 1980-06-04 | 1980-06-04 | Microprogrammable graphic generator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS572085A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5945548A (ja) * | 1982-09-07 | 1984-03-14 | Nec Corp | ビツト・マツプ・メモリのアドレス発生方法とその装置 |
| JPS6019252A (ja) * | 1983-07-13 | 1985-01-31 | Toshiba Corp | メモリアドレス制御回路 |
| JPS6097442A (ja) * | 1983-10-31 | 1985-05-31 | Fujitsu Ltd | イメ−ジメモリの書込み制御方式 |
| JPS60216383A (ja) * | 1984-04-11 | 1985-10-29 | 株式会社 アスキ− | デイスプレイコントロ−ラ |
| JPS6370386A (ja) * | 1986-09-11 | 1988-03-30 | Nec Corp | グラフイツクス表示制御方式 |
-
1980
- 1980-06-04 JP JP7601180A patent/JPS572085A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS572085A (en) | 1982-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0126072B2 (ja) | ||
| EP0278526B1 (en) | Graphics diplay controller having clipping function | |
| US4941111A (en) | Video picking and clipping method and apparatus | |
| US6952217B1 (en) | Graphics processing unit self-programming | |
| US4747042A (en) | Display control system | |
| JPH04246790A (ja) | ベクトル／円錐曲線／エリアフィルプリミティブジェネレータ | |
| US5128872A (en) | Method and apparatus for determining line positions for display and manipulation by a computer system | |
| JPS642953B2 (ja) | ||
| GB2226481A (en) | Method and apparatus for decomposing a quadrilateral figure for display and manipulation by a computer system | |
| JPH0640259B2 (ja) | デ−タ処理装置 | |
| JPH0567216A (ja) | 図形塗りつぶし装置 | |
| KR930000693B1 (ko) | 패턴 데이터 발생장치 | |
| JPS6155677B2 (ja) | ||
| JP2787487B2 (ja) | コンピュータシステムに表示され且つ操作される線分の位置を決定する回路 | |
| JPH05210744A (ja) | コンピュータグラフィクスにおける描画装置および描画方法 | |
| JPH0315193B2 (ja) | ||
| JPH0528276A (ja) | マルチプロセツサシステムにおける図形描画方式 | |
| KR100230845B1 (ko) | 스프라이트 애니메이션 생성방법 | |
| JP2616443B2 (ja) | 図形描画装置 | |
| JPS61130991A (ja) | 図形処理方法及び装置 | |
| JP2000242802A (ja) | 図形処理装置 | |
| JPH03202965A (ja) | 図形データ処理装置 | |
| JPH02271424A (ja) | フルグラフィック画面の表示方式 | |
| JPS6169094A (ja) | 図形処理方法及び装置 | |
| JPH04247587A (ja) | グラフィック表示装置 |