JPH01281546A - ビットマップメモリのエラー検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ ラスター走査方式を用いたビットマツプデイスプレィに
用いられるビットマツプメモリのデータエラーを検出す
るビットマツプメモリのエラー検出装置に関し、 ビットマツプメモリの特性を生かし、最小限のメモリの
追加によりビットマツプメモリのデータエラーを検出す
る検出装置を提供することを目的とし、 ビットマツプメモリのライン毎に１またはＯのビット数
をチェックサム値として記憶するチェックサムメモリと
、描画の際に前記チェックサムメモリのチェックサム値
を更新するチェックサム更新回路と、ビットマツプメモ
リの表示データの読み出しに同期し１ライン中の１また
は０のビット数を計数するカウンタと、各ライン毎に前
記カウンタで計測したビットカウント値と前記チェック
サムメモリのチェックサム値とを比較する比較回路と、
で構成した。

［産業上の利用分野］ 本発明は、ラスター走査方式を用いたビットマツプデイ
スプレィに用いられるビットマツプメモリのデータエラ
ーを検出するビットマツプメモリのエラー検出装置に関
する。

ラスター走査方式を用いたビットマツプデイスプレィ装
置は、表示画面に１対１に対応する表示用ビットマツプ
メモリを有し、ラスター走査に同期してメモリデータを
読み出し、このデータに応じて表示するビクセルの輝度
を決めていた。

このため、ビットマツプメモリに書き込むデータにより
文字、図形、イメージなどの表示を行なうことが可能と
なる。

近年、表示画面の高解像度が進み、表示画素数が２０４
８ｘ２０４ａドツトのビットマツプデイスプレィ装置も
発表されており、今俵も解像度の高度化が求められてい
る。このため、解像度が増加するにつれ、画面データを
記憶するビットマツプメモリの容量も増加している。

ところで、ビットマツプメモリにパリティチエツクなど
のデータエラーが発生すると、画面上に不連続な輝点が
でき、オペレータに不愉快な感じを与えてしまう。した
がって、ビットマツプメモリのデータエラーを確実に検
出し、早期に対処することが必要である。

［従来の技術］ 従来、ビットマツプメモリのパリティチエツクなどのデ
ータエラーを検出する検出装置は、メモリの容量が増加
する、また、ビット単位の書き換えが必要となる、また
、データエラーを起こした場合、画面で確認することが
できるなどの理由から設けられていなかった。

［本発明が解決しようとする課題］ しかしながら、ビットマツプメモリに実際にパリティチ
エツクなどのデータエラーが発生すると、デイスプレィ
の画面上に不連続な輝点ができ、画面データを再度繰り
返して使用するときは、いつまでもエラーデータが表示
されてしまうため、オペレータに不愉快な感じを与えて
いた。

その結果、早期にデータエラーに対処することができず
、装置の信頼性を向上させることができないという問題
点があった。

本発明はこのような従来の問題点に鑑みてなされたもの
でおって、ビットマツプメモリの特性を生かし、最小限
のメモリの追加によりビットマツプメモリのデータエラ
ーを検出する検出＠胃を提供することを目的としている
。

［課題を解決するための手段］ 第１図は本発明の基本構成図である。

第１図において、５はチェックサムメモリであり、ビッ
トマツプメモリ２のライン毎の１または０のビット数を
チェックサム値として記憶する。

６はチェックサム更新回路でおり、描画の際に前記チェ
ックサムメモリ５のチェックサム値を更新する。７はカ
ウンタであり、ビットマツプメモリ２の表示データの読
み出しに同期し１ライン中の１またはＯのビット数を計
数する。８は比較回路であり、各ライン毎に前記カウン
タ７で計測したビットカウント値と前記チェックサムメ
モリのチェックサム値とを比較する。

［作用］ 本発明においては、ライン毎の“ＯＨまたは“１″のビ
ット数をチェックサム値として記憶しているチェックサ
ムメモリ５のデータを描画プロセッサ１のデータの書き
換えの際に更新するとともに、表示の読み出しデータを
利用して、ライン毎のビット数をカウンタ７で計数し、
このビットカウント値と前記チェックサム値とを比較回
路８で比較して、両者が不一致のときは、データエラー
を検出する。

したがって、容量の小さいチェックサムメモリ５を用い
て、ＣＲＴのライン画素毎にビット単位の書き込みに対
してデータエラーを容易に検出することができる。その
結果、画面上に不連続な輝点ができても早期に対処する
ことができ、装置の信頼性を向上させることができる。

［実施例］ 以下、本発明の実施例を図面に基づいて説明する。

第２図は本発明の一実施例を示す回路ブロック図である
。

まず、構成を説明すると、第２図において、１はビット
マツプメモリ２のデータを書き換える描画プロセッサで
あり、この描画プロセッサ１Ｇ４ビツトマツプメモリ２
上に文字パターンを書き込み、直線描画を行なう。

３は表示用のデータ続出回路であり、表示用データ読出
回路３はＣＲＴのラスター走査に同期してビットマツプ
メモリ２よりデータを読み出し、デイスプレィインター
フェイス４を介してデイスプレィに転送する。ビットマ
ツプメモリ２より読み出されたデータはデイスプレィイ
ンターフェイス４でＣＲＴデイスプレィのデータ形式に
変換され、デイスプレィに出力される。

２は前記ビットマツプメモリであり、表示画面の１ドツ
トに１対１に対応するデータを記憶する。

すなわち、ビットマツプメモリ２は描画プロセッサ１の
指示により前記データを記憶し、表示用データ読出回路
３の指示によりデータをデイスプレィインターフェイス
４に出力する。なお、ビットマツプメモリ２の容量は表
示画面の大きさにより大きくなっても良い。

５はチェックサムメモリであり、チェックサムメモリ５
はビットマツプメモリ２のライン毎に“１”または“０
″のいずれか一方のビット数をチェックサム値として記
憶する。したがって、チェックサムメモリ５の容量は１
ラインのビット数を表現できる容量を持てばよい。

６はチェックサム更新回路であり、チェックサム更新回
路６は描画プロセッサ１がビットマツプメモリ２に行な
うデータの言き換えの際にチェックサムメモリ５のデー
タを更新する。

７はビット数カウンタであり、カウンタ７は表示用デー
タ読出回路３による表示データの読み出しに同期し、１
表示ライン中の“Ｏ″または０１″のいずれか一方のビ
ットエラーを計測し、カウントしたビットカウント値を
出力する。

８は比較回路（比較器）であり、比較回路８に１ライン
の表示終了時に、カウンタ７で計測したビットメモリ値
と前記チェックサムメモリ５のチェックサム値とを比較
してデータエラーを検出する。

次に、作用を説明する。

まず、第３図に基づいて描画プロセッサ１がデータを書
き込む場合の動作を説明する。

第３図において、まず、描画プロセッサ１はデータをア
クセスするためのアドレスを比較器９、ビットマツプメ
モリ２およびチェックサムメモリ５に出力する。

比較器９は描画プロセッサ１からの描画点のライン数と
別に入力する表示ライン数とが一致するとき、書き込み
を停止する信号を描画プロセッサ１に出力する。これは
チエツク中のためデータの更新をできないようにするた
めでおる。

次に、描画プロセッサ１がアクセスしようとしているチ
ェックサムメモリ５のラインのチェックサム値を読み出
すとともに、ビットマツプメモリ２のアクセス位置のデ
ータを読み出し、′Ｏ”または“１″のビット数をカウ
ンタ１０で計数する。

次に、チェックサムメモリ５の現チェックサム値よりカ
ウンタ１０で計数したカウント値を減算器１１で減算し
、この減算値と新たな麿き込みデータをカウンタ１２で
カウントしたカウント値とを加算器１３で加算した後、
この加算値をチェックサムメモリ５に入れてチェックサ
ム値の更新を行ない、一方、ビットマツプメモリ２のデ
ータの書き込みを更新する。

次に、第４図に基づいてデータエラーの検出動作を説明
する。

第４図において、表示用続出回路３による表示用データ
の読み出しは、ＣＲＴのラスター走査に同期して常に行
われ、表示用続出回路３からビットマツプメモリ２およ
びチェックサムメモリ５にアドレスが出力される。

ここで、ラインの走査開始でレジスタ１４をクリアし、
走査に従ってビットマツプメモリ２のデ−タが順次出力
される。出力されたデータはデイスプレィインターフェ
イス４を介してデイスプレィに出力されるとともに、カ
ウンタ１５でこの読み出しデータ中のチェックサムの対
象となるビット値（、“Ｏｔｅまたは“１”）を計数し
、加算器１６で加算し、レジスタ１４に格納して順次加
算を繰り返してビットカウント値を求め、比較器８に出
力する。

比較器８にはチェックサムメモリ５からチェックサム値
が入力しており、比較器８はこのチェックサム値と前記
ビットカウント値とを比較し、両者が不一致のときは、
データエラーの発生を通知する。

なお、初期動作として、ビットマツプメモリ２とチェッ
クサムメモリ５の初期化を行なっておく。

以上のように、本実施例においては、データエラーの検
出をＣＲＴのライン走査毎に行うようにしたため、デー
タエラーの検出を容易に行うことができる。この場合、
ビットマツプメモリ２に対する描画プロセッサ１のデー
タの書き込みをビット単位で行う場合にも、ビット数を
カウントするようにしているので容易に対応することが
できる。

また、ライン毎にチェックサム値を求めるようにしてい
るため、チェックサムメモリ５の容量が小さくてすむ。

［発明の効果］ 以上説明してきたように、本発明によれば、容量が小さ
なチェックサムメモリを用いてデータエラーをＣＲＴの
ライン走査毎に容易に検出することができる。

その結果、画面上に不連続な輝点ができても早期に対処
することができ、装置の性能を向上させることができる
。

【図面の簡単な説明】 第１図は本発明の基本構成図、 第２図は本発明の一実施例を示す回路ブロック図、 第３図はライトサイクル時の動作を説明する説明図、 第４図はデータエラーの検出動作を説明する説明図であ
る。 図中、 １・・・描画プロセッサ、 ２・・・ビットマツプメモリ、 ３・・・表示用続出回路、 ４・・・デイスプレィインターフェイス、５・・・チェ
ックサムメモリ、 ６・・・チェックサム更新回路、 ７．１０，１２，１５・・・カウンタ、８．９・・・比
較器、 １１・・・減算器、 １４・・・レジスタ、 ’１３．１６・・・加算器。 ）＃ト溝へ面 第１図

Claims (1)

【特許請求の範囲】
1. ビットマップメモリ（２）のライン毎に１または０のビ
   ット数をチェックサム値として記憶するチェックサムメ
   モリ（５）と、描画の際に前記チェックサムメモリ（５
   ）のチェックサム値を更新するチェックサム更新回路（
   ６）と、ビットマップメモリ（２）の表示データの読み
   出しに同期し１ライン中の１または０のビット数を計数
   するカウンタ（７）と、各ライン毎に前記カウンタ（７
   ）で計測したビットカウント値と前記チェックサムメモ
   リ（５）のチェックサム値とを比較する比較回路（８）
   と、を備えたことを特徴とするビットマップメモリのエ
   ラー検出装置。