JPS6142659B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、車両の車輪速度と、その車体速度を
近似する近似車体速度とを比較し、車輪速度が近
似車体速度より所定の量以上小さくなるとスリツ
プ信号を発生するようにしたアンチスキツド制御
回路に関する。

複数の車輪を有する車両の各車輪または車輪群
を制御するようにした従来のアンチスキツド制御
回路は、それぞれの車輪または車輪群に車輪速度
を検出する車輪速度センサーを装着し、それぞれ
の車輪速度から別々に車体速度を近似する近似車
体速度を形成し、それらの近似車体速度の内最も
高いものを選択して各車輪に共通の近似車体速度
とし、または、それぞれの車輪速度の内最も高い
車輪速度から車体速度を近似する近似車体速度を
形成し、このような近似車体速度とそれぞれの車
輪速度とを比較し、車輪速度がその近似車体速度
に比べて所定の量以上小さくなると、すなわち、
スリツプ率またはスリツプ値が所定の値以上にな
るとスリツプ信号を発生し、また、それぞれの車
輪の加減速度を求め、この加減速度が所定の基準
値を越えると加速度信号または減速度信号を発生
し、これらスリツプ信号、加速度信号または減速
度信号に基づいてブレーキ力を制御する制御信号
を発生するようにしている。

上述のアンチスキツド制御回路において、車輪
速度から近似車体速度を形成する場合、車輪の減
速度が所定の値に達するまでは、車輪速度を車体
速度として用い、車輪減速度が所定の値以上にな
ると、その時の車輪速度を初期値とし、その後予
め設定された所定の勾配で減少させて近似車体速
度を形成している。然るに、車輪に所定の減速度
が発生したときには、車輪にかなりのブレーキが
かけられているため、車輪にある程度、例えば数
％のスリツプ率を生じており、よつて、近似車体
速度は真の車体速度に比べてスリツプ率数％に相
当する速度分低い値となる。

従つて、複数の車輪速度から近似車体速度を形
成する場合、各々の車輪にかなりのブレーキがか
けられ全車輪のスリツプ率がある程度進んでいる
ときには、形成された近似車体速度は真の車体速
度に比べてこのスリツプ率に応じた分だけ小さい
速度となり、また、車輪または車輪群のいずれか
一つに十分なブレーキがかからず、そのスリツプ
率がほとんど零のときには、形成される近似車体
速度は真の車体速度にほぼ等しい。

しかしながら、従来のアンチスキツド制御回路
においては、上記の近似車体速度と真の車体速度
との差を無視して、近似車体速度より車輪速度が
固定された所定の量以上小さくなると、スリツプ
信号を発生するようにしていたため、各車輪共十
分にブレーキがかけられていることを想定して所
定の量を設定すると、いずれかの車輪または車輪
群に十分なブレーキがかけられないときには所定
の量が小さすぎて十分にブレーキがかけられる前
にスリツプ信号が発生し、また、逆に、いずれか
の車輪または車輪群に十分にブレーキがかけられ
ないことを想定して所定の量を設定すると、各車
輪共十分なブレーキがかけられたときには、車輪
のスリツプが進みすぎるという欠点がある。

本発明は、上記従来のアンチスキツド制御回路
の欠点に鑑みてなされたものであつて、全車輪に
対し常に適正なブレーキ制御を行うようにしたア
ンチスキツド制御回路を提供することを目的とす
る。

以上の目的は、本発明によれば、複数の車輪を
有する車両の車輪または車輪群毎に、車輪速度を
検出する車輪速度センサー、該車輪速度より求め
た車輪の加減速度が所定の基準値を越えると加速
度信号または減速度信号を発生する第１の比較
器、前記車輪速度が車体速度を近似する近似車体
速度より所定の量以上小さくなるとスリツプ信号
を発生する第２の比較器、前記第１および第２の
比較器の出力信号を受け前記車輪または車輪群の
ブレーキ力を制御する制御信号を発生する制御回
路をそれぞれ備え、前記近似車体速度は各前記車
輪速度センサーにより検出される車輪速度に基づ
いて形成するようにしたアンチスキツド制御回路
において、前記車輪または車輪群毎に前記制御信
号に基づいてその車輪または車輪群が制御中であ
るか否かを判別する判別器、及び前記車輪速度と
前記近似車体速度との差が所定の値以上になると
切換信号を発生する切換信号発生器を設け、いず
れかの前記車輪または車輪群が制御中でなく、か
つすべての切換信号発生器からの切換信号が発生
すると、各前記第２の比較器において前記スリツ
プ信号を発生する前記所定の量を小さい量に切り
換えるようにしたことを特徴とするアンチスキツ
ド制御回路によつて達成される。

以下、本発明の詳細を、図示した実施例に基づ
き説明する。

第１図は自動車に本発明を適用した実施例のア
ンチスキツド制御回路のブロツク図を示し、図に
おいて１ａ及び１ｂは右側前輪及び左側前輪に装
着された車輪速度センサーを表わし、１ｃはプロ
ペラシヤフトに装着された車輪速度センサーを表
わす。車輪速度センサー１ａ，１ｂ，１ｃは車輪
の回転速度に比例した周波数のパルスを発生する
が、このうち車輪速度センサー１ｃは両後輪の平
均車輪回転速度に比例した周波数のパルスを発生
する。車輪速度センサー１ａ，１ｂ，１ｃの各出
力はそれぞれ車輪速度演算器２ａ，２ｂ，２ｃに
供給され、こゝで車輪速度が演算され、その出力
はそれぞれ加減速度演算比較器３ａ，３ｂ，３
ｃ、近似車体速度発生器４ａ，４ｂ，４ｃ、スリ
ツプ演算比較器６ａ，６ｂ，６ｃ及び切換信号発
生器１５ａ，１５ｂ，１５ｃに供給される。

加減速度演算比較器３ａ，３ｂ，３ｃでは、車
輪速度演算器２ａ，２ｂ，２ｃの出力が、それぞ
れ時間に関して微分され、車輪の減速度が所定の
減速度基準値（例えば−1.5ｇ）以上になると減
速度信号−ｂを発生し、車輪の加速度が所定の加
速度基準値（例えば0.5ｇ）以上になると加速度
信号＋ｂを発生する。加減速度演算比較器３ａ，
３ｂ，３ｃの減速度信号−ｂはそれぞれ、近似車
体速度発生器４ａ，４ｂ，４ｃ及び第２図にその
詳細が示される制御回路７ａ，７ｂ，７ｃの第１
入力端子に供給され、それぞれの加速度信号＋ｂ
は制御回路７ａ，７ｂ，７ｃの第２入力端子に供
給される。

近似車体速度発生器４ａ，４ｂ，４ｃは車輪速
度演算器２ａ，２ｂ，２ｃの出力を受けて、車輪
の減速度が所定の減速度基準値（本実施例では−
1.5ｇ、勿論これには限定されない）に達しず減
速度信号−ｂが未だ発生しないときには車輪速度
演算器２ａ，２ｂ，２ｃの出力をそのまゝ発生
し、減速度信号−ｂが発生すると、それ以後は予
め設定された所定の勾配で直線的に低下する速度
信号を発生し、この速度信号より車輪速度演算器
２ａ，２ｂ，２ｃの出力が高くなつたときには、
その出力をそのまゝ発生する働らきをする。

以上のような近似車体速度発生器４ａ，４ｂ，
４ｃの出力はそれぞれ選択回路５に供給され、
こゝでこれらの出力の内最も高い出力、すなわち
近似車体速度が選択される。選択回路５のこのよ
うな選択出力はスリツプ演算比較器６ａ，６ｂ，
６ｃに、上述の車輪速度演算器２ａ，２ｂ，２ｃ
の出力と演算・比較するために供給され、更に切
換信号発生器１５ａ，１５ｂ，１５ｃに供給され
る。スリツプ演算比較器６ａ，６ｂ，６ｃにおい
ては、それぞれ２つの基準率が設定されており、
これらはスリツプ率制御用オアゲート１０の出力
信号によつて切り換えられる。２つの基準率は例
えば15％と10％であり、近似車体速度に対する車
輪速度の百分率を100から引いた値（スリツプ
率）と比較され、このスリツプ率が基準率より大
きい場合に、スリツプ演算比較器６ａ，６ｂ，６
ｃはスリツプ信号を発生する。このような基準率
がオアゲート１０の出力信号によつて切り換えら
れ、オアゲート１０の出力信号が“１”であると
きは大きい方の15％が選択され、“０”であると
きは小さい方の10％が選択される。スリツプ演算
比較器６ａ，６ｂ，６ｃの出力はそれぞれ制御回
路７ａ，７ｂ，７ｃの第３入力端子に供給され
る。

切換信号発生器１５ａ，１５ｂ，１５ｃは上述
したように車輪速度演算器、２ａ，２ｂ，２ｃの
出力と選択回路５の出力とを受け、選択回路５の
出力、すなわち近似車体速度と車輪速度とを比較
し、それらの差が設定値△Ｖ、例えば５Km/H以
上になると、負方向の切換信号“０”を発生する
ように構成されている。従つて、それらの差が△
Ｖ以下であると正方向の出力信号“１”を発生し
ている。なお、本実施例では切換信号発生器１５
ａ，１５ｂ，１５ｃには速度差△Ｖ、すなわちス
リツプ値が設定されているが、、これに代えてス
リツプ率が設定されてもよい。しかしながら、い
づれにしてもこのスリツプ値またはスリツプ率、
すなわちスリツプ量はスリツプ演算比較器６ａ，
６ｂ，６ｃに設定されているスリツプ量より小さ
く設定されている。例えば、切換信号発生器１５
ａ，１５ｂ，１５ｃの設定値を５％としてもよ
い。換言すれば、切換信号発生器１５ａ，１５
ｂ，１５ｃに設定されるスリツプ量はブレーキが
十分にかゝつたことを判断する基準であり、スリ
ツプ演算比較器６ａ，６ｂ，６ｃに設定されるス
リツプ量はブレーキがかけすぎであることを判断
する基準とされる。

次に、制御回路７ａ，７ｂ，７ｃの詳細につ
き、第２図を参照して説明する。これらは全く同
一の構成であるので、制御回路７ａについてのみ
説明する。

上述したが、加減速度演算比較器３ａからの減
速度信号−ｂはアンドゲート７２及びオフ遅延タ
イマー７７に供給され、このオフ遅延タイマ７７
は供給弁制御用オアゲート７９の第１入力端子に
接続される。また加減速度演算比較器３ａからの
加速度信号＋ｂはブレーキ上昇パルス発生器７
０、アンドゲート７８の論理否定の入力端子（〇
印で示す。以下同様）及びオアゲート７９の第３
入力端子に供給される。ブレーキ上昇パルス発生
器７０はオフ遅延タイマ７３、パルス発生器７
４、及びアンドゲート７５，７６から成つてお
り、加速度信号＋ｂが消滅後、オフ遅延タイマ７
３によつて設定される所定時間、ブレーキ圧力を
階段的に上昇させるためのパルス信号を発生す
る。このようなパルス信号はオアゲート７９の第
２入力端子に供給される。

スリツプ演算比較器６ａからのスリツプ信号λ
はオフ遅延タイマ７１及び上述のアンドゲート７
８に供給され、オフ遅延タイマ７１の出力は上述
のアンドゲート７２の他入力端子に供給される。
アンドゲート７２，７３の出力は供給弁・排出弁
制御用オアゲート８０に供給される。オフ遅延タ
イマ７１の設定時間は十分長く、通常の制御にお
いてはブレーキ作動後最初のスリツプ信号λが消
滅後、次のスリツプ信号λが発生するまでの時間
より長くオン状態を保持するように構成されてお
り、このようなオフ遅延タイマ７１とアンドゲー
ト７２とによつて、ブレーキ作動後、最初のブレ
ーキ弛め信号はスリツプ信号λにより発生し、そ
の後はスリツプ信号λ及び減速度信号−ｂのいづ
れが発生してもブレーキ弛め信号を発生するため
の判断回路を構成している。このような判断回路
が設けられるのは、減速度信号−ｂは、ブレーキ
作動後の車輪の過渡的運動において路面の凹凸な
どにより容易に、ノイズとして生じ、ブレーキが
未だ十分にかけられていないのにブレーキを弛め
てしまう危険性を避け、ブレーキが十分かけられ
て始めて生ずるスリツプ信号によつて最初のブレ
ーキ弛め信号を発生させるためである。

オアゲート７９，８０の出力信号SHa，SHb，
SHc及びSRa，SRb，SRcは、第１図に示すよう
に増巾器１１ａ，１１ｂ，１１ｃ及び１２ａ，１
２ｂ，１２ｃに供給され、増巾器１１ａ，１１
ｂ，１１ｃ及び１２ａ，１２ｂ，１２ｃの出力は
それぞれ供給弁のソレノイド１３ａ，１３ｂ，１
３ｃ及び排出弁のソレノイド１４ａ，１４ｂ，１
４ｃに供給される。供給弁及び排出弁は図示せず
とも公知の構造を有し、それぞれのソレノイド１
３ａ，１３ｂ，１３ｃ及び１４ａ，１４ｂ，１４
ｃが励磁されないとき、すなわちオアゲート７
９，８０の出力信号が“０”のときには、マスタ
シリンダの作動と共に、車輪のホイールシリンダ
へのブレーキ圧力を上昇させ、供給弁のソレノイ
ド１３ａ，１３ｂ，１３ｃが励磁され、排出弁の
ソレノイド１４ａ，１４ｂ，１４ｃが励磁されな
いとき、すなわちオアゲート７９の出力信号が
“１”で、オアゲート８０の出力信号が“０”の
ときには、車輪のホイールシリンダへのブレーキ
圧力を一定に保持させ、供給弁及び排出弁のソレ
ノイド１３ａ，１３ｂ，１３ｃ及び１４ａ，１４
ｂ，１４ｃが共に励磁されるとき、すなわちオア
ゲート７９，８０の出力信号が“１”のときに
は、車輪のホイールシリンダへのブレーキ圧力を
低下させる。

オアゲート８０の出力は更に、それぞれオフ遅
延タイマによつて構成される判別器８ａ，８ｂ，
８ｃに接続され、これら判別器８ａ，８ｂ，８ｃ
の出力端子はそれぞれ上述のアンドゲート９ａ，
９ｂ，９ｃの論理否定の入力端子に接続される。
アンドゲート９ａ，９ｂ，９ｃの出力端子は上述
のスリツプ率制御用オアゲート１０に接続され、
このオアゲート１０の出力端子が上述のスリツプ
演算比較器６ａ，６ｂ，６ｃに接続される。判別
器すなわちオフ遅延タイマ８ａ，８ｂ，８ｃの遅
延時間は十分に長く設定されており、一たんオン
となるとアンチスキツド制御中はオンを保持す
る。

本発明の実施例によるアンチスキツド制御回路
は以上のように構成されるのであるが、次にこの
回路の作用につき説明する。

図示せずとも、自動車走行中においてブレーキ
ペダルを踏みマスタシリンダを作動させると、両
前輪及び後輪のブレーキ機構やそれらが接する道
路条件やタイヤと路面との間の摩擦係数の相異に
より、車輪速度演算器２ａ，２ｂ，２ｃの出力
Va，Vb，Vcは第３図Ａに示すようにそれぞれ時
間と共に変化するものとする。これらと共に選択
回路５からはVnで示すような近似車体速度信号
が発生する。一点鎖線Ｔは真の車体速度を示す。
近似車体速度信号Vnは上述したように近似車体
速度発生器４ａ，４ｂ，４ｃの出力のうち最大の
出力であるが、直線的に発生させた速度信号より
車輪速度演算器２ａ，２ｂ，２ｃの出力信号の方
が大きい場合には、この出力信号がそのまゝ近似
車体速度発生器４ａ，４ｂ，４ｃから発生させら
れるので、第３図Ａに示すように近似車体速度信
号Vnはある期間においては直線的に変化せず、
図示した例では車輪速度演算器２ｃの出力信号
Vcと一致している。

ブレーキ作動直後においては、すなわち第３図
において時間t₁前においては、いづれの車輪にも
未だ十分なブレーキがかけられず加減速度演算器
３ａ，３ｂ，３ｃから減速度信号−ｂも、スリツ
プ演算比較器６ａ，６ｂ，６ｃからスリツプ信号
λも発生せず、従つてオアゲート７９，８０の出
力信号は“０”であり、供給弁及び排出弁のソレ
ノイド１３ａ，１３ｂ，１３ｃ及び１４ａ，１４
ｂ，１４ｃは励磁されず、車輪のホイールシリン
ダへのブレーキ圧力は上昇して行く。

ブレーキのかけ始めにおいては、各車輪速度
Va，Vb，Vcとも近似車体速度Vnにほゞ等しい
が、やがて時間t₁になると右側前輪の車輪速度Va
が近似車体速度Vnより△Ｖ以上小さくなり、す
なわち第３図Ａに示す破線Vpより小さくなり、
切換信号発生器１５ａから負方向のパルス信号
Caが第３図Ｂに示すように発生する。これによ
り、アンドゲート９ａの出力Oaは第３図Ｃに示
すように“０”となり、オアゲート１０の一つの
入力端子への入力は“０”となるが、他の切換信
号発生器１５ｂ，１５ｃからはまだ切換信号が発
生せず、従つて制御回路７ｂ，７ｃからもブレー
キ制御信号SRa，SRb，SRcは発生していないの
で、アンドゲート９ｂ，９ｃの出力は“１”であ
る。従つて、オアゲート１０の出力は依然として
“１”のまゝであり、各スリツプ演算比較器６
ａ，６ｂ，６ｃの設定スリツプ率は大きい方の15
％のまゝである。

更に時間が経ち、時間t₂になると左側前輪の車
輪速度Vbが近似車体速度Vnより△Ｖ以上小さく
なり、切換信号発生器１５ｂから負方向のパルス
信号Cbが第３図Ｂに示すように発生する。これ
により、アンドゲート９ｂの出力Obは第３図Ｃ
に示すように“０”となり、オアゲート１０のも
う一つの入力端子への入力は“０”となるが、切
換信号発生器１５ｃからはまだ切換信号が発生し
ていないので、アンドゲート９ｃの出力は“１”
である。従つて、オアゲート１０の出力は依然と
して“１”のまゝであり、各スリツプ演算比較器
６ａ，６ｂ，６ｃの設定スリツプ率は大きい方の
15％のまゝである。

なお、時間t₁とt₂との間に、右側前輪の車輪速
度Vaは近似車体速度Vnに対してスリツプ率15％
を越えるので、スリツプ演算比較器６Ａからスリ
ツプ信号λが発生し、これが出力信号SRaとして
制御回路７ａから得られる。すなわち、第２図に
示すようにスリツプ信号λはオフ遅延タイマ７１
及びアンドゲート７８に供給され、オアゲート８
０の出力SRaとなり、これはオアゲート７９の第
４入力端子にも供給される。この結果、オアゲー
ト７９からも出力信号SHaが得られ、供給弁及び
排出弁のソレノイド１３ａ及び１４ａが励磁さ
れ、右側前輪のホイールシリンダへのブレーキ圧
力は上昇から低下に切り換えられる。

他方、オアゲート８０の出力信号SRaは第１図
に示すように、判別器としてのオフ遅延タイマ８
ａに供給され、このタイマ８ａの“１”となつた
出力がアンドゲート９ａの論理否定の入力端子に
加えられるが、すでにアンドゲート９ａの一方の
入力端子に“０”の切換信号Caが切換信号発生
器１４ａから供給されているので、アンドゲート
９ａの出力は変化せず“０”である。

なお、上述したように判別器としての各オフ遅
延タイマ８ａ，８ｂ，８ｃの設定遅延時間は十分
長くとつてあり、一たんその出力が“１”になる
と、通常のアンチスキツド制御においては、その
制御中“１”のまゝ保持される。従つて、負方向
パルスとしての切換信号Caが第３図Ｂに示すよ
うに時間t₄で消滅したとしても、アンドゲート９
ａの出力はそのまゝずつと“０”に保持される。

次いで時間t₃になり、もつともブレーキのかゝ
りにくかつた両後輪の車輪速度Vcが近似車体速
度Vnより△Ｖ以上、すなわち５Km/H以上小さく
なると、切換信号発生器１５ｃから負方向パルス
Ccが第３図Ｂに示すように発生し、これにより
アンドゲート９ｃの出力Ocが第３図Ｃに示すよ
うに“１”から“０”となり、この結果としてオ
アゲート１０のすべての入力端子への入力が
“０”となり、オアゲート１０の出力Scは第３図
Ｃに示すように“１”から“０”となる。これに
より各スリツプ演算比較器６ａ，６ｂ，６ｃの設
定スリツプ率は小さい方の10％に切り換えられ
る。

なお、この後切換信号発生器１５ｂ，１５ｃの
出力Cb，Ccが第３図Ｂに示すように“１”とな
る期間があるが、このような正方向パルスが発生
する前にスリツプ演算比較器６ｂ，６ｃからスリ
ツプ信号λが発生し、アンドゲート９ｂ，９ｃの
論理否定の入力端子に“１”なるオフ遅延タイマ
８ｂ，８ｃの出力が加えられる。また、オフ遅延
タイマ８ｂ，８ｃの遅延時間は、通常のアンチス
キツド制御では、一たんオンとなると制御中はオ
ンを保持するように設定されている。従つて、時
間t₃の後に、たとえいづれかの切換信号発生器１
５ａ，１５ｂ，１５ｃから切換信号Ca，Cb，Cc
が消滅したとしても、オアゲート１０の出力は
“０”のまゝであり、以後各スリツプ演算比較器
６ａ，６ｂ，６ｃの設定スリツプ率は小さい方の
10％のまゝである。

ブレーキ作動後、最初のスリツプ信号λが発生
した後、減速度信号−ｂが発生した場合には、ア
ンドゲート７２の一方の入力端子にはオフ遅延タ
イマ７１の出力“１”が供給されているので、各
制御回路７ａ，７ｂ，７ｃにおいて出力信号
SHa，SHb，SHc及びSRa，SRb，SRcは“１”
となり、各車輪のホイールシリンダへのブレーキ
圧力は低下させられる。また、最初のスリツプ信
号λが発生する前に減速度信号Ｈ−ｂが発生した
場合には、これはオフ遅延タイマ７７を介してオ
アゲート７９に供給されるので、この減速度信号
−ｂを受けた制御回路７ａ，７ｂまたは７ｃの出
力信号SHa，SHb又はSHcは“１”となり、供給
弁のソレノイド１３ａ，１３ｂ又は１３ｃのみが
励磁される結果、対応する車輪のホイールシリン
ダへのブレーキ圧力は一定に保持される。減速度
信号−ｂはオフ遅延タイマ７７を介してオアゲー
ト７９に供給されているのは、減速度信号−ｂが
消滅後、直ちにブレーキ圧力を上昇させるのでは
なく、ある時間ブレーキ圧力を一定に保持して車
輪がロツクへと進むことを未然に防ぐためであ
る。従つて、オフ遅延タイマ７７の遅延時間はこ
のような事を考慮して定められている。

車輪のホイールシリンダへのブレーキ圧力が低
下させられ、車輪速度が上昇してその加速度が基
準値を越えると加速度信号＋ｂが発生する。加速
度信号＋ｂは制御回路７ａ，７ｂ又は７ｃにおけ
るオアゲート７９に供給されるので、供給弁のソ
レノイド１３ａ，１３ｂ又は１３ｃが励磁される
結果、ブレーキ圧力は一定に保持される。そし
て、この車輪の加速度が基準値以下になり、加速
度信号＋ｂが消滅すると、オフ遅延タイマ７３、
パルス発生器７４、及びアンドゲート７５，７６
によつて構成されるブレー上昇パルス発生器７０
により、ブレーキ圧を階段的に上昇させるための
パルスが制御回路７ａ，７ｂ又は７ｃからの出力
信号SHa，SHb又はSHcとして発生する。

すなわち、加速度信号＋ｂが消滅してもオフ遅
延タイマ７３に設定される所定時間、このタイマ
７３の出力は“１”であり、加速度信号＋ｂはア
ンドゲート７５の論理否定の入力端子に加えられ
ていたので、アンドゲート７５の出力は“１”と
なり、これはもう一方のアンドゲート７６の入力
端子に加えられると共に、パルス発生器７４のパ
ルスがアンドゲート７６のもう一方の入力端子に
加えられるので、アンドゲート７６からはパルス
発生器７４のパルスに同期したパルスが得られ、
これがオアゲート７９を通つて制御信号SHa，
SHb又はSHcとして供給弁のソレノイド１３ａ，
１３ｂ又は１３ｃに供給される結果、このソレノ
イドは断続的に励磁され、車輪のホイールシリン
ダへのブレーキ圧力は階段的に上昇させられる。
そして、やがて減速度信号−ｂ又はスリツプ信号
λが発生すると（オフ遅延タイマ７３の設定遅延
時間は十分に長く、未だその出力は“１”であ
る）、制御信号SHa，SHb又はSHcは断続的から
連続的に“１”となり、供給弁・排出弁制御用信
号SRa，SRb又はSRcも“１”となる結果、車輪
のホイールシリンダへのブレーキ圧力は低化させ
られる。以下、加速度信号＋ｂ、減速度信号−ｂ
及びスリツプ信号λの発生に応じてブレーキ圧一
定保持、ブレーキ圧階段的上昇、ブレーキ圧低下
の操作がくり返され、やがて自動車に所望の走行
速度が得られるとアンチスキツド制御は終了す
る。

本発明の実施例によるアンチスキツド制御回路
は以上のように作用するのであるが、ブレーキ作
動直後はスリツプ演算比較器６ａ，６ｂ，６ｃの
設定スリツプ率は大きい方の15％であるので、選
択回路５の出力、すなわちブレーキ力の最も小さ
い車輪の速度（図示した実施例ではVc）に基づ
いて形成される近似車体速度発生器４ｃの出力に
対していづれの車輪にも適正なスリツプ信号、す
なわちブレーキ弛め信号が得られる。そして、い
づれの車輪にも十分なブレーキ力が作用する。す
なわちスリツプ信号λが未だ発生せずともいづれ
の車輪もスリツプが十分に進行した時点で（図示
した実施例では時間t₃）スリツプ演算比較器６
ａ，６ｂ，６ｃの設定スリツプ率を小さい方の10
％に切り換えるようにしているので、ブレーキ作
動後常に適正なブレーキ弛め信号が得られること
になる。

いづれの車輪にもブレーキ作動後、同一のブレ
ーキ力が作用し、近似車体速度Vnより所定速度
△Ｖすなわち５Km/h以上小さくなると殆んど同
時に切換信号発生器１５ａ，１５ｂ，１５ｃから
切換信号Ca，Cb，Cc、が得られ、オアゲート１
０の出力Scが“０”になつて設定スリツプ率は
小さい方の10％に切り換えられる。

以上のようにしてブレーキ作動直後で、いづれ
の車輪にも十分なブレーキがかけられていず、近
似車体速度Vnが真の車体速度Ｔにほぼ等しく、
これより△Ｖ以内に車輪速度Va，Vb，Vcがある
ときは、大きなスリツプ率でスリツプ信号を発生
させ、またはいづれかの車輪に十分なブレーキが
かけられていないときにも大きなスリツプ率でス
リツプ信号を発生させるようにし、いづれの車輪
にも十分なブレーキ力が作用して近似車体速度
Vnより所定速度△Ｖ小さくなつた時点以降は小
さなスリツプ率でスリツプ信号を発生するように
しているので、いかなる場合にも各車輪は常に最
適のスリツプ率にあるように制御され、従来より
ブレーキ距離は一段と短縮される。

本発明によれば、特に切換信号発生器１５ａ，
１５ｂ，１５ｃを設け、すべての車輪速度Va，
Vb，Vcが近似車体速度Vnより所定速度△Ｖ以上
小さくなつた時点でオアゲート１０の出力を
“０”としてスリツプ演算比較器６ａ，６ｂ，６
ｃの設定スリツプ率を大きい値から小さい値に切
り換えるようにしているので、ほゞ理想的なスリ
ツプ制御を行うことができる。すなわち、ブレー
キのかゝり過ぎを表わすスリツプ信号や減速度信
号に基づいてスリツプ演算比較器６ａ，６ｂ，６
ｃの設定スリツプ率を切り換えるのではなくて、
ブレーキがいづれの車輪にも十分にかゝつたかど
うかを切換信号発生器１５ａ，１５ｂ，１５ｃに
より検出して上述の設定スリツプ率を切り換える
ようにしているので、よりきめ細かくスリツプ制
御を行うことができる。これは、もしスリツプ信
号や減速度信号に基づいてスリツプ演算比較器６
ａ，６ｂ，６ｃの設定スリツプ率を切り換えるよ
うにするとすれば、すべての車輪にブレーキがか
け過ぎた時点でこの設定スリツプ率を切り換える
ことになるからである。

以上、本発明の実施例について説明したが、本
発明は、勿論、この実施例に限定されることなく
本発明の技術的思想に基づいて種々の変形が可能
である。

例えば以上の実施例ではブレーキ作動後最初の
ブレーキ弛め信号をスリツプ信号によつて発生さ
せるように構成されているが、これに代えて第４
図に示すような構成としてもよい。すなわちスリ
ツプ演算比較器６ａ，６ｂ，６ｃの出力端子をオ
アゲート９０に接続し、このオアゲート９０の出
力端子を上述の実施例におけるオフ遅延タイマ７
１に対応する共通のオフ遅延タイマ７１′に接続
し、このオフ遅延タイマ７１の出力端子を各制御
回路７ａ，７ｂ，７ｃにおけるアンドゲート７２
の一方の入力端子に接続する。このアンドゲート
７２の出力を上述のSRa，SRb，SRcとするもの
である。従つて、実施例の制御回路７ａ，７ｂ，
７ｃにおけるオフ遅延タイマ７１、アンドゲート
７８及びオアゲート８０は省略される。

第４図の構成においては、いづれかの車輪のス
リツプ率が進行してスリツプ信号λａ，λｂ、又
はλｃがスリツプ演算比較器６ａ，６ｂ又は６ｃ
から発生すると、各制御回路７ａ，７ｂ，７ｃに
おけるアンドゲート７２は減速度信号−ｂに対し
て導通の状態になり、いづれかの車輪の減速度が
所定の基準値を越えて減速度信号−ｂが発生する
と、これにより対応する車輪のホイールシリンダ
へのブレーキ圧力を低下させる信号がアンドゲー
ト７２からSRa，SRb又はSRcとして得られる。

第４図の構成では、ブレーキ作動後、最初のス
リツプ信号がいづれかの車輪に対して発生しない
限り、減速度信号−ｂがいずれかの車輪に対して
発生してもオフ遅延タイマ８ａ，８ｂ，８ｃへの
入力が“１”となることはなく、たとえブレーキ
力が十分に作用せず、ノイズとしての減速度信号
−ｂがすべての車輪から発生したとしても、ブレ
ーキ弛め信号が発生することはない。すなわち、
少くとも一つの車輪のスリツプ率が設定基準率15
％を越えない限り、ブレーキ弛め信号は発生しな
いので、安定なアンチスキツド制御が保証され
る。これは、少なくとも一つの車輪のスリツプ率
が15％を越えると、他の車輪にもブレーキ作動後
かなりのブレーキ力が作用しているはずであるか
らである。

更に、第５図は以上の実施例の他変形例を示す
ものであるが、この構成においては制御回路７
ａ，７ｂ，７ｃの出力信号SHa，SHb，SHc及び
SRa，SRb，SRcはオアゲート９２ａ，９２ｂ，
９２ｃに供給され、このオアゲート９２ａ，９２
ｂ，９２ｃの出力が上述のオフ遅延タイマ８ａ，
８ｂ，８ｃに供給される。すなわち、上述の実施
例におけるオフ遅延タイマ８ａ，８ｂ，８ｃと制
御回路７ａ，７ｂ，７ｃにおけるオアゲート８０
の出力端子との間にオアゲート９２ａ，９２ｂ，
９２ｃが更に接続され、このオアゲート９２ａ，
９２ｂ，９２ｃのもう一方の入力端子に制御回路
７ａ，７ｂ，７ｃにおけるオアゲート７９の出力
端子が接続される構成となつている。

上述の実施例では、オフ遅延タイマ８ａ，８
ｂ，８ｃに加えられる最初の制御信号は、ブレー
キ作動後の最初のスリツプ信号に基づいて形成し
たが、第５図の例では、減速度信号−ｂがスリツ
プ信号λかのうちいづれか先に発生した信号がオ
フ遅延タイマ８ａ，８ｂ，８ｃを制御する信号と
なるようにしている。このような信号によつて
も、上述の実施例の効果が得られることは明らか
である。

また、以上の実施例では、スリツプ演算比較器
６ａ，６ｂ，６ｃが選択回路５の出力と車輪速度
演算器２ａ，２ｂ，２ｃの出力とをそれぞれ受け
て、スリツプ率を演算し、その値が所定の基準値
以上になるとスリツプ信号を発生するようにした
が、これに代えて、乗算器と比較器とを用いるよ
うにしてもよい。この場合には、乗算器の乗数が
大きい値と小さい値とに切り換えられるように
し、選択回路５の出力をこの乗算器に供給し、乗
算器の出力と車輪速度演算器２ａ，２ｂ，２ｃの
出力とを比較器で比較し乗算器の出力の方が車輪
速度演算器２ａ，２ｂ，２ｃの出力より大きい場
合に比較器からスリツプ信号を発生するようにす
る。例えば、上述の実施例に従えば、乗数は0.85
と0.90であつて、これらがオアゲート１０の出力
によつて切り換えられることになる。

また、以上の実施例ではスリツプ演算比較器６
ａ，６ｂ，６ｃでは２つの基準率15％と10％とが
設定されたが、これに代えて２つの基準値、例え
ば15Km/hと10Km/hとが設定されてもよい。この
場合には車輪速度演算器２ａ，２ｂ，２ｃの出力
が選択回路５の出力より基準値以上低下するとス
リツプ演算比較器６ａ，６ｂ，６ｃからスリツプ
信号が発生する。

また、以上の実施例では自動車に適用した場合
を説明したが、本発明は勿論、自動２輪車にも適
用可能であり、この場合には実施例の回路におい
て一系統の、例えば１ｃ，２ｃ，３ｃ，４ｃ，６
ｃ，７ｃ，８ｃ，９ｃ，１１ｃ，１２ｃ，１３
ｃ，１４ｃによつて構成される制御系が省略され
得る。

以上述べたように本発明のアンチスキツド制御
回路は全車輪に対し常に適正なブレーキ制御を行
うことができ、ブレーキ距離を従来より短縮する
ことができる。

【図面の簡単な説明】

第１図は本発明の実施例による自動車用のアン
チスキツド制御回路のブロツク図、第２図は同制
御回路における一部の詳細な回路図、第３図は同
制御回路の作用を説明するためグラフ、第４図は
実施例の第１変形例の一部を示すブロツク図、及
び第５図は実施例の第２変形例の一部を示すブロ
ツク図である。 なお、図において、１ａ，１ｂ，１ｃ……車輪
速度センサー、３ａ，３ｂ，３ｃ……加減速度演
算比較器、４ａ，４ｂ，４ｃ……近似車体速度発
生器、５……選択回路、６ａ，６ｂ，６ｃ……ス
リツプ演算比較器、７ａ，７ｂ，７ｃ……制御回
路、８ａ，８ｂ，８ｃ……判別器、９ａ，９ｂ，
９ｃ……アンドゲート、１０……オアゲート、１
５ａ，１５ｂ，１５ｃ……切換信号発生器。

Claims (1)

【特許請求の範囲】
1. １ 複数の車輪を有する車両の車輪または車輪群
   毎に、車輪速度を検出する車輪速度センサー、該
   車輪速度より求めた車輪の加減速度が所定の基準
   値を越えると加速度信号または減速度信号を発生
   する第１の比較器、前記車輪速度が車体速度を近
   似する近似車体速度より所定の量以上小さくなる
   とスリツプ信号を発生する第２の比較器、前記第
   １および第２の比較器の出力信号を受け前記車輪
   または車輪群のブレーキ力を制御する制御信号を
   発生する制御回路をそれぞれ備え、前記近似車体
   速度は各前記車輪速度センサーにより検出される
   車輪速度に基づいて形成するようにしたアンチス
   キツド制御回路において、前記車輪または車輪群
   毎に、前記制御信号に基づいてその車輪または車
   輪群が制御中であるか否かを判別する判別器及び
   前記車輪速度と前記近似車体速度との差が所定の
   値以上になると切換信号を発生する切換信号発生
   器を設け、いずれかの前記車輪または車輪群が制
   御中でなく、かつすべての切換信号発生器から切
   換信号が発生すると、各前記第２の比較器におい
   て前記スリツプ信号を発生する前記所定の量を小
   さい量に切り換えるようにしたことを特徴とする
   アンチスキツド制御回路。