JPS61267858A - マイクロコンピユ−タ - Google Patents
マイクロコンピユ−タInfo
- Publication number
- JPS61267858A JPS61267858A JP61007311A JP731186A JPS61267858A JP S61267858 A JPS61267858 A JP S61267858A JP 61007311 A JP61007311 A JP 61007311A JP 731186 A JP731186 A JP 731186A JP S61267858 A JPS61267858 A JP S61267858A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- program
- signal
- reset
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明はマイクロコンピュータに関し、とくに実行すべ
きプログラムの開始アドレスを複数個設定可能なマイク
ロコンピュータに関スル。
きプログラムの開始アドレスを複数個設定可能なマイク
ロコンピュータに関スル。
(従来技術)
一般に1マイクロコンピユータには実行すべきプログラ
ムの開始アドレスを設定する回路(以下、プログラムモ
ード設定回路という)。このプログラムモード設定回路
はマイクロコンピュータの外部端子から入力されるモー
ド設定信号(例えば割込信号)に応答するものであって
、複数のモード設定を行なうためには、通常第7図に示
されるように複数の外部端子が用いられる。第7図にお
いて、内部処理回M2は汎用レジスタ、ALU、制御フ
ラグ等を含むCPU機能を具備し、プログラムカウンタ
3は命令群が格納されたROM4に対してアドレスを供
給し、ROM4から所望の命令を読み出す制御を行なう
。読み出された命令は命令レジスタ5に一時フエッチさ
れた後、命令デコーダ6によって解読される。このデコ
ーダ6から内部処理回路2を制御する各種制御信号が発
生される。
ムの開始アドレスを設定する回路(以下、プログラムモ
ード設定回路という)。このプログラムモード設定回路
はマイクロコンピュータの外部端子から入力されるモー
ド設定信号(例えば割込信号)に応答するものであって
、複数のモード設定を行なうためには、通常第7図に示
されるように複数の外部端子が用いられる。第7図にお
いて、内部処理回M2は汎用レジスタ、ALU、制御フ
ラグ等を含むCPU機能を具備し、プログラムカウンタ
3は命令群が格納されたROM4に対してアドレスを供
給し、ROM4から所望の命令を読み出す制御を行なう
。読み出された命令は命令レジスタ5に一時フエッチさ
れた後、命令デコーダ6によって解読される。このデコ
ーダ6から内部処理回路2を制御する各種制御信号が発
生される。
内部処理回路2は内部バス15に接続され、外部とのデ
ータ転送等はこの内部バス15を通して行なわれる。
ータ転送等はこの内部バス15を通して行なわれる。
ここで、マイクロコンピュータ1に複数のプログラムモ
ードを設定するには端子12.13からモ−ド指示信号
(Mr 、 Mz )を入力し、これらの信号の1H“
1L”の組み合わせがモード制御回路8で判断され、こ
の例では4種類のモードを指示する信号が作成される。
ードを設定するには端子12.13からモ−ド指示信号
(Mr 、 Mz )を入力し、これらの信号の1H“
1L”の組み合わせがモード制御回路8で判断され、こ
の例では4種類のモードを指示する信号が作成される。
これらの信号に基いて予め定められているアドレスがア
ドレス作成回路8で作成され、内部バスを通してプログ
ラムカウンタ3に入力される。この結果、2つのモード
指示信号Ml、Mzに基いて4つのプログラム開始アド
レスを任意に設定することができるわけである。
ドレス作成回路8で作成され、内部バスを通してプログ
ラムカウンタ3に入力される。この結果、2つのモード
指示信号Ml、Mzに基いて4つのプログラム開始アド
レスを任意に設定することができるわけである。
(解決すべき問題点)
しかしながら、従来のマイクロコンピュータは複数のモ
ードを設定するために複数の外部端子12゜13が必要
であるという欠点がある。
ードを設定するために複数の外部端子12゜13が必要
であるという欠点がある。
さらに、内部回路2を初期化可能な機能をもつマイクロ
コンピュータには、通常外部リセット端子14が設けら
れておシ、この端子14にリセット信号(RED)を入
力することによって、マイクロコンピュータのイニシャ
ライズが行なわれる。
コンピュータには、通常外部リセット端子14が設けら
れておシ、この端子14にリセット信号(RED)を入
力することによって、マイクロコンピュータのイニシャ
ライズが行なわれる。
入力されたリセット信号はノイズ除去/同期回路9を介
して、イニシャライズ制御回路10に入力され、その出
力が内部処理回路2内の汎用レジスタのリセットやフラ
グのリセット等初期化に必要な制御を行なう信号として
使用される。一方、イニシャライズ(リセット)の他の
目的はプログラムカウンタに開始アドレスを設定するこ
とである。
して、イニシャライズ制御回路10に入力され、その出
力が内部処理回路2内の汎用レジスタのリセットやフラ
グのリセット等初期化に必要な制御を行なう信号として
使用される。一方、イニシャライズ(リセット)の他の
目的はプログラムカウンタに開始アドレスを設定するこ
とである。
従って、リセット信号に応答するアドレス設定回路11
が付加されておシ、これによってプログラムカウンタ3
をリセットすることにより、開始アドレス(リセットの
場合は0番地)を設定するようにしている。
が付加されておシ、これによってプログラムカウンタ3
をリセットすることにより、開始アドレス(リセットの
場合は0番地)を設定するようにしている。
しかし、リセットに基づく開始アドレスの設定は単に1
通夛のアドレスしか設定することができず、リセットに
基いて複数のアドレスを設定したい場合には、前述した
モード設定手段7,8を併用しなければならなかりた。
通夛のアドレスしか設定することができず、リセットに
基いて複数のアドレスを設定したい場合には、前述した
モード設定手段7,8を併用しなければならなかりた。
そのため、アドレス設定の作業が非常に煩雑で、かつ長
時間を要するという欠点があった。
時間を要するという欠点があった。
本発明の目的は非常に少ない数の外部端子を使って、複
数のプログラム開始アドレスが設定できるマイクロコン
ピュータを提供することである。
数のプログラム開始アドレスが設定できるマイクロコン
ピュータを提供することである。
(問題点を解決するための手段)
本発明は、所定の外部端子から入力されるパルス信号の
幅を検出する手段と、設定すべき複数のプログラム開始
アドレスが予め格納された手段と、前記検出手段の検出
結果に基いて前記格納手段の中から1つのアドレスを選
択し、これをプログラムアドレス指定手段に設定する手
段とを有することを特徴とする。
幅を検出する手段と、設定すべき複数のプログラム開始
アドレスが予め格納された手段と、前記検出手段の検出
結果に基いて前記格納手段の中から1つのアドレスを選
択し、これをプログラムアドレス指定手段に設定する手
段とを有することを特徴とする。
さらに、前記外部端子としてリセット端子が使用される
場合には、1つのリセットパルスで内部処理回路のイニ
シャライズとともに、任意の開始アドレスの設定を可能
としたマイクロコンピュータが得られる。
場合には、1つのリセットパルスで内部処理回路のイニ
シャライズとともに、任意の開始アドレスの設定を可能
としたマイクロコンピュータが得られる。
(実施例)
第1図は本発明の一実施例を示すマイクロコンピュータ
20の内部ブロック図である。
20の内部ブロック図である。
内部処理回路2.プログラムカウンタ3 、 ROM4
、命令レジスタ5.デコーダ6および内部バス15は第
7図の従来のものと同様でよい。但し、本実施例では複
数のモード設定用の外部端子(第6図の12および13
)は不要である。本実施例ではリセット端子14を外部
端子として使用して、複数の開始アドレス(0,数のプ
ログラムモード)が設定できる。
、命令レジスタ5.デコーダ6および内部バス15は第
7図の従来のものと同様でよい。但し、本実施例では複
数のモード設定用の外部端子(第6図の12および13
)は不要である。本実施例ではリセット端子14を外部
端子として使用して、複数の開始アドレス(0,数のプ
ログラムモード)が設定できる。
i@1図において、端子14から入力されたリセットパ
ルス信号は21イズ除去/同期回路9を介してイニシャ
ライズ回路10に入力されるとともに、パルス幅測定回
路21に導かれる。この回路21は第2図に示す機能′
f、有する。すなわち、信号線23を介して供給された
リセットパルスは、そのパルス幅を判定するためにサン
プリング回路25に入力される。サンプリング回路25
はサンプリング信号発生回路24から発生されるサンプ
リング信号に基いて、リセットパルスのパルス暢t−判
定し、その長さに従って複数の選択信号の中から1つを
アドレス発生回路26に送る。アドレス発生回路26は
予め複数のアドレスを具備しておシ、前記選択信号に応
答して1つのアドレスがプログラムカウンタ3に入力さ
れる。
ルス信号は21イズ除去/同期回路9を介してイニシャ
ライズ回路10に入力されるとともに、パルス幅測定回
路21に導かれる。この回路21は第2図に示す機能′
f、有する。すなわち、信号線23を介して供給された
リセットパルスは、そのパルス幅を判定するためにサン
プリング回路25に入力される。サンプリング回路25
はサンプリング信号発生回路24から発生されるサンプ
リング信号に基いて、リセットパルスのパルス暢t−判
定し、その長さに従って複数の選択信号の中から1つを
アドレス発生回路26に送る。アドレス発生回路26は
予め複数のアドレスを具備しておシ、前記選択信号に応
答して1つのアドレスがプログラムカウンタ3に入力さ
れる。
第2図の回路25.26の具体的な回路を第3図に示す
。サンプリング信号33としてはリセットパルス幅よシ
周期の短いクロックパルス信号が用いられる。サンプリ
ング信号とリセットパルスとはANDゲート30を介し
てカウンタもしくはタイマ回路31に入力される。カウ
ンタ/タイマ回路31はANI)ゲート30の出力に応
答してカウントアツプもしくはタイマー動作を実行する
。この様子を第4図の120Mマツプおよび第5図のタ
イミングチャートを参照して説明する。
。サンプリング信号33としてはリセットパルス幅よシ
周期の短いクロックパルス信号が用いられる。サンプリ
ング信号とリセットパルスとはANDゲート30を介し
てカウンタもしくはタイマ回路31に入力される。カウ
ンタ/タイマ回路31はANI)ゲート30の出力に応
答してカウントアツプもしくはタイマー動作を実行する
。この様子を第4図の120Mマツプおよび第5図のタ
イミングチャートを参照して説明する。
今、リセットパルスNが入力されると、これはサンプリ
ング信号のパルス4個分の長さであるためカウンタ/タ
イマ31は14′を計数する。このようにして、リセッ
トパルスB、C,Dが入力されると、カウンタ/タイマ
31は夫k”6”、”8”。
ング信号のパルス4個分の長さであるためカウンタ/タ
イマ31は14′を計数する。このようにして、リセッ
トパルスB、C,Dが入力されると、カウンタ/タイマ
31は夫k”6”、”8”。
’ io”を計数する。この計数結果はデコーダ32で
解読され、その内容に応じて4つの選択信号34〜37
のうちの1つが出力される。仮に、信号34が出力され
るとレジスタAが選択され、その中に格納されている開
始アドレス(O番地)がプログラムカウンタ3にセット
される。この結果、ROMの“0番地°にあるNOP命
令がアクセスされる。
解読され、その内容に応じて4つの選択信号34〜37
のうちの1つが出力される。仮に、信号34が出力され
るとレジスタAが選択され、その中に格納されている開
始アドレス(O番地)がプログラムカウンタ3にセット
される。この結果、ROMの“0番地°にあるNOP命
令がアクセスされる。
なお、よシ長いリセットパルスが入力されるとその長さ
に応じてレジスタB、C,Dが夫々選択され、アドレス
100,200,400が夫々プログラムカウンタ3に
セットされる。その場合には、例えばI10コントロー
ル、表示コントロール、印字コントロール等のプログラ
ムが自動的に指定され、実行される。
に応じてレジスタB、C,Dが夫々選択され、アドレス
100,200,400が夫々プログラムカウンタ3に
セットされる。その場合には、例えばI10コントロー
ル、表示コントロール、印字コントロール等のプログラ
ムが自動的に指定され、実行される。
本発明はリセットパルス以外の他の外部入力信号(例え
ば割込信号)についても応用できる。第6図は割込信号
に本発明を適用した例を示す要部ブロック図である。
ば割込信号)についても応用できる。第6図は割込信号
に本発明を適用した例を示す要部ブロック図である。
割込端子40から入力される割込信号(INT)は、割
込制御回路41に入力され、プログラムカウンタ3の内
容(実行中のプログラムのアドレス)を退避処理やCP
U(内部処理回路)2内のステータスの退避処理等が実
行される。これとともに、入力された割込信号は第2図
と同様のパルス幅測定回路21に入力され、その幅が測
定される。割込信号のパルス幅を変更することによって
、割込開始アドレスを複数設定すること・ができる。こ
の結果、1本の割込端子を用いて複数の割込開始アドレ
スを任意に設定することができる。
込制御回路41に入力され、プログラムカウンタ3の内
容(実行中のプログラムのアドレス)を退避処理やCP
U(内部処理回路)2内のステータスの退避処理等が実
行される。これとともに、入力された割込信号は第2図
と同様のパルス幅測定回路21に入力され、その幅が測
定される。割込信号のパルス幅を変更することによって
、割込開始アドレスを複数設定すること・ができる。こ
の結果、1本の割込端子を用いて複数の割込開始アドレ
スを任意に設定することができる。
(発明の効果)
以上のように、本発明によれば、外部パルス信号の幅に
基いて複数のプログラムモードを設定することができる
ので、非常に少ない(最低1本)端子でマイクロコンピ
ュータを構成できるという効果がある。とくに、割込信
号を外部パルス信号として加えることによって1本の割
込端子を使って複数の割込モードを設定することができ
る。
基いて複数のプログラムモードを設定することができる
ので、非常に少ない(最低1本)端子でマイクロコンピ
ュータを構成できるという効果がある。とくに、割込信
号を外部パルス信号として加えることによって1本の割
込端子を使って複数の割込モードを設定することができ
る。
さらに、リセット端子から入力されるリセット信号のパ
ルス幅を変えることによって、内部処理回路をイニシャ
ライズした後引き続きイニシャライズ後の複数のプログ
ラムを自動的に走らせることができるという優れた効果
を有する。
ルス幅を変えることによって、内部処理回路をイニシャ
ライズした後引き続きイニシャライズ後の複数のプログ
ラムを自動的に走らせることができるという優れた効果
を有する。
なお、リセット信号の場合、本来のリセットパルス暢以
上のパルス幅をもつリセット信号が必要であることは明
らかである。
上のパルス幅をもつリセット信号が必要であることは明
らかである。
第1図は本発明の一実施例のブロック図、第2図はその
要部回路機能図、第3図はアドレス発生回路の具体例を
示す回路ブロック図、第4図はROMマツプ、第5図は
タイミングチャート、第6図は本発明の他の実施例のブ
ロック図、第7図は従来のマイクロコンピュータの内部
ブロック図である。 2・・・・・・内部処理回路、3・・・・・・プログラ
ムカウンタ、4・・・・・・ROM、s・・・・・・命
令レジスタ、6・・・・・・デコーダ、7・・・・・・
モード制御回路、8・・・・・・アドレス作成回路、1
2.13・・・・・・外部モード端子、14・・・・・
・リセット端子、11・・・・・・アドレス設定回路、
21・・・・・・パルス幅測定回路、24・・・・・・
サンプリング信号発生回路、25・・・・・・サンプリ
ング回路、26・・・・・・アドレス発生レジスタ、3
1・・・・・・カラ/りもしくはタイマ、32・・・・
・・デコーダ、41・・・・・・割込制御回路。 第乙図
要部回路機能図、第3図はアドレス発生回路の具体例を
示す回路ブロック図、第4図はROMマツプ、第5図は
タイミングチャート、第6図は本発明の他の実施例のブ
ロック図、第7図は従来のマイクロコンピュータの内部
ブロック図である。 2・・・・・・内部処理回路、3・・・・・・プログラ
ムカウンタ、4・・・・・・ROM、s・・・・・・命
令レジスタ、6・・・・・・デコーダ、7・・・・・・
モード制御回路、8・・・・・・アドレス作成回路、1
2.13・・・・・・外部モード端子、14・・・・・
・リセット端子、11・・・・・・アドレス設定回路、
21・・・・・・パルス幅測定回路、24・・・・・・
サンプリング信号発生回路、25・・・・・・サンプリ
ング回路、26・・・・・・アドレス発生レジスタ、3
1・・・・・・カラ/りもしくはタイマ、32・・・・
・・デコーダ、41・・・・・・割込制御回路。 第乙図
Claims (1)
- 外部端子と、該外部端子から入力されるパルス信号の幅
を測定する手段と、複数のプログラム開始アドレスを格
納する手段と、前記測定手段の測定結果に基いて前記格
納手段の中から1つのプログラム開始アドレスを選択し
て読み出す手段とを有することを特徴とするマイクロコ
ンピュータ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP680285 | 1985-01-18 | ||
JP60-6802 | 1985-01-18 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61267858A true JPS61267858A (ja) | 1986-11-27 |
Family
ID=11648315
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61007311A Pending JPS61267858A (ja) | 1985-01-18 | 1986-01-17 | マイクロコンピユ−タ |
Country Status (2)
Country | Link |
---|---|
US (1) | US4992937A (ja) |
JP (1) | JPS61267858A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62148319A (ja) * | 1985-12-23 | 1987-07-02 | Sumitomo Chem Co Ltd | 易焼結性アルミナ粉末の製造方法 |
JPS62153118A (ja) * | 1985-12-26 | 1987-07-08 | Sumitomo Chem Co Ltd | 易焼結性アルミナ粉末の製造法 |
JPH0340606A (ja) * | 1989-07-07 | 1991-02-21 | Y E Data Inc | ロジツクlsiのモード設定回路 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5596761A (en) * | 1989-07-06 | 1997-01-21 | Ricoh Company, Ltd. | Central processing unit with internal register initializing means |
JPH0540730A (ja) * | 1991-08-06 | 1993-02-19 | Mitsubishi Electric Corp | マイクロコンピユータ |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5965356A (ja) * | 1982-10-05 | 1984-04-13 | Nec Corp | シングル・チツプ・マイクロコンピユ−タ |
JPS5953440B2 (ja) * | 1975-06-09 | 1984-12-25 | ヒルティ・アクチェンゲゼルシャフト | 接着アンカ− |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1386183A (en) * | 1972-10-05 | 1975-03-05 | Elliott Brothers London Ltd | Pulse signal handling circuit arrangements |
JPS5650477B2 (ja) * | 1973-08-16 | 1981-11-28 | ||
DE2415365C3 (de) * | 1974-03-29 | 1983-12-08 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zum Ausblenden von Impulsen, deren Dauer kürzer ist als eine vorgegebene Prüfdauer tp aus einer eingangsseitig anliegenden Folge digitaler Impulse |
US3949199A (en) * | 1974-09-06 | 1976-04-06 | Avco Corporation | Pulse width decoder |
US4241416A (en) * | 1977-07-01 | 1980-12-23 | Systron-Donner Corporation | Monitoring apparatus for processor controlled equipment |
JPS5557956A (en) * | 1978-10-25 | 1980-04-30 | Nissan Motor Co Ltd | Malfunction prevention unit of microcomputer |
DE3072043D1 (en) * | 1979-04-06 | 1987-11-19 | Hitachi Ltd | Electronic type engine control method and apparatus |
US4463416A (en) * | 1979-08-06 | 1984-07-31 | Ball Corporation | Programmable automatic controller |
GB2080585B (en) * | 1980-07-22 | 1984-07-04 | Tokyo Shibaura Electric Co | Semiconductor integrated circuit with reduced power consumption |
JPS58201154A (ja) * | 1982-05-19 | 1983-11-22 | Nissan Motor Co Ltd | アンチスキッド制御装置用マイクロコンピュータのモード監視制御装置 |
CU21488A1 (es) * | 1982-07-26 | 1987-06-09 | Inst Central De Investigacion | Medidor lógico |
JPS61229133A (ja) * | 1985-04-03 | 1986-10-13 | Nec Corp | シングルチツプマイクロコンピユ−タ用エミユレ−タ |
US4677308A (en) * | 1986-12-22 | 1987-06-30 | Chrysler Motors Corporation | Switch status monitoring system, single wire bus, smart sensor arrangement therefor |
US4799176A (en) * | 1986-12-29 | 1989-01-17 | Harper-Wyman Company | Electronic digital thermostat |
-
1986
- 1986-01-17 JP JP61007311A patent/JPS61267858A/ja active Pending
-
1990
- 1990-03-22 US US07/501,332 patent/US4992937A/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5953440B2 (ja) * | 1975-06-09 | 1984-12-25 | ヒルティ・アクチェンゲゼルシャフト | 接着アンカ− |
JPS5965356A (ja) * | 1982-10-05 | 1984-04-13 | Nec Corp | シングル・チツプ・マイクロコンピユ−タ |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62148319A (ja) * | 1985-12-23 | 1987-07-02 | Sumitomo Chem Co Ltd | 易焼結性アルミナ粉末の製造方法 |
JPS62153118A (ja) * | 1985-12-26 | 1987-07-08 | Sumitomo Chem Co Ltd | 易焼結性アルミナ粉末の製造法 |
JPH0340606A (ja) * | 1989-07-07 | 1991-02-21 | Y E Data Inc | ロジツクlsiのモード設定回路 |
Also Published As
Publication number | Publication date |
---|---|
US4992937A (en) | 1991-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1426748A (en) | Small micro-programme data processing system employing multi- syllable micro instructions | |
GB1528332A (en) | Central processing unit employing microprogrammable control in a data processing system | |
EP0270081B1 (en) | Microprogram controller receiving interrupt request during instruction execution | |
JPS61267858A (ja) | マイクロコンピユ−タ | |
JP2993975B2 (ja) | 中央演算処理装置 | |
EP0208287B1 (en) | Direct memory access controller | |
JPH0330917Y2 (ja) | ||
JPS6167148A (ja) | マイクロコンピユ−タ | |
JPS6022774B2 (ja) | 入出力端子制御方式 | |
JP2575025B2 (ja) | インサ−キット・エミュレ−タ | |
JPS63163533A (ja) | マイクロコンピユ−タ | |
SU1552189A1 (ru) | Устройство дл контрол программ | |
JPH0667896A (ja) | シングルチップマイクロコンピュータ | |
JPH03161883A (ja) | マイクロプロセッサ | |
JPS59112321A (ja) | 中央処理装置の制御方式 | |
SU1485239A1 (ru) | Микропрограммное устройство управления | |
JPH02136921A (ja) | レジスタアクセス方式 | |
JPH02310746A (ja) | メモリ・アクセス・ウエイト制御回路 | |
JPH03105487A (ja) | マイクロプロセッサ | |
JPH0476127B2 (ja) | ||
JPS63181045A (ja) | デ−タ処理装置 | |
JPS6232509B2 (ja) | ||
JPS6227423B2 (ja) | ||
JPS62248043A (ja) | マイクロコンピユ−タ・インストラクシヨン・フエツチ用メモリ切換回路 | |
JPH05119880A (ja) | マイクロプロセツサシステム |