JPS61254039A - 回路パタ−ン形成方法 - Google Patents
回路パタ−ン形成方法Info
- Publication number
- JPS61254039A JPS61254039A JP9488485A JP9488485A JPS61254039A JP S61254039 A JPS61254039 A JP S61254039A JP 9488485 A JP9488485 A JP 9488485A JP 9488485 A JP9488485 A JP 9488485A JP S61254039 A JPS61254039 A JP S61254039A
- Authority
- JP
- Japan
- Prior art keywords
- patterns
- etching
- circuit pattern
- pattern
- coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02K—DYNAMO-ELECTRIC MACHINES
- H02K3/00—Details of windings
- H02K3/04—Windings characterised by the conductor shape, form or construction, e.g. with bar conductors
- H02K3/26—Windings characterised by the conductor shape, form or construction, e.g. with bar conductors consisting of printed conductors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Windings For Motors And Generators (AREA)
- Manufacture Of Motors, Generators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
本発明は絶縁層上に回路パターンを形成する際に用いら
れる回路パターン形成方法に関し、たとえば小型モータ
用のプリントコイルを製造するのに好適なものである。
れる回路パターン形成方法に関し、たとえば小型モータ
用のプリントコイルを製造するのに好適なものである。
Ｂ０発明の概要
本発明は、絶縁層上に回路パターンを形成する際゛に用
いられる回路パターン形成方法において、エツチングに
より回路パターンを形成した後、表面を平坦化して電解
メッキを施すことにより、微細な回路パターンを形成す
ることができ、不都合が生じることなくパターンの厚み
を厚くでき、占積率を高めることができるようにしたも
のである。
いられる回路パターン形成方法において、エツチングに
より回路パターンを形成した後、表面を平坦化して電解
メッキを施すことにより、微細な回路パターンを形成す
ることができ、不都合が生じることなくパターンの厚み
を厚くでき、占積率を高めることができるようにしたも
のである。
Ｃ０従来の技術
従来より、動力源を必要とする機器等にはモータが多用
されている。このモータのコイルは、たとえば第５図に
示すように、銅線１１の周囲にエナメル層１２を有する
いわゆるエナメル線を巻線機によってコア（図示せず）
に巻装することにより製造される。
されている。このモータのコイルは、たとえば第５図に
示すように、銅線１１の周囲にエナメル層１２を有する
いわゆるエナメル線を巻線機によってコア（図示せず）
に巻装することにより製造される。
一方、近年、携帯用のカセットテーププレーヤやカセッ
トテープレコーダ（いわゆるヘッドフォンステレオ）等
の普及に伴い、より小型で性能の良いモータの開発が要
望されている。ところが、このような小型モータのコイ
ルは、上述した巻線法により製造することは困難である
。これは、巻線機が高価である、複数のコイルを同時に
製造できない、１００μｍ以下の細線化が難しい（銅線
１１の径が１００μｍ以上必要であるため）、巻線ごと
の相互接続をするためのハンダ付作業がしにくい等の欠
点があるためである。
トテープレコーダ（いわゆるヘッドフォンステレオ）等
の普及に伴い、より小型で性能の良いモータの開発が要
望されている。ところが、このような小型モータのコイ
ルは、上述した巻線法により製造することは困難である
。これは、巻線機が高価である、複数のコイルを同時に
製造できない、１００μｍ以下の細線化が難しい（銅線
１１の径が１００μｍ以上必要であるため）、巻線ごと
の相互接続をするためのハンダ付作業がしにくい等の欠
点があるためである。
これに対して、絶縁基板の両面にエツチングあるいはメ
ッキによりコイル（いわゆるプリントコイ／Ｌ／）を形
成する方法が提案されている。エツチング法は、第６図
に示すように、たとえば、銅箔層が形成されたポリイミ
ド等の絶縁基板１３の両面にエツチング処理を施し、コ
イルパターン１４Ａ、１４Ｂを形成する方法であり、メ
ッキ法は、第７図に示すように、たとえば、電極用金属
箔層１５Ａ、１５Ｂを有する絶縁基板１６の両面にフ・
オドレジスト１７Ａ、１７Ｂをパターニングシタ後、
電解メッキにより銅を析出させコイルパターン１８Ａ、
１８Ｂを形成する方法である。
ッキによりコイル（いわゆるプリントコイ／Ｌ／）を形
成する方法が提案されている。エツチング法は、第６図
に示すように、たとえば、銅箔層が形成されたポリイミ
ド等の絶縁基板１３の両面にエツチング処理を施し、コ
イルパターン１４Ａ、１４Ｂを形成する方法であり、メ
ッキ法は、第７図に示すように、たとえば、電極用金属
箔層１５Ａ、１５Ｂを有する絶縁基板１６の両面にフ・
オドレジスト１７Ａ、１７Ｂをパターニングシタ後、
電解メッキにより銅を析出させコイルパターン１８Ａ、
１８Ｂを形成する方法である。
Ｄ１発明が解決しようとする問題点
このようなエツチング法あるいはメッキ法によれば、巻
線機が不要であると共に、複数のコイルを同時に製造す
ることができる。しかし、各方法は次に挙げるような欠
点をそれぞれ有している。
線機が不要であると共に、複数のコイルを同時に製造す
ることができる。しかし、各方法は次に挙げるような欠
点をそれぞれ有している。
（ａ） エツチング法の場合
パターン１４Ａ、１４Ｂの厚みＴＥを得るためには元の
銅箔層が厚肉である必要があるため、目的の形状となり
難く、図示の如くサイドエツチング現象によりパターン
が細ってしまう。また、パターン間のギャップ（ｈは１
００μｍ程度が限界であり、これ以上小さくすることは
できず、微細なパターンを形成することができない。更
に、これらから、モータの性能に大きく関与する占積率
（導体占有率）が低くなってしまう。更にまた、絶縁基
板１３を介して両面のパターン（導体）間の電気的接続
を行わなければならない。
銅箔層が厚肉である必要があるため、目的の形状となり
難く、図示の如くサイドエツチング現象によりパターン
が細ってしまう。また、パターン間のギャップ（ｈは１
００μｍ程度が限界であり、これ以上小さくすることは
できず、微細なパターンを形成することができない。更
に、これらから、モータの性能に大きく関与する占積率
（導体占有率）が低くなってしまう。更にまた、絶縁基
板１３を介して両面のパターン（導体）間の電気的接続
を行わなければならない。
！
（ｂ） メッキ法の場合
メッキを施すための電極用金属箔層１５Ａ、１５Ｂが必
要であり、メッキ後にこれを除去しなければならない。
要であり、メッキ後にこれを除去しなければならない。
また、この際にフォトレジスト１７Ａ、１７Ｂの剥離も
必要であるが、構造上困難を伴う。更に、パターン１８
Ａ、１８Ｂの厚みＴＭを厚くするには、フォトレジスト
１７Ａ、１７Ｂの厚みＴＭＰを厚くすれば良いが、フォ
トレジスト１７Ａ、１７Ｂの解像度が低下したり、隣接
するパターンと接触（短絡）する虞れがあり、厚みＴＭ
をあまり厚くすることはできず、占積率が低下してしま
う。更にまた、パターンの幅ＷＭは、厚みＴＭの要求か
ら１００ ｐｍ程度が限界であり、微細なパターンを形
成することができない。
必要であるが、構造上困難を伴う。更に、パターン１８
Ａ、１８Ｂの厚みＴＭを厚くするには、フォトレジスト
１７Ａ、１７Ｂの厚みＴＭＰを厚くすれば良いが、フォ
トレジスト１７Ａ、１７Ｂの解像度が低下したり、隣接
するパターンと接触（短絡）する虞れがあり、厚みＴＭ
をあまり厚くすることはできず、占積率が低下してしま
う。更にまた、パターンの幅ＷＭは、厚みＴＭの要求か
ら１００ ｐｍ程度が限界であり、微細なパターンを形
成することができない。
そこで、本発明は上述した従来の問題点に鑑みて提案さ
れたものであり、パターンの微細化が図れ、不都合が生
じることなくパターンの厚みを厚くでき、占積率を高め
られるような回路パターン形成方法を提供することを目
的とする。
れたものであり、パターンの微細化が図れ、不都合が生
じることなくパターンの厚みを厚くでき、占積率を高め
られるような回路パターン形成方法を提供することを目
的とする。
Ｅ０問題点を解決するための手段
本発明に係る回路パターン形成方法は、上述した目的を
達成するために、絶縁層上に導電性層を形成した基板に
おいて、上記導電性層にエツチングを施し一体導通をな
す回路パターンを形成する工程と、上記形成された回路
パターン間の隙間に絶縁樹脂を埋込んで平坦化する工程
と、上記形成゛された回路パターン上に電解メッキを施
す工程とから成るこきを特徴としている。
達成するために、絶縁層上に導電性層を形成した基板に
おいて、上記導電性層にエツチングを施し一体導通をな
す回路パターンを形成する工程と、上記形成された回路
パターン間の隙間に絶縁樹脂を埋込んで平坦化する工程
と、上記形成゛された回路パターン上に電解メッキを施
す工程とから成るこきを特徴としている。
２１作用
本発明によれば、エツチングにより回路パターンが形成
された後、該回路パターン間の隙間に絶縁樹脂が充填さ
れ表面が平坦化され、電解メッキによってパターンの厚
みが増大される。
された後、該回路パターン間の隙間に絶縁樹脂が充填さ
れ表面が平坦化され、電解メッキによってパターンの厚
みが増大される。
Ｇ、実施例
以下、本発明に係る回路パターン形成方法の一実施例に
ついて図面を用いて詳細に説明する。なお、本実施例は
小型モータのコイル（プリントコイル）パターンの形成
方法に本発明を適用したものである。
ついて図面を用いて詳細に説明する。なお、本実施例は
小型モータのコイル（プリントコイル）パターンの形成
方法に本発明を適用したものである。
まず、第１図に示すように、絶縁層１の両面に銅箔層２
Ａ、 ２Ｂが形成された基板を用意する。
Ａ、 ２Ｂが形成された基板を用意する。
上記絶縁層１には、たとえば、ポリイミド、ポリアミド
、ポリエステル、ジアリルフタレート、ポリブタジェン
、エポキシウレタン等の材料を用いることができ、厚み
Ｔｏｒは５〜１５μｍ程度である。また、上記銅箔層２
Ａ、２Ｂは電解メッキ、圧延等によるものであり、厚み
Ｔｏｃは８〜８５μｍ程度である。
、ポリエステル、ジアリルフタレート、ポリブタジェン
、エポキシウレタン等の材料を用いることができ、厚み
Ｔｏｒは５〜１５μｍ程度である。また、上記銅箔層２
Ａ、２Ｂは電解メッキ、圧延等によるものであり、厚み
Ｔｏｃは８〜８５μｍ程度である。
次に、第２図に示すよう１乙スルーホールとなる孔３を
あけ、フォトレジスト４Ａ、４Ｂをパターニングした後
、エツチング処理を施し不要な部分を除去してコイルパ
ターン５Ａ、５Ｂを形成する。上記孔３は、たとえば、
ドリルを用いて０．５〜１．５ｍｍ程度の径に形成すれ
ば良い。また、上記フォトレジスト４Ａ、４Ｂには、液
状レノストあるいはドライフィルムレジスト等を用いれ
ば良く、厚みＴＯＰは１〜１０μｍ程度で十分である。
あけ、フォトレジスト４Ａ、４Ｂをパターニングした後
、エツチング処理を施し不要な部分を除去してコイルパ
ターン５Ａ、５Ｂを形成する。上記孔３は、たとえば、
ドリルを用いて０．５〜１．５ｍｍ程度の径に形成すれ
ば良い。また、上記フォトレジスト４Ａ、４Ｂには、液
状レノストあるいはドライフィルムレジスト等を用いれ
ば良く、厚みＴＯＰは１〜１０μｍ程度で十分である。
更に、上記エツチング処理は、たとえば、塩化第二鉄あ
るいは塩化第二銅等のエツチング液を用い、２ｋｇ／Ｃ
−程度の条件でスプレー法により行うようにすれば良い
。
るいは塩化第二銅等のエツチング液を用い、２ｋｇ／Ｃ
−程度の条件でスプレー法により行うようにすれば良い
。
次に、フォトレジス１−４Ａ、４Ｂを剥離した後、第３
図に示すように、形成されたコイルパターン５Ａ、５Ａ
問およびコイルパターン５Ｂ、５Ｂ間の隙間に絶縁樹脂
として、たとえばエポキシ系の樹脂５Ａ、１５Ｂを充填
し、表面を研磨することにより平坦化する。この樹脂６
Ａ、６Ｂの充填により、次のメッキ工程で銅が水平方向
に異常成長し隣接パターンと接触（短絡）してしまうの
を防止することができる。
図に示すように、形成されたコイルパターン５Ａ、５Ａ
問およびコイルパターン５Ｂ、５Ｂ間の隙間に絶縁樹脂
として、たとえばエポキシ系の樹脂５Ａ、１５Ｂを充填
し、表面を研磨することにより平坦化する。この樹脂６
Ａ、６Ｂの充填により、次のメッキ工程で銅が水平方向
に異常成長し隣接パターンと接触（短絡）してしまうの
を防止することができる。
そして最後に、たとえば、硫酸銅あるいはピロリン酸銅
等のメッキ浴を用いて電解メッキを施し、コイルパター
ン５Ａ、５Ｂ上に銅を析出させて、第４図に示すような
新たなコイルパターン７Ａ。
等のメッキ浴を用いて電解メッキを施し、コイルパター
ン５Ａ、５Ｂ上に銅を析出させて、第４図に示すような
新たなコイルパターン７Ａ。
７Ｂを得る。この時、両面のコイルパターン間の電気的
接続も同時に行え、スルーホール８が形成される。なお
、パターン間のギャップＧｏが極小（能えば８０〜４０
μｍ程度）に達した時点で、メッキ析出を停止させるよ
うにする。
接続も同時に行え、スルーホール８が形成される。なお
、パターン間のギャップＧｏが極小（能えば８０〜４０
μｍ程度）に達した時点で、メッキ析出を停止させるよ
うにする。
このように、本実施例のコイルパターンの形成方法はエ
ツチングと電解メッキを併用したものであり、良好なコ
イルパターンを簡単な製造プロセスにより得ることがで
きる。すなわち、元の銅箔層２Ａ、２Ｂの厚みＴｏｃお
よびフォトレジスト４Ａ、４Ｂの厚みＴｏｐが薄くても
、厚みＴＯの厚いコイルパターン７Ａ、７Ｂが得られパ
ターンを補強することができると共に、目的とする形状
のパターンが容易に形成できる。また、樹脂６Ａ、６Ｂ
の充填により、電解メッキによって析出した銅が隣接パ
ターンと接触するのを防止して、パターン間のギャップ
Ｇｏを極小に設定することができる。更に、これりのこ
とから、パターンの微細化が図れ、かつ占積率を高める
ことができる。
ツチングと電解メッキを併用したものであり、良好なコ
イルパターンを簡単な製造プロセスにより得ることがで
きる。すなわち、元の銅箔層２Ａ、２Ｂの厚みＴｏｃお
よびフォトレジスト４Ａ、４Ｂの厚みＴｏｐが薄くても
、厚みＴＯの厚いコイルパターン７Ａ、７Ｂが得られパ
ターンを補強することができると共に、目的とする形状
のパターンが容易に形成できる。また、樹脂６Ａ、６Ｂ
の充填により、電解メッキによって析出した銅が隣接パ
ターンと接触するのを防止して、パターン間のギャップ
Ｇｏを極小に設定することができる。更に、これりのこ
とから、パターンの微細化が図れ、かつ占積率を高める
ことができる。
ここで、前述したエツチング法（第６図参照）、メッキ
法（第７図参照）、および本実施例（第４図参照）によ
り形成された各コイルの占積率を導体の断面積比で比較
した一例を示す。条件は次の通りである。なお、単位は
μ扉とする。
法（第７図参照）、および本実施例（第４図参照）によ
り形成された各コイルの占積率を導体の断面積比で比較
した一例を示す。条件は次の通りである。なお、単位は
μ扉とする。
（ａ） エツチング法
ＷＥ＝ｌＯＯＧＥ＝１００ ＴＥ＝１００（ｂｌ
メッキ法 ＷＭ ＝ １００ ０Ｍ ＝ ８０ ＴＭ ＝
６０（ＴＭＰ＝２５） （Ｃ） 本実施例 Ｗｏ＝５０ Ｇｏ＝８０ Ｔｏ＝１００（Ｔ
ｏｃ ＝ ４０ ） 以上の条件により各断面積ＳＥ、ＳＭ、Ｓｏをそれぞれ
計算した結果、断面積比は ８ｇ ： ＳＭ ： Ｓｏ ＝ ｌ ： １．１５ ：
１．２６となり、本実施例において形成されたコイル
の占積率が極めて高いことが分かる。よって、高性能の
小型モータを得ることができる。
メッキ法 ＷＭ ＝ １００ ０Ｍ ＝ ８０ ＴＭ ＝
６０（ＴＭＰ＝２５） （Ｃ） 本実施例 Ｗｏ＝５０ Ｇｏ＝８０ Ｔｏ＝１００（Ｔ
ｏｃ ＝ ４０ ） 以上の条件により各断面積ＳＥ、ＳＭ、Ｓｏをそれぞれ
計算した結果、断面積比は ８ｇ ： ＳＭ ： Ｓｏ ＝ ｌ ： １．１５ ：
１．２６となり、本実施例において形成されたコイル
の占積率が極めて高いことが分かる。よって、高性能の
小型モータを得ることができる。
なお、本発明はプリントコイルのみならず、通常のプリ
ント基板における回路パターンの形成方法に適用するこ
ともできる。また、形成する回路パターンは片面でも良
いことは勿論である。
ント基板における回路パターンの形成方法に適用するこ
ともできる。また、形成する回路パターンは片面でも良
いことは勿論である。
Ｈ０発明の効果
上述した実施例の説明から明らかなように、本発明によ
れば、エツチングにより回路パターンを形成した後、表
面を平坦化して電解メッキを施すこと番こよって、微細
な回路パターンを形成することができ、不都合が生じる
ことなくパターンの厚みを厚くでき、占積率を高めるこ
とができる。
れば、エツチングにより回路パターンを形成した後、表
面を平坦化して電解メッキを施すこと番こよって、微細
な回路パターンを形成することができ、不都合が生じる
ことなくパターンの厚みを厚くでき、占積率を高めるこ
とができる。
第１図〜第４図は本発明の一実施例を工程順に示す各断
面図である。 第５図〜第７図は従来の各方法によって形成されたコイ
ルを示す各断面図であり、第５図は巻線法、第６図はエ
ツチング法、第７図はメッキ法をそれぞれ示すものであ
る。 １・・・・・・・・・・・・・・・・・・絶縁層２Ａ、
２Ｂ・・・・・・銅箔層 ５Ａ、５Ｂ、７Ａ、７Ｂ・・・・・クイルパターン６Ａ
、６Ｂ・・・・・・樹 脂
面図である。 第５図〜第７図は従来の各方法によって形成されたコイ
ルを示す各断面図であり、第５図は巻線法、第６図はエ
ツチング法、第７図はメッキ法をそれぞれ示すものであ
る。 １・・・・・・・・・・・・・・・・・・絶縁層２Ａ、
２Ｂ・・・・・・銅箔層 ５Ａ、５Ｂ、７Ａ、７Ｂ・・・・・クイルパターン６Ａ
、６Ｂ・・・・・・樹 脂
Claims (1)
- 【特許請求の範囲】 絶縁層上に導電性層を形成した基板において、上記導
電性層にエッチングを施し一体導通をなす回路パターン
を形成する工程と、 上記形成された回路パターン間の隙間に絶縁樹脂を埋込
んで平坦化する工程と、 上記形成された回路パターン上に電解メッキを施す工程
とから成る回路パターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60094884A JPH07118877B2 (ja) | 1985-05-02 | 1985-05-02 | 回路パターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60094884A JPH07118877B2 (ja) | 1985-05-02 | 1985-05-02 | 回路パターン形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61254039A true JPS61254039A (ja) | 1986-11-11 |
| JPH07118877B2 JPH07118877B2 (ja) | 1995-12-18 |
Family
ID=14122470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60094884A Expired - Fee Related JPH07118877B2 (ja) | 1985-05-02 | 1985-05-02 | 回路パターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07118877B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0395676U (ja) * | 1990-01-12 | 1991-09-30 | ||
| WO1997000526A1 (de) * | 1995-06-17 | 1997-01-03 | Robert Bosch Gmbh | Induktives bauelement |
| JPH1169684A (ja) * | 1997-08-14 | 1999-03-09 | Asahi Chem Ind Co Ltd | アクチュエータ用プリントコイル |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54104563A (en) * | 1978-02-03 | 1979-08-16 | Alps Electric Co Ltd | Method of making circuit board |
| JPS59204449A (ja) * | 1983-05-04 | 1984-11-19 | Hitachi Ltd | プリントコイルの製造方法 |
-
1985
- 1985-05-02 JP JP60094884A patent/JPH07118877B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54104563A (en) * | 1978-02-03 | 1979-08-16 | Alps Electric Co Ltd | Method of making circuit board |
| JPS59204449A (ja) * | 1983-05-04 | 1984-11-19 | Hitachi Ltd | プリントコイルの製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0395676U (ja) * | 1990-01-12 | 1991-09-30 | ||
| WO1997000526A1 (de) * | 1995-06-17 | 1997-01-03 | Robert Bosch Gmbh | Induktives bauelement |
| JPH1169684A (ja) * | 1997-08-14 | 1999-03-09 | Asahi Chem Ind Co Ltd | アクチュエータ用プリントコイル |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07118877B2 (ja) | 1995-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6410858B1 (en) | Multilayered wiring board, a production process for, and semiconductor device using, the same | |
| US4392013A (en) | Fine-patterned thick film conductor structure and manufacturing method thereof | |
| US6684497B2 (en) | Manufacturing methods for printed circuit boards | |
| JP3014310B2 (ja) | 積層配線基板の構造と製作方法 | |
| US5745333A (en) | Laminar stackable circuit board structure with capacitor | |
| KR100240915B1 (ko) | 회로 기판 및 그의 제조 방법 | |
| US6370768B1 (en) | Circuit board, a method for manufacturing same, and a method of electroless plating | |
| US20050140488A1 (en) | Coil electric conductor, laminated coil conductor, production method of the same and electronic component using the same | |
| CN1767719B (zh) | 多层基板及其制造方法 | |
| JP6282425B2 (ja) | 配線基板の製造方法 | |
| JP2004356160A (ja) | 配線基板の製造方法 | |
| JP2004319570A (ja) | 平面コイルの製造方法 | |
| US6629366B1 (en) | Method of producing a multilayer wiring board | |
| JPS61124117A (ja) | プリントコイルの製造方法 | |
| JP4369684B2 (ja) | 多層配線基板およびその製造方法 | |
| JPH0341803A (ja) | 信号線相互間のクロストークノイズを低減した配線板およびその製造法 | |
| JPS61254039A (ja) | 回路パタ−ン形成方法 | |
| JP4052434B2 (ja) | 多層基板及びその製造方法 | |
| JPH11298141A (ja) | 電子装置の製造方法 | |
| JP2004253430A (ja) | 平面コイルの製造方法 | |
| JPS61254038A (ja) | 回路パタ−ン形成方法 | |
| JPH06217482A (ja) | 回路パターン形成方法 | |
| JPH0243353B2 (ja) | ||
| JPH04268783A (ja) | 複合回路基板 | |
| JP2001196252A (ja) | 電子デバイスの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |