JP4369684B2 - 多層配線基板およびその製造方法 - Google Patents
多層配線基板およびその製造方法 Download PDFInfo
- Publication number
- JP4369684B2 JP4369684B2 JP2003147352A JP2003147352A JP4369684B2 JP 4369684 B2 JP4369684 B2 JP 4369684B2 JP 2003147352 A JP2003147352 A JP 2003147352A JP 2003147352 A JP2003147352 A JP 2003147352A JP 4369684 B2 JP4369684 B2 JP 4369684B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- hole
- core substrate
- conductive
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、多層配線基板とその製造方法に係り、特に半導体チップを搭載するための高密度配線がなされた多層配線基板と、このような多層配線基板を製造するための製造方法に関する。
【０００２】
【従来の技術】
【特許文献１】
特開平９−１３００５０号公報
【特許文献２】
特開２００３−２３２５１号公報
近年、電子機器の高機能化、小型化、軽量化が進む中で、半導体パッケージの小型化、多ピン化、外部端子のファインピッチ化が求められており、高密度配線基板の要求がますます強くなっている。このため、ＬＳＩを直接プリント配線基板に実装したり、あるいはＣＳＰ(Chip Size Package)、ＢＧＡ(Ball grid Array)をプリント配線基板に実装するようになってきた。そして、プリント配線基板も高密度化に対応するために、配線およびビアを１層づつ電気絶縁層を介してコア基板に多層に積み上げていくビルドアップ法で製作した多層配線基板を使用するようになってきた。
【０００３】
従来の一般的なビルドアップ多層配線基板では、絶縁基板にドリルでスルーホールを設け、このスルーホール内側に金属めっきを施し、スルーホール内に樹脂または導電性ペーストを充填して形成されたコア基板が使用されていた（特許文献１）。このコア基板は、スルーホールを介して表裏が導通されたものであり、このコア基板上に配線を電気絶縁層を介して多層に積み上げることで多層配線基板が作製されていた。また、最近では、樹脂を充填したスルーホールに蓋めっき（スルーホールの開口部分を塞ぐようにめっき層を形成すること）を行い、上記の蓋めっき部分の直上にビアを配置し、さらに、このビア上にビアを配置するスタック構造の多層配線基板が開発されている（特許文献２）。
【０００４】
【発明が解決しようとする課題】
しかし、従来のスルーホールの形成はドリル加工で行っていたため、スルーホールの開口径はドリル径よりも小さくすることができず、微細なドリルを用たドリル加工では、ドリルの破損頻度が高いものであった。このため、スルーホールの微細化が困難であり、配線設計の自由度が限定されるという問題があった。
また、樹脂を充填したスルーホールに蓋めっきを行った構造では、使用する絶縁基板の熱収縮・熱膨張によって、スルーホール内部に充填した樹脂が伸縮し、これにより、蓋めっき部分に形成されたビアに応力が集中し易く、接続信頼性が低いという問題もあった。
本発明は、上記のような実情に鑑みてなされたものであり、配線設計の自由度が高く高密度配線が可能な多層配線基板と、このような多層配線基板を簡便に製造するための製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
このような目的を達成するために、本発明は、コア基板上に電気絶縁層を介して２層以上の配線を有する多層配線基板において、コア基板は導電性物質が充填され表裏の導通がなされた複数のスルーホールを備えたシリコンコア基板であり、前記スルーホールは開口径が１０〜３０μｍの範囲内、ピッチが開口径の２倍の長さであり、スルーホール間の最小スペースが１０μｍであり、前記スルーホール内壁面には導電性物質拡散防止層が設けられており、電気絶縁層を介してコア基板上に形成された１層目の配線は、ビアを介して前記スルーホール内に充填された導電性物質に接続されているような構成とした。
【０００６】
本発明の好ましい態様として、前記導電性物質拡散防止層は窒化チタン薄膜であるような構成とした。
本発明の好ましい態様として、前記導電性物質は、電解めっきによりスルーホール内に形成された銅であるような構成、あるいは、前記導電性物質は、スルーホール内に形成された導電性ペーストであるような構成とした。
本発明の好ましい態様として、前記コア基板の厚みは、５０〜７２５μｍの範囲内であるような構成とした。
【０００７】
また、本発明は、コア基板上に電気絶縁層を介して２層以上の配線を有する多層配線基板の製造方法において、コア基板用のシリコンコア材の一方の面から、プラズマを利用したドライエッチングにより開口径が１０〜３０μｍの範囲内、ピッチが開口径の２倍の長さであり、微細孔間の最小スペースが１０μｍである微細孔を所定の深さまで穿設する工程と、少なくとも前記微細孔の内壁面にプラズマを利用したＭＯ−ＣＶＤ法により導電性物質拡散防止層を形成し、該導電性物質拡散防止層上に下地導電層を形成する工程と、前記微細孔内に導電性物質を充填する工程と、前記シリコンコア材の他方の面を研磨して前記微細孔を露出させることによりスルーホールを形成し、前記導電性物質によりスルーホールを介した表裏の導通がとられたコア基板とする工程と、該コア基板上に、スルーホール内に充填された導電性物質に接続するようにビアを形成すると同時に、電気絶縁層を介した１層目の配線を形成する工程と、を有するような構成とした。
【０００８】
さらに、本発明は、コア基板上に電気絶縁層を介して２層以上の配線を有する多層配線基板の製造方法において、コア基板用のシリコンコア材の一方の面から、プラズマを利用したドライエッチングにより開口径が１０〜３０μｍの範囲内、ピッチが開口径の２倍の長さであり、微細孔間の最小スペースが１０μｍである微細孔を所定の深さまで穿設する工程と、前記シリコンコア材の他方の面を研磨して前記微細孔を露出させスルーホールを形成する工程と、少なくとも前記スルーホールの内壁面にプラズマを利用したＭＯ−ＣＶＤ法により導電性物質拡散防止層を形成し、該導電性物質拡散防止層上に下地導電層を形成する工程と、前記スルーホール内に導電性物質を充填して表裏の導通がとられたコア基板とする工程と、該コア基板上に、スルーホール内に充填された導電性物質に接続するようにビアを形成すると同時に、電気絶縁層を介した１層目の配線を形成する工程と、を有するような構成とした。
【００１０】
上記のように、本発明の多層配線基板では、スルーホールの開口径が１０〜１００μｍの範囲内にあるので、スルーホールの狭ピッチ化がなされても、スルーホール間のスペースが確保され、また、スルーホール内壁面に設けられた導電性物質拡散防止層は、スルーホール内部に充填された導電性物質がコア基板中に拡散して隣接するスルーホール間での短絡を防止する作用をなし、本発明の製造方法では、プラズマを利用したドライエッチングにより微細孔を形成するので、開口径の小さいスルーホールの形成が可能となる。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
多層配線基板
図１は、本発明の多層配線基板の一実施形態を示す部分縦断面図である。図１において、本発明の多層配線基板１は、コア基板２と、このコア基板２の表面２ａ上に電気絶縁層を介して形成された配線と、裏面２ｂ上に電気絶縁層を介して形成された配線と、を備えている。
多層配線基板１を構成するコア基板２は、コア材２′に複数のスルーホール４が形成されたものであり、各スルーホール４には導電性物質７が充填され、この導電性物質７によりスルーホール４を介した表面２ａと裏面２ｂの導通がなされている。
【００１２】
コア基板２に形成されたスルーホール４の開口径は、１０〜１００μｍ、好ましくは１０〜３０μｍの範囲内である。スルーホールの開口径が上記の範囲未満であると、スルーホール形成加工が困難となり、また、上記の範囲を超えると、スルーホールの密度を高くしたり、スルーホールの形成数を多くすることに限度があり好ましくない。スルーホール４の内壁面には導電性物質拡散防止層５が設けられており、図示例のコア基板２では、導電性物質拡散防止層５と導電性物質７との間に下地導電層６が介在している。
コア基板２の厚みは、５０〜７２５μｍ、好ましくは３００〜６２５μｍの範囲内である。コア基板２の厚みが５０μｍ未満であると、支持体として充分な強度を保持できず、７２５μｍを超えると、半導体装置の薄型化に支障を来たすことになり好ましくない。
【００１３】
コア基板２の表面２ａ上に形成された配線は、図示例では多層配線であり、コア基板２の表面２ａ上に電気絶縁層１１ａを介しビア１３ａにてスルーホール４内の導電性物質７に接続されるように形成された１層目の配線１２ａと、この１層目の配線１２ａ上に２層目の電気絶縁層１１ｂを介しビア１３ｂにて所定の１層目配線１２ａに接続されるように形成された２層目の配線１２ｂと、この２層目の配線１２ｂ上に３層目の電気絶縁層１１ｃを介しビア１３ｃにて所定の２層目配線１２ｂに接続されるように形成された３層目の配線１２ｃとからなる。
また、コア基板２の裏面２ｂ上に形成された配線は、図示例では単層配線であり、コア基板２の裏面２ｂ上に電気絶縁層１５を介しビア１７にてスルーホール４内の導電性物質７に接続されるように形成された配線１６である。
【００１４】
尚、各配線１２ａ，１２ｂ，１２ｃ，１６および各ビア１３ａ，１３ｂ，１３ｃは下地金属層を介して、導電性物質７上、下層の電気絶縁層上、ビア上に形成されていてもよい。この下地着金属層は、例えば、銅、銀等の薄膜とすることができる。
【００１５】
上述のような本発明の多層配線基板１では、スルーホール４内部に導電性物質７が充填され、この導電性物質７に接続するビア１３ａ，１７を介して１層目の配線１２ａ，１６が形成された構造、すなわち、スルーホール４直上にビア１３ａ，１７を備える構造であるため、多層配線の配線設計の自由度を高くすることができる。また、スルーホール４内には樹脂が充填されていないので、スルーホール４直上に配置されたビア１３ａ，１７へのコア基板２の熱収縮や熱膨張による応力集中が発生し難く、接続信頼性が高いものとなる。さらに、スルーホール４の狭ピッチ化が可能であるとともに、スルーホール４間のスペースの確保が容易であり、このスペースに必要な配線を形成することができるので、所望の高密度配線をより少ない層数で形成することができ、薄型の半導体装置の製造が可能となる。また、スルーホール４の内壁面に設けられた導電性物質拡散防止層５によって、スルーホール内部に充填された導電性物質７や下地導電層６の構成物質がコア基板２中に拡散することが阻止されるので、スルーホール４の狭ピッチ化を進めても隣接するスルーホール４間の短絡を防止することができる。
【００１６】
本発明の多層配線基板１を構成するコア基板２は、例えば、シリコン、ガラス等のコア材２′を用いて作製することができる。尚、コア基板２の表面２ａ、裏面２ｂには、必要に応じて二酸化珪素、窒化珪素等の電気絶縁膜が形成されてもよい。
スルーホール４の内壁面に形成される導電性物質拡散防止層５は、緻密であり、コア基板２中への導電性物質の拡散を防止し得る薄膜であれば特に制限はなく、例えば、窒化チタン、チタン、クロム等の薄膜層とすることができる。この導電性物質拡散防止層５の厚みは、例えば、１０〜５０ｎｍの範囲で設定することができる。このような導電性物質拡散防止層５は、スルーホール４の内壁面と下地導電層６との密着層も兼ねることができる。
【００１７】
また、コア基板２の各スルーホール４に充填された導電性物質７としては、例えば、フィルド電解めっきによりスルーホール内に形成された銅等の導電性金属とすることができる。また、銅粒子、銀粒子等の導電性粒子を含有した導電性ペーストを用いることができる。但し、導電性ペーストを導電性物質７として用いる場合、コア基板２の熱収縮や熱膨張によるビア１３ａ，１７への応力集中を抑制するために、導電性粒子の含有率が８０体積％以上であることが好ましい。
また、導電性物質拡散防止層５と導電性物質７との間に介在する下地導電層６は、例えば、銅、銀、ニッケル等からなる薄膜であってよく、導電性物質７と同種の材料、あるいは、異なる材料のいずれでもよい。この下地導電層６の厚みは、例えば、５０〜３００ｎｍの範囲で設定することができる。
【００１８】
コア基板２の表面２ａ上の１層目の配線１２ａ、２層目の配線１２ｂ、３層目の配線１２ｃの材質、ビア１３ａ，１３ｂ，１３ｃの材質、および、裏面２ｂ上の配線１６の材質、ビア１７の材質は、例えば、銅、ニッケル等の導電性材料とすることができる。このような各層の配線の厚みは、例えば、３〜２０μｍの範囲で設定することができ、ビアの径は、例えば、２０〜１００μｍの範囲で設定することができる。
また、電気絶縁層１１ａ，１１ｂ，１１ｃおよび電気絶縁層１５の材質は、エポキシ樹脂、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂，フルオレン等の有機絶縁性材料とすることができる。このような電気絶縁層の厚みは、例えば、３〜２０μｍの範囲で設定することができる。
【００１９】
尚、上述の実施形態では、コア基板２の表面２ａに配線１２ａ，１２ｂ，１２ｃが形成され、裏面に配線１６が形成されているが、本発明ではコア基板に形成する配線層の積層数には制限はない。
また、本発明の多層配線基板は、最表面層の配線を、半導体チップ搭載用の端子パッドを有するものとすることができる。さらに、このような端子パッドの表面に半田層を備えるものであってもよい。
【００２０】
多層配線基板の製造方法
次に、本発明の多層配線基板の製造方法を図面を参照しながら説明する。
図２乃至図４は、本発明の多層配線基板の製造方法の一実施形態を示す工程図である。
本発明の多層配線基板の製造方法では、コア基板用のコア材２′の一方の面２′ａに所定の開口２１ａを有するマスクパターン２１を形成し、このマスクパターン２１をマスクとしてプラズマを利用したドライエッチング法であるＩＣＰ−ＲＩＥ(Inductive Coupled Plasma - Reactive Ion Etching)によりコア材２′に所定の深さで微細孔４′を穿設する（図２（Ａ））。
コア材２′は、例えば、シリコン、ガラス等を使用することができる。
【００２１】
また、マスクパターン２１は、ドライエッチング耐性のある材料を用いて形成することができ、例えば、ノボラック樹脂を用いたポジ型レジストを使用して形成することができる。また、コア材２′に比べエッチング選択比が小さい（エッチング速度が小さい）材料、例えば、シリコンからなるコア材２′に対して、酸化シリコン、窒化シリコン等を使用してマスクパターン２１を形成することができる。
形成する微細孔４′の開口径は、１０〜１００μｍ、好ましくは１０〜３０μｍの範囲内で適宜設定することができる。また、微細孔４′の深さは、作製するコア基板の厚み（５０〜７２５μｍ）を考慮して設定することができ、例えば、７０〜７４５μｍの範囲内で適宜設定することができる。本発明の製造方法では、スルーホール用の微細孔４′をプラズマを利用したドライエッチング法により形成するので、開口径の小さいスルーホールの形成が可能となる。
【００２２】
次に、コア材２′からマスクパターン２１を除去し、絶縁層３をコア材２′の表面および微細孔４′の内壁面に成膜する（図２（Ｂ））。この絶縁層３は、コア材２′がシリコンである場合には、熱酸化を施すことにより形成された酸化珪素膜であってよい。また、シリコンおよび他の材質のコア材２′に対して、プラズマＣＶＤ（Chemical Vapor Deposition）で形成した酸化シリコン膜、窒化シリコン膜を絶縁層３としてもよい。このような絶縁層３の厚みは、例えば、５００〜１０００ｎｍの範囲で設定することができる。
次に、この絶縁層３上に導電性物質拡散防止層５を形成し、この導電性物質拡散防止層５上に下地導電層６を形成する（図２（Ｃ））。導電性物質拡散防止層５は、窒化チタン、チタン、クロム等からなる薄膜とすることができる。このような導電性物質拡散防止層５や下地導電層６は、例えば、プラズマを利用したＭＯ−ＣＶＤ（Metal Organic - Chemical Vapor Deposition）やスパッタリング法により形成することができ、特に微細孔４′の開口径が３０μｍ以下の場合には、プラズマを利用したＭＯ−ＣＶＤにより形成することが好ましい。
【００２３】
次に、微細孔４′内に導電性物質７を充填する（図３（Ａ））。ここでは、下地導電層６を給電層として、フィルド電解めっきにより微細孔４′内に銅、ニッケル等の導電性物質７を充填することができる。また、微細孔４′内に、導電性ペーストをスクリーン印刷等の方法により導電性物質７として充填してもよい。使用する導電性ペーストは、銅粒子、銀粒子等の導電性粒子を８０体積％以上含有した導電性ペーストであることが望ましい。
【００２４】
次に、コア材２′上の余分な導電性物質７を研磨して除去し、微細孔４′内のみに導電性物質７を残す。また、コア材２′の他方の面２′ｂを研磨して、微細孔４′を露出させてスルーホール４を形成する。これにより、スルーホール４内に充填された導電性物質７による表裏の導通がとられたコア基板２が得られる。次いで、上記の研磨がなされたコア材２′の両面に絶縁層３′を形成し、その後、この絶縁層３′にパターンエッチングを行って、スルーホール４内に充填された導電性物質７が露出するような開口を形成する（図３（Ｂ））。絶縁層３′は、反応性スパッタリング、プラズマＣＶＤ等により形成した酸化シリコン等の無機酸化膜、窒化シリコン等の無機窒化膜とすることができる。このような絶縁層３′の厚みは、例えば、５００〜１０００ｎｍの範囲で設定することができる。また、この絶縁層３′に対するパターンエッチングは、所望のレジストパターンを形成した後、無機酸化膜であればフッ化水素を用いたウエットエッチングにより、また、無機窒化膜であれば、ＣＦ4／Ｏ2、ＣＦ4／Ｏ2／Ｈ2、ＳｉＦ4／Ｏ2、ＮＦ3／Ｏ2、ＣＦ4、Ｃ2Ｆ6、Ｃ3／Ｆ8、ＣＨＦ3等のガスによるプラズマドライエッチングにより行うことができる。
【００２５】
次に、コア基板２の両面に１層目の配線の電気絶縁層として、感光性絶縁材料を塗布し、所定のパターンで露光して現像することにより、電気絶縁層１１ａ，１５を形成する。その後、この電気絶縁層１１ａ，１５を覆うように、下地金属層１２′ａ，１６′を形成する（図３（Ｃ））。
電気絶縁層１１ａ，１５は、例えば、ベンゾシクロブテン、ポリイミド、フルオレン等の感光性絶縁材料を使用して形成することができ、その厚みは、例えば、３〜２０μｍの範囲で設定することができる。
下地金属層１２′ａ，１６′は、スパッタリング法等により形成した薄膜であってよく、例えば、銅、銀等の薄膜であってよい。また、下地金属層１２′ａ，１６′の構造を、上記のような薄膜と、クロム、チタン、窒化チタン等の密着膜との積層構造としてもよい。このような下地金属層の厚みは、例えば、５０〜３５０ｎｍの範囲で設定することができる。
【００２６】
次に、電気絶縁層１１ａ，１５上にレジストパターン２２を形成する（図４（Ａ））。このレジストパターン２２は、スルーホール４内に充填された導電性物質７上の下地金属層１２′ａ，１６′が露出するような開口２２ａを有している。
次いで、このジストパターン２２をマスクとし、下地金属層１２′ａ，１６′を給電層として電解めっきを行い、その後、レジストパターン２２を除去する。これにより、スルーホール４内に充填された導電性物質７にビア１３ａを介して接続された配線１２ａと、ビア１７を介して接続された配線１６とを形成する（図４（Ｂ））。このような配線、ビアの材質は、例えば、銅、ニッケル等の導電性材料を使用することができる。
【００２７】
その後、電気絶縁層１１ａ，１５上に存在している余分な下地金属層１２′ａ，１６′を除去する。これにより、コア基板２の両面に電気絶縁層を介した１層目の配線が形成され、この配線は、スルーホール４内に充填された導電性物質７にビアを介して接続されたものとなる（図４（Ｃ））。
その後、図３（Ｃ）〜図４（Ｃ）の工程を繰り返すことにより、コア基板２の表面２ａ側および／または裏面２ｂ側に、更に任意の層数の配線を形成して、所望の多層配線基板を得ることができる。
【００２８】
図５乃至図７は、本発明の多層配線基板の製造方法の他の実施形態を示す工程図である。
本発明の多層配線基板の製造方法では、まず、コア基板用のコア材２′の一方の面２′ａに所定の開口２１ａを有するマスクパターン２１を形成し、このマスクパターン２１をマスクとしてプラズマを利用したドライエッチング法であるＩＣＰ−ＲＩＥ(Inductive Coupled Plasma - Reactive Ion Etching)によりコア材２′に所定の深さで微細孔４′を穿設する（図５（Ａ））。コア材２′の材質、マスクパターン２１の材質、形成方法、および、微細孔４′の穿設方法、開口径は、上述の製造方法の実施形態と同様とすることができる。
次に、コア材２′からマスクパターン２１を除去し、コア材２′の他方の面２′ｂを研磨して、微細孔４′を露出させてスルーホール４を形成する。その後、絶縁層３をコア材２′の両面およびスルーホール４の内壁面に成膜する（図５（Ｂ））。この絶縁層３の形成は、上述の製造方法の実施形態における絶縁層３の形成と同様とすることができる。
【００２９】
次に、この絶縁層３上に導電性物質拡散防止層５を形成し、この導電性物質拡散防止層５上に下地導電層６を形成する（図５（Ｃ））。導電性物質拡散防止層５、下地導電層６の形成は、上述の製造方法の実施形態におけるこれらの層の形成と同様とすることができる。
次に、スルーホール４内に導電性物質７を充填し、コア材２′上の余分な導電性物質７を研磨して除去することにより、スルーホール４内のみに導電性物質７を残す。これにより、スルーホール４内に充填された導電性物質７による表裏の導通がとられたコア基板２が得られる（図６（Ａ））。ここでは、スルーホール４内に、導電性ペーストをスクリーン印刷等の方法により導電性物質７として充填する。使用する導電性ペーストは、銅粒子、銀粒子等の導電性粒子を８０体積％以上含有した導電性ペーストであることが望ましい。
【００３０】
次に、コア基板２の両面に１層目の配線の電気絶縁層として、感光性絶縁材料を塗布し、所定のパターンで露光して現像することにより、電気絶縁層１１ａ，１５を形成する（図６（Ｂ））。電気絶縁層１１ａ，１５の形成は、上述の実施形態と同様とすることができる。
次に、電気絶縁層１１ａ，１５を覆うように、下地金属層１２′ａ，１６′を形成し、電気絶縁層１１ａ，１５上にレジストパターン２２を形成する（図６（Ｃ））。このレジストパターン２２は、スルーホール４内に充填された導電性物質７上の下地金属層１２′ａ，１６′が露出するような開口２２ａを有している。下地金属層１２′ａ，１６′の形成、レジストパターン２２の形成は、上述の実施形態と同様とすることができる。
【００３１】
次いで、このジストパターン２２をマスクとし、下地金属層１２′ａ，１６′を給電層として電解めっきを行い、その後、レジストパターン２２を除去する。これにより、スルーホール４内に充填された導電性物質７にビア１３ａを介して接続された配線１２ａと、ビア１７を介して接続された配線１６とを形成する（図７（Ａ））。その後、電気絶縁層１１ａ，１５上に露出している余分な下地金属層１２′ａ，１６′を除去する。これにより、コア基板２の両面に電気絶縁層を介した１層目の配線を形成され、この配線は、スルーホール４内に充填された導電性物質７にビアを介して接続されたものとなる（図７（Ｂ））。上記の配線、ビアの材質は、例えば、銅、ニッケル等の導電性材料を使用することができる。
その後、図６（Ｂ）〜図７（Ｂ）の工程を繰り返すことにより、コア基板２の表面２ａ側および／または裏面２ｂ側に、更に任意の層数の配線を形成して、所望の多層配線基板を得ることができる。
【００３２】
【実施例】
次に、具体的実施例を挙げて本発明を更に詳細に説明する。
［実施例１］
コア材として、厚み６２５μｍ、直径１５０ｍｍのシリコン基板を準備し、このコア材の一方の面にノボラック系のポジ型レジスト材料（東京応化工業（株）製ＰＭＥＲ−Ｐ−ＬＡ９００ＰＭ）を塗布し、スルーホール形成用のフォトマスクを介して露光、現像した。これにより、開口径が１０μｍ、３０μｍ、１００μｍの３種の円形開口を有し、開口径１０μｍの開口が２０μｍピッチ、開口径３０μｍの開口が６０μｍピッチ、開口径１００μｍの開口が２００μｍピッチで、それぞれ形成されたマスクパターンを形成した。
【００３３】
次に、このマスクパターンをマスクとして、コア材にＩＣＰ−ＲＩＥ(Inductive Coupled Plasma - Reactive Ion Etching)によりドライエッチングを行い複数の微細孔を形成した。この微細孔の深さは約３５０μｍとした。
次に、不要なマスクパターンを除去し、洗浄後、熱酸化（１０５０℃、２０分間）を施して、厚み８００ｎｍの絶縁層をコア材の両面と微細孔の内壁面に形成した。
【００３４】
次に、この絶縁層上に、プラズマを利用したＭＯ−ＣＶＤ（Metal Organic - Chemical Vapor Deposition）により、窒化チタンからなる厚み１０ｎｍの導電性物質拡散防止層を形成し、この導電性物質拡散防止層上に銅からなる厚み２００ｎｍの下地導電層を形成した。次いで、下地導電層を給電層として、下記組成のフィルドめっき液を使用しパルス電解めっき（ＤＴサイクル１０％、平均電流密度０．２Ａ／ｄｍ2）を１５時間行うことにより、コア基材表面に銅めっきを施し、微細孔内に銅を完全に充填した。
（フィルドめっき液の組成）
・硫酸 … ５０ｇ／Ｌ
・硫酸銅 … ２００ｇ／Ｌ
・塩素イオン … ５０ｍｇ／Ｌ
・添加剤（上村工業（株）製 ESA21-A） … ２．５ｍＬ／Ｌ
・添加剤（上村工業（株）製 ESA21-B） … １０ｍＬ／Ｌ
【００３５】
次に、コア材上の余分な銅被膜を研磨して除去し、その後、コア材の裏面を研磨して、微細孔を露出させてスルーホールを形成した。これにより、スルーホール内に充填されたフィルドめっき銅による表裏の導通がとられたコア基板が得られた。このコア基板は、開口径が１０μｍ、３０μｍ、１００μｍの３種のスルーホールを、開口径１０μｍが２０μｍピッチ、開口径３０μｍが６０μｍピッチ、開口径１００μｍが２００μｍピッチとなるように備えものであった。
次いで、上記の研磨により露出したコア材面に、反応性スパッタリングにより酸化シリコンからなる絶縁層（厚み１００ｎｍ）を形成した。その後、この絶縁層上にレジストパターンを形成し、フッ化水素を用いたウエットエッチングにより、絶縁層に開口を形成した。この開口は、スルーホール内に充填された銅が露出するように形成した。
【００３６】
次に、コア基板の両面に、感光性ベンゾシクロブテン（ＤＯＷ社製Cyclotene-4024-40）を塗布し、所定のパターンで露光して現像し、硬化させることにより、１層目の配線の電気絶縁層（厚み１０μｍ）を形成した。この電気絶縁層は、スルーホール内に充填された銅が露出するパターンであった。
次いで、電気絶縁層を覆うように、スパッタリング法によりクロム薄膜（厚み３０ｎｍ）と銅薄膜（厚み２００ｎｍ）の積層構造である下地金属層を形成した。
【００３７】
次に、スルーホール内に充填されたフィルドめっき銅上に位置する下地金属層が露出するように、電気絶縁層上にレジストパターンを形成した。その後、このレジストパターンをマスクとし、下地金属層を給電層として電解めっきを行い、厚み４μｍの銅層を形成した。次いで、レジストパターンを除去し、電気絶縁層上に露出している余分な下地金属層を除去した。この下地金属層の除去は、まず、過硫酸ナトリウム溶液にて銅薄膜を除去し、次いで、アルカリ性過マンガン酸ナトリウム溶液でクロム薄膜を除去した。これにより、スルーホール内に充填された導電性物質にビアを介して接続された配線を、コア基板の両面に形成した。上記の配線形成を繰り返すことにより、２層以上の配線を形成して、所望の多層配線基板を得ることができた。
【００３８】
上記のようにして作製した多層配線基板に、下記の環境試験を施し、その後、各配線の接続を確認した結果、接続異常はみられず、接続信頼性が高いものであることが確認された。
（環境試験）
−５５℃の条件で１５分放置し、その後、１２５℃の条件で１５分間放置することを１０００サイクル繰り返す。
【００３９】
［実施例２］
実施例１と同様のコア材を準備し、このコア材の一方の面にノボラック系のポジ型レジスト材料（東京応化工業（株）製ＰＭＥＲ−Ｐ−ＬＡ９００ＰＭ）を塗布し、スルーホール形成用のフォトマスクを介して露光、現像した。これにより、開口径が１０μｍ、３０μｍ、１００μｍの３種の円形開口を有し、開口径１０μｍの開口が２０μｍピッチ、開口径３０μｍの開口が６０μｍピッチ、開口径１００μｍの開口が２００μｍピッチで、それぞれ形成されたマスクパターンを形成した。
【００４０】
次に、このマスクパターンをマスクとして、コア材にＩＣＰ−ＲＩＥ(Inductive Coupled Plasma - Reactive Ion Etching)によりドライエッチングを行い複数の微細孔を形成した。この微細孔の深さは約３５０μｍとした。
次に、不要なマスクパターンを除去し後、コア材の裏面を研磨して、微細孔を露出させてスルーホールを形成した。次いで、洗浄後、熱酸化（１０５０℃、２０分間）を施して、厚み８００ｎｍの絶縁層をコア材の両面とスルーホールの内壁面に形成した。
次に、この絶縁層上に、プラズマを利用したＭＯ−ＣＶＤ（Metal Organic - Chemical Vapor Deposition）により、窒化チタンからなる厚み１０ｎｍの導電性物質拡散防止層を形成し、この導電性物質拡散防止層上に銅からなる厚み２００ｎｍの下地導電層を形成した。
【００４１】
次いで、スクリーン印刷により導電性ペースト（平均粒径２．５μｍの銀コート銅粒子を８５体積％含有）をスルーホール内に充填し、硬化処理（１６０℃、２０分間）を施した。その後、コア材の表面上に盛り上がっている導電性ペーストを研磨により除去し、スルーホール内の導電性ペーストとコア材面が同一面となるようにした。これにより、開口径が１０μｍ、３０μｍ、１００μｍの３種のスルーホールを有し、各スルーホール内に充填された導電性ペーストからなる導電性物質による表裏の導通がとられたコア基板が得られた。
【００４２】
次に、コア基板の両面に、感光性ベンゾシクロブテン（ＤＯＷ社製Cyclotene-4024-40）を塗布し、所定のパターンで露光して現像し、硬化させることにより、１層目の配線の電気絶縁層（厚み１０μｍ）を形成した。この電気絶縁層は、スルーホール内に充填された導電性ペーストが露出するパターンであった。
次いで、電気絶縁層を覆うように、スパッタリング法によりクロム薄膜（厚み３０ｎｍ）と銅薄膜（厚み２００ｎｍ）の積層構造である下地金属層を形成した。
【００４３】
次に、スルーホール内に充填されたフィルドめっき銅上の下地金属層が露出するように、電気絶縁層上にレジストパターンを形成した。その後、このレジストパターンをマスクとし、下地金属層を給電層として電解めっきを行い、厚み４μｍの銅層を形成した。次いで、レジストパターンを除去し、電気絶縁層上に露出している余分な下地金属層を除去した。この下地金属層の除去は、まず、過硫酸ナトリウム溶液にて銅薄膜を除去し、次いで、アルカリ性過マンガン酸ナトリウム溶液でクロム薄膜を除去した。これにより、スルーホール内に充填された導電性物質にビアを介して接続された配線を、コア基板の両面に形成した。
上記の配線形成を繰り返すことにより、２層以上の配線を形成して、所望の多層配線基板を得ることができた。
上記のようにして作製した多層配線基板に、実施例１と同様の環境試験を施し、その後、各配線の接続を確認した結果、接続異常はみられず、接続信頼性が高いものであることが確認された。
【００４４】
［比較例］
コア材として、厚み８００μｍの樹脂基板（三菱ガス化学（株）製ＢＴＣＣＬ−ＨＬ８３２）を準備し、この両面を研磨して厚みを３００μｍとした。このコア材にドリル加工を施し、開口径が１００μｍのスルーホールをピッチ２００μｍで形成、配列した。
次に、下記条件で無電解めっきにより、スルーホール内に銅からなる下地導電層（厚み１μｍ）を形成し、この下地導電層上に下記条件の電解銅めっきにより導電層（厚み４ｎｍ）を形成した。
【００４５】
（無電解めっき条件）
・無電解めっき液 ： シプレイ社製無電解銅めっき浴
・浴温度 ： 室温
（電解銅めっき条件）
・電解めっき液組成：
荏原ユージライト（株）製CU-BRITE VFII A … ２０ｍＬ／Ｌ
荏原ユージライト（株）製CU-BRITE VFII B …１．５ｍＬ／Ｌ
硫酸 … ５０ｇ／Ｌ
硫酸銅 … ２００ｇ／Ｌ
塩酸 … ４０ｐｐｍ
・電流密度 ： ２Ａ／ｄｍ2
・浴温度 ： ２５℃
【００４６】
次いで、スクリーン印刷により樹脂ペースト（タツタ電線（株）製ＡＥ１６５０）をスルーホール内に充填し、硬化処理（１６０℃、６０分間）を施した。その後、コア材の表面上に盛り上がっている樹脂ペーストを研磨により除去し、スルーホール内の樹脂ペーストとコア材面が同一面となるようにした。これにより、開口径が１００μｍのスルーホールを有し、スルーホール内に設けられた導電層による表裏の導通がとられたコア基板が得られた。
【００４７】
次に、コア基板の両面に、スパッタリング法によりクロム薄膜（厚み３０ｎｍ）と銅薄膜（厚み２００ｎｍ）の積層構造である下地金属層を形成した。次いで、この下地金属層上にレジストパターンを形成した。このレジストパターンは、スルーホールに相当する部位の下地金属層が露出するような開口を有するものとした。次に、このジストパターンをマスクとし、下地金属層を給電層として電解めっきを行い、厚み４μｍの銅層を形成した。次いで、レジストパターンを除去し、コア基板上に露出している余分な下地金属層を除去した。この下地金属層の除去は、まず、過硫酸ナトリウム溶液にて銅薄膜を除去し、次いで、アルカリ性過マンガン酸ナトリウム溶液でクロム薄膜を除去した。これにより、スルーホールに蓋めっきを形成した。
【００４８】
次に、コア基板の両面に、感光性ベンゾシクロブテン（ＤＯＷ社製Cyclotene-4024-40）を塗布し、所定のパターンで露光して現像し、硬化させることにより、１層目の配線の電気絶縁層（厚み１０μｍ）を形成した。この電気絶縁層は、上記の蓋めっきが露出するパターンであった。
次いで、電気絶縁層を覆うように、スパッタリング法によりクロム薄膜（厚み３０ｎｍ）と銅薄膜（厚み２００ｎｍ）の積層構造である下地金属層を形成した。
【００４９】
次に、蓋めっき上に位置する下地金属層が露出するように、電気絶縁層上にレジストパターンを形成した。その後、このレジストパターンをマスクとし、下地金属層を給電層として電解めっきを行い、厚み４μｍの銅層を形成した。次いで、レジストパターンを除去し、電気絶縁層上に露出している余分な下地金属層を除去した。この下地金属層の除去は、まず、過硫酸ナトリウム溶液にて銅薄膜を除去し、次いで、アルカリ性過マンガン酸ナトリウム溶液でクロム薄膜を除去した。これにより、スルーホール上に形成された蓋めっきにビアを介して接続された配線を、コア基板の両面に形成した。
【００５０】
上記の配線形成を繰り返すことにより、２層以上の配線を形成して、所望の多層配線基板を得ることができた。
上記のようにして作製した多層配線基板に、実施例１と同様の環境試験を施し、その後、各配線の接続を確認した結果、接続異常がみられ、接続信頼性が低いものであることが確認された。
【００５１】
【発明の効果】
以上詳述したように、本発明によれば、スルーホールの開口径が１０〜１００μｍの範囲内にあるので、スルーホールの狭ピッチ化が可能であるとともに、スルーホール間のスペースの確保が容易であり、このスペースに必要な配線を形成することができ、所望の高密度配線をより少ない層数で形成することができ、薄型の半導体装置の製造が可能となる。また、スルーホール内部に導電性物質が充填され、この導電性物質に接続するビアを介して１層目の配線が形成された構造、すなわち、スルーホール直上にビアを備える構造であるため、多層配線の配線設計の自由度を高くすることができる。さらに、スルーホール内壁面に設けられた導電性物質拡散防止層によって、スルーホール内部に充填された導電性物質がコア基板中に拡散することが阻止されるので、スルーホールの狭ピッチ化を進めても隣接するスルーホール間の短絡を防止することができる。また、スルーホール内には樹脂が充填されていないので、スルーホール直上に配置されたビアへのコア基板の熱収縮や熱膨張による応力集中が発生し難く、接続信頼性が高いものとなる。
また、本発明の製造方法では、プラズマを利用したドライエッチングによりスルーホールを形成するので、開口径の小さいスルーホールの形成が可能となり、また、スルーホール直上にビアを形成し、このビアを介して１層目の配線をスルーホール内に充填された導電性物質に接続するので、多層配線の配線設計の自由度を高くすることができる。
【図面の簡単な説明】
【図１】本発明の多層配線基板の一実施形態を示す部分縦断面図である。
【図２】本発明の多層配線基板の製造方法の一実施形態を示す工程図である。
【図３】本発明の多層配線基板の製造方法の一実施形態を示す工程図である。
【図４】本発明の多層配線基板の製造方法の一実施形態を示す工程図である。
【図５】本発明の多層配線基板の製造方法の他の実施形態を示す工程図である。
【図６】本発明の多層配線基板の製造方法の他の実施形態を示す工程図である。
【図７】本発明の多層配線基板の製造方法の他の実施形態を示す工程図である。
【符号の説明】
１…多層配線基板
２…コア基板
２′…コア材
３，３′…絶縁層
４…スルーホール
４′…微細孔
５…導電性物質拡散防止層
６…下地導電層
７…導電性物質
１１ａ，１１ｂ，１１ｃ，１５…電気絶縁層
１２ａ，１２ｂ，１２ｃ，１６…配線
１３ａ，１３ｂ，１３ｃ，１７…ビア部
２１…マスクパターン
２２…レジストパターン
【発明の属する技術分野】
本発明は、多層配線基板とその製造方法に係り、特に半導体チップを搭載するための高密度配線がなされた多層配線基板と、このような多層配線基板を製造するための製造方法に関する。
【０００２】
【従来の技術】
【特許文献１】
特開平９−１３００５０号公報
【特許文献２】
特開２００３−２３２５１号公報
近年、電子機器の高機能化、小型化、軽量化が進む中で、半導体パッケージの小型化、多ピン化、外部端子のファインピッチ化が求められており、高密度配線基板の要求がますます強くなっている。このため、ＬＳＩを直接プリント配線基板に実装したり、あるいはＣＳＰ(Chip Size Package)、ＢＧＡ(Ball grid Array)をプリント配線基板に実装するようになってきた。そして、プリント配線基板も高密度化に対応するために、配線およびビアを１層づつ電気絶縁層を介してコア基板に多層に積み上げていくビルドアップ法で製作した多層配線基板を使用するようになってきた。
【０００３】
従来の一般的なビルドアップ多層配線基板では、絶縁基板にドリルでスルーホールを設け、このスルーホール内側に金属めっきを施し、スルーホール内に樹脂または導電性ペーストを充填して形成されたコア基板が使用されていた（特許文献１）。このコア基板は、スルーホールを介して表裏が導通されたものであり、このコア基板上に配線を電気絶縁層を介して多層に積み上げることで多層配線基板が作製されていた。また、最近では、樹脂を充填したスルーホールに蓋めっき（スルーホールの開口部分を塞ぐようにめっき層を形成すること）を行い、上記の蓋めっき部分の直上にビアを配置し、さらに、このビア上にビアを配置するスタック構造の多層配線基板が開発されている（特許文献２）。
【０００４】
【発明が解決しようとする課題】
しかし、従来のスルーホールの形成はドリル加工で行っていたため、スルーホールの開口径はドリル径よりも小さくすることができず、微細なドリルを用たドリル加工では、ドリルの破損頻度が高いものであった。このため、スルーホールの微細化が困難であり、配線設計の自由度が限定されるという問題があった。
また、樹脂を充填したスルーホールに蓋めっきを行った構造では、使用する絶縁基板の熱収縮・熱膨張によって、スルーホール内部に充填した樹脂が伸縮し、これにより、蓋めっき部分に形成されたビアに応力が集中し易く、接続信頼性が低いという問題もあった。
本発明は、上記のような実情に鑑みてなされたものであり、配線設計の自由度が高く高密度配線が可能な多層配線基板と、このような多層配線基板を簡便に製造するための製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
このような目的を達成するために、本発明は、コア基板上に電気絶縁層を介して２層以上の配線を有する多層配線基板において、コア基板は導電性物質が充填され表裏の導通がなされた複数のスルーホールを備えたシリコンコア基板であり、前記スルーホールは開口径が１０〜３０μｍの範囲内、ピッチが開口径の２倍の長さであり、スルーホール間の最小スペースが１０μｍであり、前記スルーホール内壁面には導電性物質拡散防止層が設けられており、電気絶縁層を介してコア基板上に形成された１層目の配線は、ビアを介して前記スルーホール内に充填された導電性物質に接続されているような構成とした。
【０００６】
本発明の好ましい態様として、前記導電性物質拡散防止層は窒化チタン薄膜であるような構成とした。
本発明の好ましい態様として、前記導電性物質は、電解めっきによりスルーホール内に形成された銅であるような構成、あるいは、前記導電性物質は、スルーホール内に形成された導電性ペーストであるような構成とした。
本発明の好ましい態様として、前記コア基板の厚みは、５０〜７２５μｍの範囲内であるような構成とした。
【０００７】
また、本発明は、コア基板上に電気絶縁層を介して２層以上の配線を有する多層配線基板の製造方法において、コア基板用のシリコンコア材の一方の面から、プラズマを利用したドライエッチングにより開口径が１０〜３０μｍの範囲内、ピッチが開口径の２倍の長さであり、微細孔間の最小スペースが１０μｍである微細孔を所定の深さまで穿設する工程と、少なくとも前記微細孔の内壁面にプラズマを利用したＭＯ−ＣＶＤ法により導電性物質拡散防止層を形成し、該導電性物質拡散防止層上に下地導電層を形成する工程と、前記微細孔内に導電性物質を充填する工程と、前記シリコンコア材の他方の面を研磨して前記微細孔を露出させることによりスルーホールを形成し、前記導電性物質によりスルーホールを介した表裏の導通がとられたコア基板とする工程と、該コア基板上に、スルーホール内に充填された導電性物質に接続するようにビアを形成すると同時に、電気絶縁層を介した１層目の配線を形成する工程と、を有するような構成とした。
【０００８】
さらに、本発明は、コア基板上に電気絶縁層を介して２層以上の配線を有する多層配線基板の製造方法において、コア基板用のシリコンコア材の一方の面から、プラズマを利用したドライエッチングにより開口径が１０〜３０μｍの範囲内、ピッチが開口径の２倍の長さであり、微細孔間の最小スペースが１０μｍである微細孔を所定の深さまで穿設する工程と、前記シリコンコア材の他方の面を研磨して前記微細孔を露出させスルーホールを形成する工程と、少なくとも前記スルーホールの内壁面にプラズマを利用したＭＯ−ＣＶＤ法により導電性物質拡散防止層を形成し、該導電性物質拡散防止層上に下地導電層を形成する工程と、前記スルーホール内に導電性物質を充填して表裏の導通がとられたコア基板とする工程と、該コア基板上に、スルーホール内に充填された導電性物質に接続するようにビアを形成すると同時に、電気絶縁層を介した１層目の配線を形成する工程と、を有するような構成とした。
【００１０】
上記のように、本発明の多層配線基板では、スルーホールの開口径が１０〜１００μｍの範囲内にあるので、スルーホールの狭ピッチ化がなされても、スルーホール間のスペースが確保され、また、スルーホール内壁面に設けられた導電性物質拡散防止層は、スルーホール内部に充填された導電性物質がコア基板中に拡散して隣接するスルーホール間での短絡を防止する作用をなし、本発明の製造方法では、プラズマを利用したドライエッチングにより微細孔を形成するので、開口径の小さいスルーホールの形成が可能となる。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
多層配線基板
図１は、本発明の多層配線基板の一実施形態を示す部分縦断面図である。図１において、本発明の多層配線基板１は、コア基板２と、このコア基板２の表面２ａ上に電気絶縁層を介して形成された配線と、裏面２ｂ上に電気絶縁層を介して形成された配線と、を備えている。
多層配線基板１を構成するコア基板２は、コア材２′に複数のスルーホール４が形成されたものであり、各スルーホール４には導電性物質７が充填され、この導電性物質７によりスルーホール４を介した表面２ａと裏面２ｂの導通がなされている。
【００１２】
コア基板２に形成されたスルーホール４の開口径は、１０〜１００μｍ、好ましくは１０〜３０μｍの範囲内である。スルーホールの開口径が上記の範囲未満であると、スルーホール形成加工が困難となり、また、上記の範囲を超えると、スルーホールの密度を高くしたり、スルーホールの形成数を多くすることに限度があり好ましくない。スルーホール４の内壁面には導電性物質拡散防止層５が設けられており、図示例のコア基板２では、導電性物質拡散防止層５と導電性物質７との間に下地導電層６が介在している。
コア基板２の厚みは、５０〜７２５μｍ、好ましくは３００〜６２５μｍの範囲内である。コア基板２の厚みが５０μｍ未満であると、支持体として充分な強度を保持できず、７２５μｍを超えると、半導体装置の薄型化に支障を来たすことになり好ましくない。
【００１３】
コア基板２の表面２ａ上に形成された配線は、図示例では多層配線であり、コア基板２の表面２ａ上に電気絶縁層１１ａを介しビア１３ａにてスルーホール４内の導電性物質７に接続されるように形成された１層目の配線１２ａと、この１層目の配線１２ａ上に２層目の電気絶縁層１１ｂを介しビア１３ｂにて所定の１層目配線１２ａに接続されるように形成された２層目の配線１２ｂと、この２層目の配線１２ｂ上に３層目の電気絶縁層１１ｃを介しビア１３ｃにて所定の２層目配線１２ｂに接続されるように形成された３層目の配線１２ｃとからなる。
また、コア基板２の裏面２ｂ上に形成された配線は、図示例では単層配線であり、コア基板２の裏面２ｂ上に電気絶縁層１５を介しビア１７にてスルーホール４内の導電性物質７に接続されるように形成された配線１６である。
【００１４】
尚、各配線１２ａ，１２ｂ，１２ｃ，１６および各ビア１３ａ，１３ｂ，１３ｃは下地金属層を介して、導電性物質７上、下層の電気絶縁層上、ビア上に形成されていてもよい。この下地着金属層は、例えば、銅、銀等の薄膜とすることができる。
【００１５】
上述のような本発明の多層配線基板１では、スルーホール４内部に導電性物質７が充填され、この導電性物質７に接続するビア１３ａ，１７を介して１層目の配線１２ａ，１６が形成された構造、すなわち、スルーホール４直上にビア１３ａ，１７を備える構造であるため、多層配線の配線設計の自由度を高くすることができる。また、スルーホール４内には樹脂が充填されていないので、スルーホール４直上に配置されたビア１３ａ，１７へのコア基板２の熱収縮や熱膨張による応力集中が発生し難く、接続信頼性が高いものとなる。さらに、スルーホール４の狭ピッチ化が可能であるとともに、スルーホール４間のスペースの確保が容易であり、このスペースに必要な配線を形成することができるので、所望の高密度配線をより少ない層数で形成することができ、薄型の半導体装置の製造が可能となる。また、スルーホール４の内壁面に設けられた導電性物質拡散防止層５によって、スルーホール内部に充填された導電性物質７や下地導電層６の構成物質がコア基板２中に拡散することが阻止されるので、スルーホール４の狭ピッチ化を進めても隣接するスルーホール４間の短絡を防止することができる。
【００１６】
本発明の多層配線基板１を構成するコア基板２は、例えば、シリコン、ガラス等のコア材２′を用いて作製することができる。尚、コア基板２の表面２ａ、裏面２ｂには、必要に応じて二酸化珪素、窒化珪素等の電気絶縁膜が形成されてもよい。
スルーホール４の内壁面に形成される導電性物質拡散防止層５は、緻密であり、コア基板２中への導電性物質の拡散を防止し得る薄膜であれば特に制限はなく、例えば、窒化チタン、チタン、クロム等の薄膜層とすることができる。この導電性物質拡散防止層５の厚みは、例えば、１０〜５０ｎｍの範囲で設定することができる。このような導電性物質拡散防止層５は、スルーホール４の内壁面と下地導電層６との密着層も兼ねることができる。
【００１７】
また、コア基板２の各スルーホール４に充填された導電性物質７としては、例えば、フィルド電解めっきによりスルーホール内に形成された銅等の導電性金属とすることができる。また、銅粒子、銀粒子等の導電性粒子を含有した導電性ペーストを用いることができる。但し、導電性ペーストを導電性物質７として用いる場合、コア基板２の熱収縮や熱膨張によるビア１３ａ，１７への応力集中を抑制するために、導電性粒子の含有率が８０体積％以上であることが好ましい。
また、導電性物質拡散防止層５と導電性物質７との間に介在する下地導電層６は、例えば、銅、銀、ニッケル等からなる薄膜であってよく、導電性物質７と同種の材料、あるいは、異なる材料のいずれでもよい。この下地導電層６の厚みは、例えば、５０〜３００ｎｍの範囲で設定することができる。
【００１８】
コア基板２の表面２ａ上の１層目の配線１２ａ、２層目の配線１２ｂ、３層目の配線１２ｃの材質、ビア１３ａ，１３ｂ，１３ｃの材質、および、裏面２ｂ上の配線１６の材質、ビア１７の材質は、例えば、銅、ニッケル等の導電性材料とすることができる。このような各層の配線の厚みは、例えば、３〜２０μｍの範囲で設定することができ、ビアの径は、例えば、２０〜１００μｍの範囲で設定することができる。
また、電気絶縁層１１ａ，１１ｂ，１１ｃおよび電気絶縁層１５の材質は、エポキシ樹脂、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂，フルオレン等の有機絶縁性材料とすることができる。このような電気絶縁層の厚みは、例えば、３〜２０μｍの範囲で設定することができる。
【００１９】
尚、上述の実施形態では、コア基板２の表面２ａに配線１２ａ，１２ｂ，１２ｃが形成され、裏面に配線１６が形成されているが、本発明ではコア基板に形成する配線層の積層数には制限はない。
また、本発明の多層配線基板は、最表面層の配線を、半導体チップ搭載用の端子パッドを有するものとすることができる。さらに、このような端子パッドの表面に半田層を備えるものであってもよい。
【００２０】
多層配線基板の製造方法
次に、本発明の多層配線基板の製造方法を図面を参照しながら説明する。
図２乃至図４は、本発明の多層配線基板の製造方法の一実施形態を示す工程図である。
本発明の多層配線基板の製造方法では、コア基板用のコア材２′の一方の面２′ａに所定の開口２１ａを有するマスクパターン２１を形成し、このマスクパターン２１をマスクとしてプラズマを利用したドライエッチング法であるＩＣＰ−ＲＩＥ(Inductive Coupled Plasma - Reactive Ion Etching)によりコア材２′に所定の深さで微細孔４′を穿設する（図２（Ａ））。
コア材２′は、例えば、シリコン、ガラス等を使用することができる。
【００２１】
また、マスクパターン２１は、ドライエッチング耐性のある材料を用いて形成することができ、例えば、ノボラック樹脂を用いたポジ型レジストを使用して形成することができる。また、コア材２′に比べエッチング選択比が小さい（エッチング速度が小さい）材料、例えば、シリコンからなるコア材２′に対して、酸化シリコン、窒化シリコン等を使用してマスクパターン２１を形成することができる。
形成する微細孔４′の開口径は、１０〜１００μｍ、好ましくは１０〜３０μｍの範囲内で適宜設定することができる。また、微細孔４′の深さは、作製するコア基板の厚み（５０〜７２５μｍ）を考慮して設定することができ、例えば、７０〜７４５μｍの範囲内で適宜設定することができる。本発明の製造方法では、スルーホール用の微細孔４′をプラズマを利用したドライエッチング法により形成するので、開口径の小さいスルーホールの形成が可能となる。
【００２２】
次に、コア材２′からマスクパターン２１を除去し、絶縁層３をコア材２′の表面および微細孔４′の内壁面に成膜する（図２（Ｂ））。この絶縁層３は、コア材２′がシリコンである場合には、熱酸化を施すことにより形成された酸化珪素膜であってよい。また、シリコンおよび他の材質のコア材２′に対して、プラズマＣＶＤ（Chemical Vapor Deposition）で形成した酸化シリコン膜、窒化シリコン膜を絶縁層３としてもよい。このような絶縁層３の厚みは、例えば、５００〜１０００ｎｍの範囲で設定することができる。
次に、この絶縁層３上に導電性物質拡散防止層５を形成し、この導電性物質拡散防止層５上に下地導電層６を形成する（図２（Ｃ））。導電性物質拡散防止層５は、窒化チタン、チタン、クロム等からなる薄膜とすることができる。このような導電性物質拡散防止層５や下地導電層６は、例えば、プラズマを利用したＭＯ−ＣＶＤ（Metal Organic - Chemical Vapor Deposition）やスパッタリング法により形成することができ、特に微細孔４′の開口径が３０μｍ以下の場合には、プラズマを利用したＭＯ−ＣＶＤにより形成することが好ましい。
【００２３】
次に、微細孔４′内に導電性物質７を充填する（図３（Ａ））。ここでは、下地導電層６を給電層として、フィルド電解めっきにより微細孔４′内に銅、ニッケル等の導電性物質７を充填することができる。また、微細孔４′内に、導電性ペーストをスクリーン印刷等の方法により導電性物質７として充填してもよい。使用する導電性ペーストは、銅粒子、銀粒子等の導電性粒子を８０体積％以上含有した導電性ペーストであることが望ましい。
【００２４】
次に、コア材２′上の余分な導電性物質７を研磨して除去し、微細孔４′内のみに導電性物質７を残す。また、コア材２′の他方の面２′ｂを研磨して、微細孔４′を露出させてスルーホール４を形成する。これにより、スルーホール４内に充填された導電性物質７による表裏の導通がとられたコア基板２が得られる。次いで、上記の研磨がなされたコア材２′の両面に絶縁層３′を形成し、その後、この絶縁層３′にパターンエッチングを行って、スルーホール４内に充填された導電性物質７が露出するような開口を形成する（図３（Ｂ））。絶縁層３′は、反応性スパッタリング、プラズマＣＶＤ等により形成した酸化シリコン等の無機酸化膜、窒化シリコン等の無機窒化膜とすることができる。このような絶縁層３′の厚みは、例えば、５００〜１０００ｎｍの範囲で設定することができる。また、この絶縁層３′に対するパターンエッチングは、所望のレジストパターンを形成した後、無機酸化膜であればフッ化水素を用いたウエットエッチングにより、また、無機窒化膜であれば、ＣＦ4／Ｏ2、ＣＦ4／Ｏ2／Ｈ2、ＳｉＦ4／Ｏ2、ＮＦ3／Ｏ2、ＣＦ4、Ｃ2Ｆ6、Ｃ3／Ｆ8、ＣＨＦ3等のガスによるプラズマドライエッチングにより行うことができる。
【００２５】
次に、コア基板２の両面に１層目の配線の電気絶縁層として、感光性絶縁材料を塗布し、所定のパターンで露光して現像することにより、電気絶縁層１１ａ，１５を形成する。その後、この電気絶縁層１１ａ，１５を覆うように、下地金属層１２′ａ，１６′を形成する（図３（Ｃ））。
電気絶縁層１１ａ，１５は、例えば、ベンゾシクロブテン、ポリイミド、フルオレン等の感光性絶縁材料を使用して形成することができ、その厚みは、例えば、３〜２０μｍの範囲で設定することができる。
下地金属層１２′ａ，１６′は、スパッタリング法等により形成した薄膜であってよく、例えば、銅、銀等の薄膜であってよい。また、下地金属層１２′ａ，１６′の構造を、上記のような薄膜と、クロム、チタン、窒化チタン等の密着膜との積層構造としてもよい。このような下地金属層の厚みは、例えば、５０〜３５０ｎｍの範囲で設定することができる。
【００２６】
次に、電気絶縁層１１ａ，１５上にレジストパターン２２を形成する（図４（Ａ））。このレジストパターン２２は、スルーホール４内に充填された導電性物質７上の下地金属層１２′ａ，１６′が露出するような開口２２ａを有している。
次いで、このジストパターン２２をマスクとし、下地金属層１２′ａ，１６′を給電層として電解めっきを行い、その後、レジストパターン２２を除去する。これにより、スルーホール４内に充填された導電性物質７にビア１３ａを介して接続された配線１２ａと、ビア１７を介して接続された配線１６とを形成する（図４（Ｂ））。このような配線、ビアの材質は、例えば、銅、ニッケル等の導電性材料を使用することができる。
【００２７】
その後、電気絶縁層１１ａ，１５上に存在している余分な下地金属層１２′ａ，１６′を除去する。これにより、コア基板２の両面に電気絶縁層を介した１層目の配線が形成され、この配線は、スルーホール４内に充填された導電性物質７にビアを介して接続されたものとなる（図４（Ｃ））。
その後、図３（Ｃ）〜図４（Ｃ）の工程を繰り返すことにより、コア基板２の表面２ａ側および／または裏面２ｂ側に、更に任意の層数の配線を形成して、所望の多層配線基板を得ることができる。
【００２８】
図５乃至図７は、本発明の多層配線基板の製造方法の他の実施形態を示す工程図である。
本発明の多層配線基板の製造方法では、まず、コア基板用のコア材２′の一方の面２′ａに所定の開口２１ａを有するマスクパターン２１を形成し、このマスクパターン２１をマスクとしてプラズマを利用したドライエッチング法であるＩＣＰ−ＲＩＥ(Inductive Coupled Plasma - Reactive Ion Etching)によりコア材２′に所定の深さで微細孔４′を穿設する（図５（Ａ））。コア材２′の材質、マスクパターン２１の材質、形成方法、および、微細孔４′の穿設方法、開口径は、上述の製造方法の実施形態と同様とすることができる。
次に、コア材２′からマスクパターン２１を除去し、コア材２′の他方の面２′ｂを研磨して、微細孔４′を露出させてスルーホール４を形成する。その後、絶縁層３をコア材２′の両面およびスルーホール４の内壁面に成膜する（図５（Ｂ））。この絶縁層３の形成は、上述の製造方法の実施形態における絶縁層３の形成と同様とすることができる。
【００２９】
次に、この絶縁層３上に導電性物質拡散防止層５を形成し、この導電性物質拡散防止層５上に下地導電層６を形成する（図５（Ｃ））。導電性物質拡散防止層５、下地導電層６の形成は、上述の製造方法の実施形態におけるこれらの層の形成と同様とすることができる。
次に、スルーホール４内に導電性物質７を充填し、コア材２′上の余分な導電性物質７を研磨して除去することにより、スルーホール４内のみに導電性物質７を残す。これにより、スルーホール４内に充填された導電性物質７による表裏の導通がとられたコア基板２が得られる（図６（Ａ））。ここでは、スルーホール４内に、導電性ペーストをスクリーン印刷等の方法により導電性物質７として充填する。使用する導電性ペーストは、銅粒子、銀粒子等の導電性粒子を８０体積％以上含有した導電性ペーストであることが望ましい。
【００３０】
次に、コア基板２の両面に１層目の配線の電気絶縁層として、感光性絶縁材料を塗布し、所定のパターンで露光して現像することにより、電気絶縁層１１ａ，１５を形成する（図６（Ｂ））。電気絶縁層１１ａ，１５の形成は、上述の実施形態と同様とすることができる。
次に、電気絶縁層１１ａ，１５を覆うように、下地金属層１２′ａ，１６′を形成し、電気絶縁層１１ａ，１５上にレジストパターン２２を形成する（図６（Ｃ））。このレジストパターン２２は、スルーホール４内に充填された導電性物質７上の下地金属層１２′ａ，１６′が露出するような開口２２ａを有している。下地金属層１２′ａ，１６′の形成、レジストパターン２２の形成は、上述の実施形態と同様とすることができる。
【００３１】
次いで、このジストパターン２２をマスクとし、下地金属層１２′ａ，１６′を給電層として電解めっきを行い、その後、レジストパターン２２を除去する。これにより、スルーホール４内に充填された導電性物質７にビア１３ａを介して接続された配線１２ａと、ビア１７を介して接続された配線１６とを形成する（図７（Ａ））。その後、電気絶縁層１１ａ，１５上に露出している余分な下地金属層１２′ａ，１６′を除去する。これにより、コア基板２の両面に電気絶縁層を介した１層目の配線を形成され、この配線は、スルーホール４内に充填された導電性物質７にビアを介して接続されたものとなる（図７（Ｂ））。上記の配線、ビアの材質は、例えば、銅、ニッケル等の導電性材料を使用することができる。
その後、図６（Ｂ）〜図７（Ｂ）の工程を繰り返すことにより、コア基板２の表面２ａ側および／または裏面２ｂ側に、更に任意の層数の配線を形成して、所望の多層配線基板を得ることができる。
【００３２】
【実施例】
次に、具体的実施例を挙げて本発明を更に詳細に説明する。
［実施例１］
コア材として、厚み６２５μｍ、直径１５０ｍｍのシリコン基板を準備し、このコア材の一方の面にノボラック系のポジ型レジスト材料（東京応化工業（株）製ＰＭＥＲ−Ｐ−ＬＡ９００ＰＭ）を塗布し、スルーホール形成用のフォトマスクを介して露光、現像した。これにより、開口径が１０μｍ、３０μｍ、１００μｍの３種の円形開口を有し、開口径１０μｍの開口が２０μｍピッチ、開口径３０μｍの開口が６０μｍピッチ、開口径１００μｍの開口が２００μｍピッチで、それぞれ形成されたマスクパターンを形成した。
【００３３】
次に、このマスクパターンをマスクとして、コア材にＩＣＰ−ＲＩＥ(Inductive Coupled Plasma - Reactive Ion Etching)によりドライエッチングを行い複数の微細孔を形成した。この微細孔の深さは約３５０μｍとした。
次に、不要なマスクパターンを除去し、洗浄後、熱酸化（１０５０℃、２０分間）を施して、厚み８００ｎｍの絶縁層をコア材の両面と微細孔の内壁面に形成した。
【００３４】
次に、この絶縁層上に、プラズマを利用したＭＯ−ＣＶＤ（Metal Organic - Chemical Vapor Deposition）により、窒化チタンからなる厚み１０ｎｍの導電性物質拡散防止層を形成し、この導電性物質拡散防止層上に銅からなる厚み２００ｎｍの下地導電層を形成した。次いで、下地導電層を給電層として、下記組成のフィルドめっき液を使用しパルス電解めっき（ＤＴサイクル１０％、平均電流密度０．２Ａ／ｄｍ2）を１５時間行うことにより、コア基材表面に銅めっきを施し、微細孔内に銅を完全に充填した。
（フィルドめっき液の組成）
・硫酸 … ５０ｇ／Ｌ
・硫酸銅 … ２００ｇ／Ｌ
・塩素イオン … ５０ｍｇ／Ｌ
・添加剤（上村工業（株）製 ESA21-A） … ２．５ｍＬ／Ｌ
・添加剤（上村工業（株）製 ESA21-B） … １０ｍＬ／Ｌ
【００３５】
次に、コア材上の余分な銅被膜を研磨して除去し、その後、コア材の裏面を研磨して、微細孔を露出させてスルーホールを形成した。これにより、スルーホール内に充填されたフィルドめっき銅による表裏の導通がとられたコア基板が得られた。このコア基板は、開口径が１０μｍ、３０μｍ、１００μｍの３種のスルーホールを、開口径１０μｍが２０μｍピッチ、開口径３０μｍが６０μｍピッチ、開口径１００μｍが２００μｍピッチとなるように備えものであった。
次いで、上記の研磨により露出したコア材面に、反応性スパッタリングにより酸化シリコンからなる絶縁層（厚み１００ｎｍ）を形成した。その後、この絶縁層上にレジストパターンを形成し、フッ化水素を用いたウエットエッチングにより、絶縁層に開口を形成した。この開口は、スルーホール内に充填された銅が露出するように形成した。
【００３６】
次に、コア基板の両面に、感光性ベンゾシクロブテン（ＤＯＷ社製Cyclotene-4024-40）を塗布し、所定のパターンで露光して現像し、硬化させることにより、１層目の配線の電気絶縁層（厚み１０μｍ）を形成した。この電気絶縁層は、スルーホール内に充填された銅が露出するパターンであった。
次いで、電気絶縁層を覆うように、スパッタリング法によりクロム薄膜（厚み３０ｎｍ）と銅薄膜（厚み２００ｎｍ）の積層構造である下地金属層を形成した。
【００３７】
次に、スルーホール内に充填されたフィルドめっき銅上に位置する下地金属層が露出するように、電気絶縁層上にレジストパターンを形成した。その後、このレジストパターンをマスクとし、下地金属層を給電層として電解めっきを行い、厚み４μｍの銅層を形成した。次いで、レジストパターンを除去し、電気絶縁層上に露出している余分な下地金属層を除去した。この下地金属層の除去は、まず、過硫酸ナトリウム溶液にて銅薄膜を除去し、次いで、アルカリ性過マンガン酸ナトリウム溶液でクロム薄膜を除去した。これにより、スルーホール内に充填された導電性物質にビアを介して接続された配線を、コア基板の両面に形成した。上記の配線形成を繰り返すことにより、２層以上の配線を形成して、所望の多層配線基板を得ることができた。
【００３８】
上記のようにして作製した多層配線基板に、下記の環境試験を施し、その後、各配線の接続を確認した結果、接続異常はみられず、接続信頼性が高いものであることが確認された。
（環境試験）
−５５℃の条件で１５分放置し、その後、１２５℃の条件で１５分間放置することを１０００サイクル繰り返す。
【００３９】
［実施例２］
実施例１と同様のコア材を準備し、このコア材の一方の面にノボラック系のポジ型レジスト材料（東京応化工業（株）製ＰＭＥＲ−Ｐ−ＬＡ９００ＰＭ）を塗布し、スルーホール形成用のフォトマスクを介して露光、現像した。これにより、開口径が１０μｍ、３０μｍ、１００μｍの３種の円形開口を有し、開口径１０μｍの開口が２０μｍピッチ、開口径３０μｍの開口が６０μｍピッチ、開口径１００μｍの開口が２００μｍピッチで、それぞれ形成されたマスクパターンを形成した。
【００４０】
次に、このマスクパターンをマスクとして、コア材にＩＣＰ−ＲＩＥ(Inductive Coupled Plasma - Reactive Ion Etching)によりドライエッチングを行い複数の微細孔を形成した。この微細孔の深さは約３５０μｍとした。
次に、不要なマスクパターンを除去し後、コア材の裏面を研磨して、微細孔を露出させてスルーホールを形成した。次いで、洗浄後、熱酸化（１０５０℃、２０分間）を施して、厚み８００ｎｍの絶縁層をコア材の両面とスルーホールの内壁面に形成した。
次に、この絶縁層上に、プラズマを利用したＭＯ−ＣＶＤ（Metal Organic - Chemical Vapor Deposition）により、窒化チタンからなる厚み１０ｎｍの導電性物質拡散防止層を形成し、この導電性物質拡散防止層上に銅からなる厚み２００ｎｍの下地導電層を形成した。
【００４１】
次いで、スクリーン印刷により導電性ペースト（平均粒径２．５μｍの銀コート銅粒子を８５体積％含有）をスルーホール内に充填し、硬化処理（１６０℃、２０分間）を施した。その後、コア材の表面上に盛り上がっている導電性ペーストを研磨により除去し、スルーホール内の導電性ペーストとコア材面が同一面となるようにした。これにより、開口径が１０μｍ、３０μｍ、１００μｍの３種のスルーホールを有し、各スルーホール内に充填された導電性ペーストからなる導電性物質による表裏の導通がとられたコア基板が得られた。
【００４２】
次に、コア基板の両面に、感光性ベンゾシクロブテン（ＤＯＷ社製Cyclotene-4024-40）を塗布し、所定のパターンで露光して現像し、硬化させることにより、１層目の配線の電気絶縁層（厚み１０μｍ）を形成した。この電気絶縁層は、スルーホール内に充填された導電性ペーストが露出するパターンであった。
次いで、電気絶縁層を覆うように、スパッタリング法によりクロム薄膜（厚み３０ｎｍ）と銅薄膜（厚み２００ｎｍ）の積層構造である下地金属層を形成した。
【００４３】
次に、スルーホール内に充填されたフィルドめっき銅上の下地金属層が露出するように、電気絶縁層上にレジストパターンを形成した。その後、このレジストパターンをマスクとし、下地金属層を給電層として電解めっきを行い、厚み４μｍの銅層を形成した。次いで、レジストパターンを除去し、電気絶縁層上に露出している余分な下地金属層を除去した。この下地金属層の除去は、まず、過硫酸ナトリウム溶液にて銅薄膜を除去し、次いで、アルカリ性過マンガン酸ナトリウム溶液でクロム薄膜を除去した。これにより、スルーホール内に充填された導電性物質にビアを介して接続された配線を、コア基板の両面に形成した。
上記の配線形成を繰り返すことにより、２層以上の配線を形成して、所望の多層配線基板を得ることができた。
上記のようにして作製した多層配線基板に、実施例１と同様の環境試験を施し、その後、各配線の接続を確認した結果、接続異常はみられず、接続信頼性が高いものであることが確認された。
【００４４】
［比較例］
コア材として、厚み８００μｍの樹脂基板（三菱ガス化学（株）製ＢＴＣＣＬ−ＨＬ８３２）を準備し、この両面を研磨して厚みを３００μｍとした。このコア材にドリル加工を施し、開口径が１００μｍのスルーホールをピッチ２００μｍで形成、配列した。
次に、下記条件で無電解めっきにより、スルーホール内に銅からなる下地導電層（厚み１μｍ）を形成し、この下地導電層上に下記条件の電解銅めっきにより導電層（厚み４ｎｍ）を形成した。
【００４５】
（無電解めっき条件）
・無電解めっき液 ： シプレイ社製無電解銅めっき浴
・浴温度 ： 室温
（電解銅めっき条件）
・電解めっき液組成：
荏原ユージライト（株）製CU-BRITE VFII A … ２０ｍＬ／Ｌ
荏原ユージライト（株）製CU-BRITE VFII B …１．５ｍＬ／Ｌ
硫酸 … ５０ｇ／Ｌ
硫酸銅 … ２００ｇ／Ｌ
塩酸 … ４０ｐｐｍ
・電流密度 ： ２Ａ／ｄｍ2
・浴温度 ： ２５℃
【００４６】
次いで、スクリーン印刷により樹脂ペースト（タツタ電線（株）製ＡＥ１６５０）をスルーホール内に充填し、硬化処理（１６０℃、６０分間）を施した。その後、コア材の表面上に盛り上がっている樹脂ペーストを研磨により除去し、スルーホール内の樹脂ペーストとコア材面が同一面となるようにした。これにより、開口径が１００μｍのスルーホールを有し、スルーホール内に設けられた導電層による表裏の導通がとられたコア基板が得られた。
【００４７】
次に、コア基板の両面に、スパッタリング法によりクロム薄膜（厚み３０ｎｍ）と銅薄膜（厚み２００ｎｍ）の積層構造である下地金属層を形成した。次いで、この下地金属層上にレジストパターンを形成した。このレジストパターンは、スルーホールに相当する部位の下地金属層が露出するような開口を有するものとした。次に、このジストパターンをマスクとし、下地金属層を給電層として電解めっきを行い、厚み４μｍの銅層を形成した。次いで、レジストパターンを除去し、コア基板上に露出している余分な下地金属層を除去した。この下地金属層の除去は、まず、過硫酸ナトリウム溶液にて銅薄膜を除去し、次いで、アルカリ性過マンガン酸ナトリウム溶液でクロム薄膜を除去した。これにより、スルーホールに蓋めっきを形成した。
【００４８】
次に、コア基板の両面に、感光性ベンゾシクロブテン（ＤＯＷ社製Cyclotene-4024-40）を塗布し、所定のパターンで露光して現像し、硬化させることにより、１層目の配線の電気絶縁層（厚み１０μｍ）を形成した。この電気絶縁層は、上記の蓋めっきが露出するパターンであった。
次いで、電気絶縁層を覆うように、スパッタリング法によりクロム薄膜（厚み３０ｎｍ）と銅薄膜（厚み２００ｎｍ）の積層構造である下地金属層を形成した。
【００４９】
次に、蓋めっき上に位置する下地金属層が露出するように、電気絶縁層上にレジストパターンを形成した。その後、このレジストパターンをマスクとし、下地金属層を給電層として電解めっきを行い、厚み４μｍの銅層を形成した。次いで、レジストパターンを除去し、電気絶縁層上に露出している余分な下地金属層を除去した。この下地金属層の除去は、まず、過硫酸ナトリウム溶液にて銅薄膜を除去し、次いで、アルカリ性過マンガン酸ナトリウム溶液でクロム薄膜を除去した。これにより、スルーホール上に形成された蓋めっきにビアを介して接続された配線を、コア基板の両面に形成した。
【００５０】
上記の配線形成を繰り返すことにより、２層以上の配線を形成して、所望の多層配線基板を得ることができた。
上記のようにして作製した多層配線基板に、実施例１と同様の環境試験を施し、その後、各配線の接続を確認した結果、接続異常がみられ、接続信頼性が低いものであることが確認された。
【００５１】
【発明の効果】
以上詳述したように、本発明によれば、スルーホールの開口径が１０〜１００μｍの範囲内にあるので、スルーホールの狭ピッチ化が可能であるとともに、スルーホール間のスペースの確保が容易であり、このスペースに必要な配線を形成することができ、所望の高密度配線をより少ない層数で形成することができ、薄型の半導体装置の製造が可能となる。また、スルーホール内部に導電性物質が充填され、この導電性物質に接続するビアを介して１層目の配線が形成された構造、すなわち、スルーホール直上にビアを備える構造であるため、多層配線の配線設計の自由度を高くすることができる。さらに、スルーホール内壁面に設けられた導電性物質拡散防止層によって、スルーホール内部に充填された導電性物質がコア基板中に拡散することが阻止されるので、スルーホールの狭ピッチ化を進めても隣接するスルーホール間の短絡を防止することができる。また、スルーホール内には樹脂が充填されていないので、スルーホール直上に配置されたビアへのコア基板の熱収縮や熱膨張による応力集中が発生し難く、接続信頼性が高いものとなる。
また、本発明の製造方法では、プラズマを利用したドライエッチングによりスルーホールを形成するので、開口径の小さいスルーホールの形成が可能となり、また、スルーホール直上にビアを形成し、このビアを介して１層目の配線をスルーホール内に充填された導電性物質に接続するので、多層配線の配線設計の自由度を高くすることができる。
【図面の簡単な説明】
【図１】本発明の多層配線基板の一実施形態を示す部分縦断面図である。
【図２】本発明の多層配線基板の製造方法の一実施形態を示す工程図である。
【図３】本発明の多層配線基板の製造方法の一実施形態を示す工程図である。
【図４】本発明の多層配線基板の製造方法の一実施形態を示す工程図である。
【図５】本発明の多層配線基板の製造方法の他の実施形態を示す工程図である。
【図６】本発明の多層配線基板の製造方法の他の実施形態を示す工程図である。
【図７】本発明の多層配線基板の製造方法の他の実施形態を示す工程図である。
【符号の説明】
１…多層配線基板
２…コア基板
２′…コア材
３，３′…絶縁層
４…スルーホール
４′…微細孔
５…導電性物質拡散防止層
６…下地導電層
７…導電性物質
１１ａ，１１ｂ，１１ｃ，１５…電気絶縁層
１２ａ，１２ｂ，１２ｃ，１６…配線
１３ａ，１３ｂ，１３ｃ，１７…ビア部
２１…マスクパターン
２２…レジストパターン
Claims (7)
- コア基板上に電気絶縁層を介して２層以上の配線を有する多層配線基板において、
コア基板は導電性物質が充填され表裏の導通がなされた複数のスルーホールを備えたシリコンコア基板であり、前記スルーホールは開口径が１０〜３０μｍの範囲内、ピッチが開口径の２倍の長さであり、スルーホール間の最小スペースが１０μｍであり、前記スルーホール内壁面には導電性物質拡散防止層が設けられており、電気絶縁層を介してコア基板上に形成された１層目の配線は、ビアを介して前記スルーホール内に充填された導電性物質に接続されていることを特徴とする多層配線基板。 - 前記導電性物質拡散防止層は窒化チタン薄膜であることを特徴とする請求項１に記載の多層配線基板。
- 前記導電性物質は、電解めっきによりスルーホール内に形成された銅であることを特徴とする請求項１または請求項２に記載の多層配線基板。
- 前記導電性物質は、スルーホール内に形成された導電性ペーストであることを特徴とする請求項１または請求項２に記載の多層配線基板。
- 前記コア基板の厚みは、５０〜７２５μｍの範囲内であることを特徴とする請求項１乃至請求項４のいずれかに記載の多層配線基板。
- コア基板上に電気絶縁層を介して２層以上の配線を有する多層配線基板の製造方法において、
コア基板用のシリコンコア材の一方の面から、プラズマを利用したドライエッチングにより開口径が１０〜３０μｍの範囲内、ピッチが開口径の２倍の長さであり、微細孔間の最小スペースが１０μｍである微細孔を所定の深さまで穿設する工程と、
少なくとも前記微細孔の内壁面にプラズマを利用したＭＯ−ＣＶＤ法により導電性物質拡散防止層を形成し、該導電性物質拡散防止層上に下地導電層を形成する工程と、
前記微細孔内に導電性物質を充填する工程と、
前記シリコンコア材の他方の面を研磨して前記微細孔を露出させることによりスルーホールを形成し、前記導電性物質によりスルーホールを介した表裏の導通がとられたコア基板とする工程と、
該コア基板上に、スルーホール内に充填された導電性物質に接続するようにビアを形成すると同時に、電気絶縁層を介した１層目の配線を形成する工程と、を有することを特徴とする多層配線基板の製造方法。 - コア基板上に電気絶縁層を介して２層以上の配線を有する多層配線基板の製造方法において、
コア基板用のシリコンコア材の一方の面から、プラズマを利用したドライエッチングにより開口径が１０〜３０μｍの範囲内、ピッチが開口径の２倍の長さであり、微細孔間の最小スペースが１０μｍである微細孔を所定の深さまで穿設する工程と、
前記シリコンコア材の他方の面を研磨して前記微細孔を露出させスルーホールを形成する工程と、
少なくとも前記スルーホールの内壁面にプラズマを利用したＭＯ−ＣＶＤ法により導電性物質拡散防止層を形成し、該導電性物質拡散防止層上に下地導電層を形成する工程と、
前記スルーホール内に導電性物質を充填して表裏の導通がとられたコア基板とする工程と、
該コア基板上に、スルーホール内に充填された導電性物質に接続するようにビアを形成すると同時に、電気絶縁層を介した１層目の配線を形成する工程と、を有することを特徴とする多層配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003147352A JP4369684B2 (ja) | 2003-05-26 | 2003-05-26 | 多層配線基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003147352A JP4369684B2 (ja) | 2003-05-26 | 2003-05-26 | 多層配線基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004349603A JP2004349603A (ja) | 2004-12-09 |
| JP4369684B2 true JP4369684B2 (ja) | 2009-11-25 |
Family
ID=33533901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003147352A Expired - Fee Related JP4369684B2 (ja) | 2003-05-26 | 2003-05-26 | 多層配線基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4369684B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4994727B2 (ja) * | 2005-09-08 | 2012-08-08 | 株式会社リコー | 有機トランジスタアクティブ基板とその製造方法および該有機トランジスタアクティブ基板を用いた電気泳動ディスプレイ |
| TWI297585B (en) * | 2006-02-08 | 2008-06-01 | Phoenix Prec Technology Corp | Circuit board structure and method for fabricating the same |
| DE102006035864B4 (de) * | 2006-08-01 | 2014-03-27 | Qimonda Ag | Verfahren zur Herstellung einer elektrischen Durchkontaktierung |
| US8273603B2 (en) * | 2008-04-04 | 2012-09-25 | The Charles Stark Draper Laboratory, Inc. | Interposers, electronic modules, and methods for forming the same |
| US8017451B2 (en) | 2008-04-04 | 2011-09-13 | The Charles Stark Draper Laboratory, Inc. | Electronic modules and methods for forming the same |
| JP4735767B2 (ja) * | 2008-10-16 | 2011-07-27 | 大日本印刷株式会社 | 貫通電極基板及び半導体装置 |
| JP5590869B2 (ja) | 2009-12-07 | 2014-09-17 | 新光電気工業株式会社 | 配線基板及びその製造方法並びに半導体パッケージ |
| JP5565095B2 (ja) * | 2010-05-25 | 2014-08-06 | 富士通株式会社 | 配線回路基板の製造方法 |
| JP2015159242A (ja) * | 2014-02-25 | 2015-09-03 | 京セラ株式会社 | 配線基板およびそれを備えた多層配線基板 |
| JP7407498B2 (ja) * | 2017-09-15 | 2024-01-04 | 日東電工株式会社 | 配線回路基板およびその製造方法 |
| JP2019204921A (ja) * | 2018-05-25 | 2019-11-28 | 凸版印刷株式会社 | ガラス回路基板およびその製造方法 |
-
2003
- 2003-05-26 JP JP2003147352A patent/JP4369684B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004349603A (ja) | 2004-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4564342B2 (ja) | 多層配線基板およびその製造方法 | |
| JP4564343B2 (ja) | 導電材充填スルーホール基板の製造方法 | |
| US8324513B2 (en) | Wiring substrate and semiconductor apparatus including the wiring substrate | |
| WO2004103039A1 (ja) | 両面配線基板および両面配線基板の製造方法並びに多層配線基板 | |
| JP3577421B2 (ja) | 半導体装置用パッケージ | |
| JP4192035B2 (ja) | 配線基板の製造方法 | |
| JP4369684B2 (ja) | 多層配線基板およびその製造方法 | |
| JP5221887B2 (ja) | 配線基盤の製造方法 | |
| JP2005236067A (ja) | 配線基板と配線基板の製造方法、および半導パッケージ | |
| JP4634735B2 (ja) | 多層配線基板の製造方法 | |
| US6629366B1 (en) | Method of producing a multilayer wiring board | |
| JP5432800B2 (ja) | 配線基板の製造方法 | |
| JP2004111915A (ja) | 多層配線基板およびその製造方法 | |
| JP2001308484A (ja) | 回路基板及びその製造方法 | |
| JP4268563B2 (ja) | 多層配線基板およびその製造方法 | |
| TWI690249B (zh) | 微細層間線路結構及其製法 | |
| JP2001144398A (ja) | 配線基板および配線基板の製造方法 | |
| KR100468195B1 (ko) | 다층 인쇄 회로 기판을 제조하는 방법 | |
| JP4466169B2 (ja) | 半導体装置用基板の製造方法 | |
| TWM589955U (zh) | 微細層間線路結構 | |
| JP2011071358A (ja) | 配線基板の製造方法 | |
| JP2001352172A (ja) | 多層プリント配線基板の製造方法及びそれを用いて作製された多層プリント配線基板 | |
| JP2001094224A (ja) | プリント配線板およびプリント配線板の製造方法 | |
| JP2006100653A (ja) | 配線基板およびその製造方法 | |
| JPH11289139A (ja) | 配線基板およびその充填ビアホールの形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060426 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080815 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080826 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081006 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090420 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090825 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090828 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130904 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |