JPS61210678A - 化合物半導体装置 - Google Patents
化合物半導体装置Info
- Publication number
- JPS61210678A JPS61210678A JP5202485A JP5202485A JPS61210678A JP S61210678 A JPS61210678 A JP S61210678A JP 5202485 A JP5202485 A JP 5202485A JP 5202485 A JP5202485 A JP 5202485A JP S61210678 A JPS61210678 A JP S61210678A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- compound semiconductor
- lattice
- gaas
- inas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 150000001875 compounds Chemical class 0.000 title claims abstract description 49
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000013078 crystal Substances 0.000 claims description 24
- 230000005684 electric field Effects 0.000 abstract description 14
- 229910000673 Indium arsenide Inorganic materials 0.000 abstract description 13
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 abstract description 13
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical compound [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 abstract description 11
- 230000000694 effects Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 9
- 230000005489 elastic deformation Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000005533 two-dimensional electron gas Effects 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910005542 GaSb Inorganic materials 0.000 description 1
- 101100421767 Mus musculus Snai1 gene Proteins 0.000 description 1
- 101100421768 Xenopus laevis snai1 gene Proteins 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001803 electron scattering Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004969 ion scattering spectroscopy Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
- H01L29/151—Compositional structures
- H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
- H01L29/155—Comprising only semiconductor materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、化合物半導体装置に関する。更に詳しくは、
本発明は、チャンネル層をなす化合物半導体層を格子定
数の異なる化合物半導体層で挟むことにより、ｊヤンネ
ル層をなす化合物半導体層内の格子散乱を減少させて、
高電界印加状態における電子移動度を大きくした化合物
半導体装置に関する。
本発明は、チャンネル層をなす化合物半導体層を格子定
数の異なる化合物半導体層で挟むことにより、ｊヤンネ
ル層をなす化合物半導体層内の格子散乱を減少させて、
高電界印加状態における電子移動度を大きくした化合物
半導体装置に関する。
従来の技術
化合物半導体デバイス、特に電子デバイスの製法として
、薄い一様な層の成長、成分元素組成比の制御の容易さ
からエピタキシャル成長方法が一般的に利用されている
。なかでも、最近特に注目されている技術として、分子
線エピタキシャル成長方法（以下簡単のためにｒＭＢＥ
成長法」という）が知られている。例えばＷ、 Ｔ、
Ｔｓａｎｇにより日経エレクトロニクスＮｏ、３０８．
１６３ （１９’８３ ）において、詳細に説明されて
いる。そして、このＭＢＥ成長法を用いて作製されたマ
イクロ波素子については、たとえば、特開昭５９−４０
８５号および特開昭５８−１４７１６９号公報に記され
ている。
、薄い一様な層の成長、成分元素組成比の制御の容易さ
からエピタキシャル成長方法が一般的に利用されている
。なかでも、最近特に注目されている技術として、分子
線エピタキシャル成長方法（以下簡単のためにｒＭＢＥ
成長法」という）が知られている。例えばＷ、 Ｔ、
Ｔｓａｎｇにより日経エレクトロニクスＮｏ、３０８．
１６３ （１９’８３ ）において、詳細に説明されて
いる。そして、このＭＢＥ成長法を用いて作製されたマ
イクロ波素子については、たとえば、特開昭５９−４０
８５号および特開昭５８−１４７１６９号公報に記され
ている。
ここに、そのようなＭＢＥ成長法により作製したマイク
ロ波素子の例を第３図に示す。第３図に示す素子は、半
絶縁性ＧａＡｓの基板１を有し、その基板１の上には、
バッファ層として機能するＧａＡｓ層２が形成され、更
にその上に、チャンネル層をなすアンドープのＧａＡｓ
層３が形成されている。そのＧａＡｓ層３上には、ｎ
−ＧａｘＡＩ ｌ−ＸへＳのような高い不純物濃度の電
子供給層４が形成され、その中央には、高濃度にｐ型不
純物を含有し、大きな電子親和力を有する半導体よりな
る層５が設けられ、そして、その層５の上にはゲート電
極６が形成されている。更に、層５を挾む電子供給層４
の表面領域７は合金化され、その上にソース及びドレイ
ンの電極８が形成されている。
ロ波素子の例を第３図に示す。第３図に示す素子は、半
絶縁性ＧａＡｓの基板１を有し、その基板１の上には、
バッファ層として機能するＧａＡｓ層２が形成され、更
にその上に、チャンネル層をなすアンドープのＧａＡｓ
層３が形成されている。そのＧａＡｓ層３上には、ｎ
−ＧａｘＡＩ ｌ−ＸへＳのような高い不純物濃度の電
子供給層４が形成され、その中央には、高濃度にｐ型不
純物を含有し、大きな電子親和力を有する半導体よりな
る層５が設けられ、そして、その層５の上にはゲート電
極６が形成されている。更に、層５を挾む電子供給層４
の表面領域７は合金化され、その上にソース及びドレイ
ンの電極８が形成されている。
このような半導体装置において、ゲート電極６に適当な
バイアス電圧を印加すると、電子供給層４とチャンネル
層３との界面におけるチャンネル層３側に、二次元電子
ガス９が形成される。この結果、不純物イオンの少ない
チャンネル層３内の界面近傍数１ＯＡ厚のところを、多
量の電子が流れることになる。従って、電子移動度を制
限する１つの大きな要因である不純物イオン散乱が少な
く、高移動度を実現することができる。
バイアス電圧を印加すると、電子供給層４とチャンネル
層３との界面におけるチャンネル層３側に、二次元電子
ガス９が形成される。この結果、不純物イオンの少ない
チャンネル層３内の界面近傍数１ＯＡ厚のところを、多
量の電子が流れることになる。従って、電子移動度を制
限する１つの大きな要因である不純物イオン散乱が少な
く、高移動度を実現することができる。
発明が解決しようとする問題点
しかしながら、このような化合物半導体装置においては
、二次元電子ガスにふける電子移動度の印加電界強度依
存性が極めて大きく、低電界の場合には高移動度を実現
できるが、高電界の場合にはその移動度が著しく低下し
てしまう。このような現象は、例えば、Ｍ、 Ｉｎｏｕ
ｅ他Ｊ、Ｊ、Ａ、Ｐ、 ２２３５７（１９８３）に記述
されている。また、その１例を上記したマイクロ波素子
のようなＧａＡｓ／ ｎ−Ｇａ晶］ 、 −ＸＡｓ構造
の場合について示すと、第２図の点線の如くなる。
、二次元電子ガスにふける電子移動度の印加電界強度依
存性が極めて大きく、低電界の場合には高移動度を実現
できるが、高電界の場合にはその移動度が著しく低下し
てしまう。このような現象は、例えば、Ｍ、 Ｉｎｏｕ
ｅ他Ｊ、Ｊ、Ａ、Ｐ、 ２２３５７（１９８３）に記述
されている。また、その１例を上記したマイクロ波素子
のようなＧａＡｓ／ ｎ−Ｇａ晶］ 、 −ＸＡｓ構造
の場合について示すと、第２図の点線の如くなる。
このような高電界印加状態における半導体内での電子散
乱機構として、格子散乱が考えられる。
乱機構として、格子散乱が考えられる。
格子散乱とは、電子が高速で結晶中を移動する際に、結
晶を構成する原子の熱振動によって散乱を受ける現象で
ある。そして、電子のエネルギが大きくなると、格子散
乱が激しくなる。従って、電界を大きくして、移動電子
のエネルギが大きくなると、却って、電子移動度が低下
する。
晶を構成する原子の熱振動によって散乱を受ける現象で
ある。そして、電子のエネルギが大きくなると、格子散
乱が激しくなる。従って、電界を大きくして、移動電子
のエネルギが大きくなると、却って、電子移動度が低下
する。
そこで、本発明は、格子散乱の影響を抑えて、高電界印
加状態においても高い電子移動度を有する化合物半導体
装置を提供せんとするものである。
加状態においても高い電子移動度を有する化合物半導体
装置を提供せんとするものである。
問題点を解決するための手段
そこで、本発明者は、上記目的のために格子散乱の問題
を種々研究した。
を種々研究した。
格子散乱すなわち原子振動による散乱は、第４図に示す
ように、構成原子の種類が同じであれば、原子間隔の大
きい方向（第４図のＸ方向）の方が、原子間隔の小さい
方向（第４図のＹ方向）に比べて小さくなることは明白
である。ゆえに、第４図のような結晶構造においては、
電子はＹ方向よりもＸ方向に移動し易くなり、電子移動
度に異方性が生じる。
ように、構成原子の種類が同じであれば、原子間隔の大
きい方向（第４図のＸ方向）の方が、原子間隔の小さい
方向（第４図のＹ方向）に比べて小さくなることは明白
である。ゆえに、第４図のような結晶構造においては、
電子はＹ方向よりもＸ方向に移動し易くなり、電子移動
度に異方性が生じる。
更に、第５図に示すように、立方晶の結晶（第５図（ａ
））が弾性変形を受けることにより正方晶結晶（第５図
う））になった場合、ポアソンの関係で従来より良く知
られているように、正方晶結晶の格子定数ａ１とａ２は
、弾性変形前の立方晶結晶の格子定数ａに対してａ、＞
ａ、ａ２＜ａの関係にある。
））が弾性変形を受けることにより正方晶結晶（第５図
う））になった場合、ポアソンの関係で従来より良く知
られているように、正方晶結晶の格子定数ａ１とａ２は
、弾性変形前の立方晶結晶の格子定数ａに対してａ、＞
ａ、ａ２＜ａの関係にある。
ゆえに、第５図ら）の正方晶結晶において、Ｘ方向に移
動する電子は、弾性変形する前の立方晶結晶内の電子に
比べて、格子散乱を受けにくい。従って、正方品結晶内
のＸ方向の電子移動度は、弾性変形前の立方晶結晶内の
電子移動度に比べて高くなることが明白である。
動する電子は、弾性変形する前の立方晶結晶内の電子に
比べて、格子散乱を受けにくい。従って、正方品結晶内
のＸ方向の電子移動度は、弾性変形前の立方晶結晶内の
電子移動度に比べて高くなることが明白である。
しかし、従来の化合物半導体装置においては、各層を構
成する化合物半導体層を如何にして格子整合させるかに
多大な努力を重ねてきた。そのため、現在、格子定数が
ほとんど同じ化合物半導体薄膜を多層形成することがで
き、現在の化合物半導体装置は、そのように格子定数が
ほとんど同じ化合物半導体層で構成されている。そのた
め、チャンネル層をなす化合物半導体層では、その本来
の結晶格子の大きさにより格子散乱が自ずと決ってしま
い、格子散乱の問題を解消または抑えることはできなか
った。
成する化合物半導体層を如何にして格子整合させるかに
多大な努力を重ねてきた。そのため、現在、格子定数が
ほとんど同じ化合物半導体薄膜を多層形成することがで
き、現在の化合物半導体装置は、そのように格子定数が
ほとんど同じ化合物半導体層で構成されている。そのた
め、チャンネル層をなす化合物半導体層では、その本来
の結晶格子の大きさにより格子散乱が自ずと決ってしま
い、格子散乱の問題を解消または抑えることはできなか
った。
一方、ＭＢＥ成長法または有機金属気相成長法などを用
いると、格子定数の異なる化合物半導体薄膜を、その薄
膜内に転位などの欠陥を導入することなく、エピタキシ
ャル成長させることが可能である（Ｍ、 Ｊ、 Ｌｕｄ
ｏｗｉｓｅ他、Ａ、 Ｐ、 ｌ４．４２ （１９８３）
４８７また（まＧ、Ｃ，０ｓｂｏｕｒｎイ也、八、
Ｐ、Ｌ、４１ （１９Ｂ２） １７２ ）。
いると、格子定数の異なる化合物半導体薄膜を、その薄
膜内に転位などの欠陥を導入することなく、エピタキシ
ャル成長させることが可能である（Ｍ、 Ｊ、 Ｌｕｄ
ｏｗｉｓｅ他、Ａ、 Ｐ、 ｌ４．４２ （１９８３）
４８７また（まＧ、Ｃ，０ｓｂｏｕｒｎイ也、八、
Ｐ、Ｌ、４１ （１９Ｂ２） １７２ ）。
また、格子定数の異なる化合物半導体を、転位などの欠
陥が入らない程度に薄くエピタキシャル成長させた場合
、その界面近傍では弾性歪みにより結晶格子が正方晶変
形していることが、Ｊ、 八、 Ｐ：４５、 Ｎｏ、
９ 、 （１９７４） ３７８９などに記述されて
いる。
陥が入らない程度に薄くエピタキシャル成長させた場合
、その界面近傍では弾性歪みにより結晶格子が正方晶変
形していることが、Ｊ、 八、 Ｐ：４５、 Ｎｏ、
９ 、 （１９７４） ３７８９などに記述されて
いる。
そこで、このような界面近傍のみの弾性歪みに基く結晶
格子の正方晶変形を化合物半導体装置のチャンネル層に
応用することによって、高電界印加状態での電子の移動
度を大きくするような半導体装置が実現可能である。
格子の正方晶変形を化合物半導体装置のチャンネル層に
応用することによって、高電界印加状態での電子の移動
度を大きくするような半導体装置が実現可能である。
本発明は、かかる知見に基づく研究の結果なされたもの
である。すなわち、本発明によるならば、基板と、該基
板上に形成された高抵抗化合物半導体の第１の層と、該
第１の層上に形成された化合物半導体からなり且つチャ
ンネル層として機能する第２の層と、該第２の層上に一
導電型の化合物半導体で形成された第３の層とを具備し
、前記第２の層の化合物半導体は、前記第１及び第３の
層の化合物半導体の格子定数より大きい格子定数を有し
ていることを特徴とする化合物半導体装置が提供される
。
である。すなわち、本発明によるならば、基板と、該基
板上に形成された高抵抗化合物半導体の第１の層と、該
第１の層上に形成された化合物半導体からなり且つチャ
ンネル層として機能する第２の層と、該第２の層上に一
導電型の化合物半導体で形成された第３の層とを具備し
、前記第２の層の化合物半導体は、前記第１及び第３の
層の化合物半導体の格子定数より大きい格子定数を有し
ていることを特徴とする化合物半導体装置が提供される
。
咋月
以上のような化合物半導体装置においては、第１と第３
の層により第２の層内に結晶格子の弾性歪みが生じ、第
２の層の化合物半導体の立方晶格子が、その弾性歪みに
より正方晶格子に変形させられる。そのため、第５図ら
）に示す格子配列図を参照して説明するならば、第２の
層と第３の層との界面に垂直なＹ方向に沿った格子間隔
が、平行なＸ方向に沿った格子間隔より大きくなる。そ
の結果、第２の層内における電子移動度が、第２の層と
第３の層との界面に垂直なＹ方向に比べて、平行なＸ方
向の方が高くなり、第２の層と第３の層との界面に平行
な方向に第２の層内を電子が移動する場合の格子散乱の
影響を減少することができる。従って、高電界印加状態
における電子移動度を従来の化合物半導体装置に比較し
て高く維持することができる。
の層により第２の層内に結晶格子の弾性歪みが生じ、第
２の層の化合物半導体の立方晶格子が、その弾性歪みに
より正方晶格子に変形させられる。そのため、第５図ら
）に示す格子配列図を参照して説明するならば、第２の
層と第３の層との界面に垂直なＹ方向に沿った格子間隔
が、平行なＸ方向に沿った格子間隔より大きくなる。そ
の結果、第２の層内における電子移動度が、第２の層と
第３の層との界面に垂直なＹ方向に比べて、平行なＸ方
向の方が高くなり、第２の層と第３の層との界面に平行
な方向に第２の層内を電子が移動する場合の格子散乱の
影響を減少することができる。従って、高電界印加状態
における電子移動度を従来の化合物半導体装置に比較し
て高く維持することができる。
実施例
以下に図面を参照して本発明について詳細に説明する。
第１図は、本発明による化合物半導体装置の実施例を図
解した断面図である。なお、第１図は、本発明を電界効
果トランジスタ（以下ＦＥＴと略す）として実施した例
を示している。
解した断面図である。なお、第１図は、本発明を電界効
果トランジスタ（以下ＦＥＴと略す）として実施した例
を示している。
第１図に示すＦＥＴは、半絶縁性Ｇａ八へ基板１０上に
、１１４Ｂ、Ｅ成長法を用いて形成された高抵抗のＧａ
Ａｓエピタキシャル層１１（キャリア密度Ｎは３ｘｌＱ
１４ｃｍ−３）を有している。そして、その高抵抗Ｇａ
ＡＳ層１１上には、ＭＢＥ成長法により、Ｉｎ八へエピ
タキシャル層１２（Ｎ−＝５Ｘ、１０１１０ｌ５’）が
約２００人の厚さに形成されている。更に、そのＩｎＡ
ｓｎＡｓ上には、ノンドープでｎ−型のＧａｏ、 を八
１゜、３八Ｓのスペーサ層１３が、同様にＭＢＥ成長法
により、約５０への厚さに形成され、最後にＳ１ドープ
のＧａｏ、 ７＾１ｏ、 ３八Ｓ層１４（Ｎ＝ １ ｘ
ｌＱＩ７〜ｌ Ｘｌ０１８ｃｍ−３）が、ＭＢＥ成長法
により形成されている。
、１１４Ｂ、Ｅ成長法を用いて形成された高抵抗のＧａ
Ａｓエピタキシャル層１１（キャリア密度Ｎは３ｘｌＱ
１４ｃｍ−３）を有している。そして、その高抵抗Ｇａ
ＡＳ層１１上には、ＭＢＥ成長法により、Ｉｎ八へエピ
タキシャル層１２（Ｎ−＝５Ｘ、１０１１０ｌ５’）が
約２００人の厚さに形成されている。更に、そのＩｎＡ
ｓｎＡｓ上には、ノンドープでｎ−型のＧａｏ、 を八
１゜、３八Ｓのスペーサ層１３が、同様にＭＢＥ成長法
により、約５０への厚さに形成され、最後にＳ１ドープ
のＧａｏ、 ７＾１ｏ、 ３八Ｓ層１４（Ｎ＝ １ ｘ
ｌＱＩ７〜ｌ Ｘｌ０１８ｃｍ−３）が、ＭＢＥ成長法
により形成されている。
ＭＢＥ成長した試料の最表面には、ＡｎＧｅＮｉ合金を
用いて、Ｇａｏ、 ７八１゜、３八Ｓ層１４との間１ご
オーミ・ツク接合を形成するようにソース電極１５なら
びにドレイン電極１６が設けられている。またＡ１金属
を用いてＧａｏ、 ７八Ｉ。３ＡＳ層１４との間にショ
ットキー接合を形成するようにゲート電極１７が設けら
れている。
用いて、Ｇａｏ、 ７八１゜、３八Ｓ層１４との間１ご
オーミ・ツク接合を形成するようにソース電極１５なら
びにドレイン電極１６が設けられている。またＡ１金属
を用いてＧａｏ、 ７八Ｉ。３ＡＳ層１４との間にショ
ットキー接合を形成するようにゲート電極１７が設けら
れている。
以上のようなＦＥＴの構造において、格子定数は、Ｉｎ
Ａｓが６．０５８ Ａで、ＧａＡｓが５．６５４人で、
ＡｌＡｓが５、６６２人である。従って、ＩｎＡｓ層１
２は、格子定数がＧａＡｓやＧａＸＡｌ＋ −１１＾ｓ
（ＧａＡｓとＡｌＡｓとが共存する）に比べて著しく
大きい。そのため、Ｇａ、ＡＩ。、Ａｓ層とＩｎＡｓ層
の界面近傍において、ＩｎＡｓは、立方晶格子を、弾性
歪みにより正方晶に変形させられている。
Ａｓが６．０５８ Ａで、ＧａＡｓが５．６５４人で、
ＡｌＡｓが５、６６２人である。従って、ＩｎＡｓ層１
２は、格子定数がＧａＡｓやＧａＸＡｌ＋ −１１＾ｓ
（ＧａＡｓとＡｌＡｓとが共存する）に比べて著しく
大きい。そのため、Ｇａ、ＡＩ。、Ａｓ層とＩｎＡｓ層
の界面近傍において、ＩｎＡｓは、立方晶格子を、弾性
歪みにより正方晶に変形させられている。
そして、このようなＦＥＴ構造において、ゲート電極に
加える電圧を制御することにより、最上層のＧａｏ、
７＾１ｏ、 ３Ａｓ層１４を完全に空乏化することがで
き、また、ＧａＡｓ基板１０ならびにＧａＡｓエピタキ
シャル層１１は高抵抗であることから、ＩｎＡｓ層１２
のみをチャンネル層としたＦＥＴが得られた。
加える電圧を制御することにより、最上層のＧａｏ、
７＾１ｏ、 ３Ａｓ層１４を完全に空乏化することがで
き、また、ＧａＡｓ基板１０ならびにＧａＡｓエピタキ
シャル層１１は高抵抗であることから、ＩｎＡｓ層１２
のみをチャンネル層としたＦＥＴが得られた。
さらに、第１図に示したような断面構造を有するエピタ
キシャル試料について、その電子移動度の印加電界強度
依存性を調べたところ、第２図の実線のようであった。
キシャル試料について、その電子移動度の印加電界強度
依存性を調べたところ、第２図の実線のようであった。
第２図において実線と点線導体装置は、高電界領域での
電子移動度が従来のものに比べて約２倍増大しているこ
とが分かるであろう。
電子移動度が従来のものに比べて約２倍増大しているこ
とが分かるであろう。
また、上記実施例と同様な構成で、ＩｎＡｓエピタキシ
ャル層の厚さを約２ＯＡから約２００人の間で変えたと
ころ、同様な結果が得られた。
ャル層の厚さを約２ＯＡから約２００人の間で変えたと
ころ、同様な結果が得られた。
なお、上記実施例において、弾性変形を受ける層として
ＩｎＡｓを使用し、それを両側から挟む層として、Ｇａ
Ａｓ及びＧａＡｌ八ｓをへ用した。しかし、弾性変形を
受けるチャンネル層と、それを両側から挟む層とは、上
記した実施例の組合せに限られるものではなく、他の組
合せも可能である。例えば、格子定数の大きな化合物半
導体としては、ＩｎＡｓの他に、ＧａＳｂ （６，０９
５人）などがあり、また、格子定数の小さな化合物半導
体としては、ＧａＡｓのほかに、Ｇａ Ｐ （５，４５
１人） 、ＩｎＰ’（５，８６９人）などがある。それ
らを適当に組合せて２元系、３元系、４元系の化合物半
導体を形成して、格子定数の高い層を格子定数の低いチ
ャンネル層で挟んで、その格子窓数の高い層を弾性変形
することができる。
ＩｎＡｓを使用し、それを両側から挟む層として、Ｇａ
Ａｓ及びＧａＡｌ八ｓをへ用した。しかし、弾性変形を
受けるチャンネル層と、それを両側から挟む層とは、上
記した実施例の組合せに限られるものではなく、他の組
合せも可能である。例えば、格子定数の大きな化合物半
導体としては、ＩｎＡｓの他に、ＧａＳｂ （６，０９
５人）などがあり、また、格子定数の小さな化合物半導
体としては、ＧａＡｓのほかに、Ｇａ Ｐ （５，４５
１人） 、ＩｎＰ’（５，８６９人）などがある。それ
らを適当に組合せて２元系、３元系、４元系の化合物半
導体を形成して、格子定数の高い層を格子定数の低いチ
ャンネル層で挟んで、その格子窓数の高い層を弾性変形
することができる。
発明の効果
本発明の化合物半導体装置によれば、チャンネル層をな
す化合物半導体よりも格子定数の小さな化合物半導体の
層でチャンネル層が挟まれ、そのチャンネル層の化合物
半導体に弾性変形が生じ、結晶構造が立方晶から正方晶
に変わり、チャンネル層においてその隣接層との界面に
平行な方向に電子が移動する際の格子散乱が減少し、界
面に垂直な方向に比べて平行な方向の電子移動度が高く
なされている。従って、従来の化合物半導体装置に比較
して、高電界印加状態での電子移動度が速く、高動作範
囲において安定した高速性を有する半導体装置が実現で
きる。
す化合物半導体よりも格子定数の小さな化合物半導体の
層でチャンネル層が挟まれ、そのチャンネル層の化合物
半導体に弾性変形が生じ、結晶構造が立方晶から正方晶
に変わり、チャンネル層においてその隣接層との界面に
平行な方向に電子が移動する際の格子散乱が減少し、界
面に垂直な方向に比べて平行な方向の電子移動度が高く
なされている。従って、従来の化合物半導体装置に比較
して、高電界印加状態での電子移動度が速く、高動作範
囲において安定した高速性を有する半導体装置が実現で
きる。
第１図は、本発明による化合物半導体装置を実施したＦ
ＥＴの概略断面図、 第２図は、本発明による化合物半導体装置と従来の化合
物半導体装置における電子移動度の印加電界強度依存性
の測定結果を示すグラフ、第３図は、従来の高電子移動
度ＦＥＴの概略断面図、 第４図は、原子振動による散乱の度合いの異方性を説明
するための図、 第５図（ａ）は、立方晶結晶の概略図、第５図（ｂ）は
正方晶結晶の概略図である。 〔主な参照番号〕 １．１０・・半絶縁性Ｇａ八へ基板、 ２・・ＧａＡｓバッファ層、 ３・・ＧａＡｓチャンネル層、 ４・・電子供給層、 ６・・ゲート電極、 ７・・合金化領域、 ８・・ソース電極、ドレイン電極、 ９・・二次元電子ガス、 １１・◆高抵抗エピタキシャルＧａＡｓ層、１２・・エ
ピタキシャルＩｎＡｓ層、 １３・・ノンドープｎ−型Ｇａｏ、 ７ＡＩ［１，３Ａ
Ｓスペ一サ層、１４・・Ｓ１ドープＧａｏ、 ７Ａ］ｏ
、 ＧＡＳ層、１５・・ソース電極、 １６・・ドレイン電極、 １７・・ゲート電極
ＥＴの概略断面図、 第２図は、本発明による化合物半導体装置と従来の化合
物半導体装置における電子移動度の印加電界強度依存性
の測定結果を示すグラフ、第３図は、従来の高電子移動
度ＦＥＴの概略断面図、 第４図は、原子振動による散乱の度合いの異方性を説明
するための図、 第５図（ａ）は、立方晶結晶の概略図、第５図（ｂ）は
正方晶結晶の概略図である。 〔主な参照番号〕 １．１０・・半絶縁性Ｇａ八へ基板、 ２・・ＧａＡｓバッファ層、 ３・・ＧａＡｓチャンネル層、 ４・・電子供給層、 ６・・ゲート電極、 ７・・合金化領域、 ８・・ソース電極、ドレイン電極、 ９・・二次元電子ガス、 １１・◆高抵抗エピタキシャルＧａＡｓ層、１２・・エ
ピタキシャルＩｎＡｓ層、 １３・・ノンドープｎ−型Ｇａｏ、 ７ＡＩ［１，３Ａ
Ｓスペ一サ層、１４・・Ｓ１ドープＧａｏ、 ７Ａ］ｏ
、 ＧＡＳ層、１５・・ソース電極、 １６・・ドレイン電極、 １７・・ゲート電極
Claims (2)
- （１）基板と、該基板上に形成された高抵抗化合物半導
体の第１の層と、該第１の層上に形成された化合物半導
体からなり且つチャンネル層として機能する第２の層と
、該第２の層上に一導電型の化合物半導体で形成された
第３の層とを具備し、前記第２の層の化合物半導体は、
前記第１及び第３の層の化合物半導体の格子定数より大
きい格子定数を有しており、前記第１と第３の層により
前記第２の層内の結晶格子に弾性歪みが生じ、前記第２
の層内における電子移動度が、該第２の層と前記第３の
層との界面に垂直な方向に比べて、平行な方向が高くな
るようしたことを特徴とする化合物半導体装置。 - （２）前記基板は、半絶縁性ＧａＡｓで形成され、前記
第１の層は、前記基板上にエピタキシャル成長された高
抵抗ＧａＡｓであり、前記第２の層は、第１の層上にエ
ピタキシャル成長された２０〜２００Å厚のＩｎＡｓ層
であり、前記第３の層は、前記第２の層上に形成された
ｎ型のＧａ＿ｘＡｌ＿１＿−＿ｘＡｓ層であることを特
徴とする特許請求の範囲第（１）項記載の化合物半導体
装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5202485A JPS61210678A (ja) | 1985-03-15 | 1985-03-15 | 化合物半導体装置 |
| CA000504069A CA1256590A (en) | 1985-03-15 | 1986-03-13 | Compound semiconductor device with layers having different lattice constants |
| EP86103425A EP0196517B1 (en) | 1985-03-15 | 1986-03-14 | Compound semiconductor device |
| DE8686103425T DE3672360D1 (de) | 1985-03-15 | 1986-03-14 | Verbindungshalbleiterbauelement. |
| AU54742/86A AU577934B2 (en) | 1985-03-15 | 1986-03-14 | Compound semiconductor device |
| KR1019860001897A KR860007745A (ko) | 1985-03-15 | 1986-03-15 | 화합물 반도체장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5202485A JPS61210678A (ja) | 1985-03-15 | 1985-03-15 | 化合物半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61210678A true JPS61210678A (ja) | 1986-09-18 |
| JPH035059B2 JPH035059B2 (ja) | 1991-01-24 |
Family
ID=12903242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5202485A Granted JPS61210678A (ja) | 1985-03-15 | 1985-03-15 | 化合物半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61210678A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61232669A (ja) * | 1985-04-08 | 1986-10-16 | Nec Corp | 半導体装置 |
| US6291842B1 (en) | 1998-03-12 | 2001-09-18 | Nec Corporation | Field effect transistor |
| US6400850B1 (en) | 1998-04-15 | 2002-06-04 | Nec Corporation | Apparatus and method for scientific visualization |
-
1985
- 1985-03-15 JP JP5202485A patent/JPS61210678A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61232669A (ja) * | 1985-04-08 | 1986-10-16 | Nec Corp | 半導体装置 |
| US6291842B1 (en) | 1998-03-12 | 2001-09-18 | Nec Corporation | Field effect transistor |
| US6400850B1 (en) | 1998-04-15 | 2002-06-04 | Nec Corporation | Apparatus and method for scientific visualization |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH035059B2 (ja) | 1991-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9184266B2 (en) | Transistor having graphene base | |
| Guldner et al. | Two‐dimensional electron gas in a In0. 53Ga0. 47As‐InP heterojunction grown by metalorganic chemical vapor deposition | |
| US7566898B2 (en) | Buffer architecture formed on a semiconductor wafer | |
| US5831296A (en) | Semiconductor device | |
| Win et al. | Metamorphic In0. 3Ga0. 7As/In0. 29Al0. 71As layer on GaAs: A new structure for high performance high electron mobility transistor realization | |
| JP2914049B2 (ja) | ヘテロ接合を有する化合物半導体基板およびそれを用いた電界効果トランジスタ | |
| JPH0354854B2 (ja) | ||
| JPH084138B2 (ja) | 半導体装置 | |
| JP2604377B2 (ja) | 共振トンネル装置 | |
| JPH0312769B2 (ja) | ||
| JPS61210678A (ja) | 化合物半導体装置 | |
| JP3421306B2 (ja) | 化合物半導体装置 | |
| JP2557373B2 (ja) | 化合物半導体装置 | |
| EP0196517B1 (en) | Compound semiconductor device | |
| US8575595B2 (en) | P-type semiconductor devices | |
| JP2703885B2 (ja) | 半導体装置 | |
| JPS61210675A (ja) | 化合物半導体装置 | |
| JP3158467B2 (ja) | ＩｎＡｌＡｓ／ＩｎＧａＡｓヘテロ接合構造電界効果トランジスタ | |
| JPH0468775B2 (ja) | ||
| JPS61268069A (ja) | 半導体装置 | |
| JPH0567056B2 (ja) | ||
| KR900000071B1 (ko) | 전계효과 트랜지스터 | |
| JP2661557B2 (ja) | 電界効果型半導体装置 | |
| JP2740166B2 (ja) | 半導体積層構造 | |
| JP2917530B2 (ja) | 半導体装置 |