JPS61210675A - 化合物半導体装置 - Google Patents
化合物半導体装置Info
- Publication number
- JPS61210675A JPS61210675A JP5202185A JP5202185A JPS61210675A JP S61210675 A JPS61210675 A JP S61210675A JP 5202185 A JP5202185 A JP 5202185A JP 5202185 A JP5202185 A JP 5202185A JP S61210675 A JPS61210675 A JP S61210675A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- lattice
- compound semiconductor
- insb
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 150000001875 compounds Chemical class 0.000 title claims abstract description 37
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 25
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000013078 crystal Substances 0.000 claims description 23
- 230000005684 electric field Effects 0.000 abstract description 15
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical compound [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 abstract description 10
- 230000000694 effects Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 4
- 230000005489 elastic deformation Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 3
- 230000005533 two-dimensional electron gas Effects 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001803 electron scattering Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004969 ion scattering spectroscopy Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
- H01L29/151—Compositional structures
- H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
- H01L29/155—Comprising only semiconductor materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、化合物半導体装置に関する。更に詳しくは、
本発明は、チャラネ21層をなす化合物半導体層を格子
定数の異なる化合物半導体層で挟むことにより、チャン
ネル層をなす化合物半導体層内の格子散乱を減少させて
、高電界印加状態における電子移動度を大きくした化合
物半導体装置に関する。
本発明は、チャラネ21層をなす化合物半導体層を格子
定数の異なる化合物半導体層で挟むことにより、チャン
ネル層をなす化合物半導体層内の格子散乱を減少させて
、高電界印加状態における電子移動度を大きくした化合
物半導体装置に関する。
従来の技術
化合物半導体デバイス、特に電子デバイスの製法として
、薄い一様な層の成長、成分元素組成比の制御の容易さ
からエピタキシャル成長方法が一般的に利用されている
。なかでも、最近特に注目されている技術として、分子
線エピタキシャル成長方法(以下簡単のためにrMBE
成長法」という)が知られている。例えばW、T、Ts
angにより日経エレクトロニクスNo、308.16
3 (1983)において、詳細に説明されている。そ
して、このMBE成長法を用いて作製されたマイクロ波
素子については、たとえば、特開昭59−4085号お
よび特開昭58=147169号公報に記されている。
、薄い一様な層の成長、成分元素組成比の制御の容易さ
からエピタキシャル成長方法が一般的に利用されている
。なかでも、最近特に注目されている技術として、分子
線エピタキシャル成長方法(以下簡単のためにrMBE
成長法」という)が知られている。例えばW、T、Ts
angにより日経エレクトロニクスNo、308.16
3 (1983)において、詳細に説明されている。そ
して、このMBE成長法を用いて作製されたマイクロ波
素子については、たとえば、特開昭59−4085号お
よび特開昭58=147169号公報に記されている。
ここに、そのようなMBE成長法により作製したマイク
ロ波素子の例を第3図に示す。第3図に示す素子は、半
絶縁性GaAsの基板1を有し、その基板1の上には、
バッファ層として機能するGaAs層2が形成され、更
にその上に、チャンネル層をなすアンドープのGaAs
層3が形成されている。そのGaAs層3上には、n
−GaJl +−,IAsのような高い不純物濃度の電
子供給層4が形成され、その中央には、高濃度にp型不
純物を含有し、大きな電子親和力を有する半導体よりな
る層5が設けられ、そして、その層5の上にはゲート電
極6が形成されている。更に、層5を挟む電子供給層4
の表面領域7は合金化され、その上にソース及びドレイ
ンの電極8が形成されている。
ロ波素子の例を第3図に示す。第3図に示す素子は、半
絶縁性GaAsの基板1を有し、その基板1の上には、
バッファ層として機能するGaAs層2が形成され、更
にその上に、チャンネル層をなすアンドープのGaAs
層3が形成されている。そのGaAs層3上には、n
−GaJl +−,IAsのような高い不純物濃度の電
子供給層4が形成され、その中央には、高濃度にp型不
純物を含有し、大きな電子親和力を有する半導体よりな
る層5が設けられ、そして、その層5の上にはゲート電
極6が形成されている。更に、層5を挟む電子供給層4
の表面領域7は合金化され、その上にソース及びドレイ
ンの電極8が形成されている。
このような半導体装置において、ゲート電極6に適当な
バイアス電圧を印加すると、電子供給層4とチャンネル
層3との界面におけるチャンネル層3側に、二次元電子
ガス9が形成される。この結果、不純物イオンの少ない
チャンネル層3内の界面近傍数1OA厚のところを、多
量の電子が流れることになる。従って、電子移動度を制
限する1つの大きな要因である不純物イオン散乱が少な
く、高移動度を実現することができる。
バイアス電圧を印加すると、電子供給層4とチャンネル
層3との界面におけるチャンネル層3側に、二次元電子
ガス9が形成される。この結果、不純物イオンの少ない
チャンネル層3内の界面近傍数1OA厚のところを、多
量の電子が流れることになる。従って、電子移動度を制
限する1つの大きな要因である不純物イオン散乱が少な
く、高移動度を実現することができる。
発明が解決しようとする問題点
しかしながら、このような化合物半導体装置においては
、二次元電子ガスにおける電子移動度の印加電界強度依
存性が極めて大きく、低電界の場合には高移動度を実現
できるが、高電界の場合にはその移動度が著しく低下し
てしまう。このような現象は、例えば、M、 Ino
ue他J、 J、八、P、 22357(1983)に
記述されている。また、その1例を上記したマイクロ波
素子のようなGaAs層 n −GaXA11−>lA
8構造の場合について示すと、第2図の点線の如くなる
。
、二次元電子ガスにおける電子移動度の印加電界強度依
存性が極めて大きく、低電界の場合には高移動度を実現
できるが、高電界の場合にはその移動度が著しく低下し
てしまう。このような現象は、例えば、M、 Ino
ue他J、 J、八、P、 22357(1983)に
記述されている。また、その1例を上記したマイクロ波
素子のようなGaAs層 n −GaXA11−>lA
8構造の場合について示すと、第2図の点線の如くなる
。
このような高電界印加状態における半導体内での電子散
乱機構として、格子散乱が考えられる。
乱機構として、格子散乱が考えられる。
格子散乱とは、電子が高速で結晶中を移動する際に、結
晶を構成する原子の熱振動によって散乱を受ける現象で
ある。そして、電子のエネルギが大きくなると、格子散
乱が激しくなる。従って、電界を大きくして、移動電子
のエネルギが大きくな−ると、却って、電子移動度が低
下する。
晶を構成する原子の熱振動によって散乱を受ける現象で
ある。そして、電子のエネルギが大きくなると、格子散
乱が激しくなる。従って、電界を大きくして、移動電子
のエネルギが大きくな−ると、却って、電子移動度が低
下する。
そこで、本発明は、格子散乱の影響を抑えて、高電界印
加状態においても高い電子移動度を有する化合物半導体
装置を提供せんとするものである。
加状態においても高い電子移動度を有する化合物半導体
装置を提供せんとするものである。
問題点を解決するための手段
そこで、本発明者は、上記目的のために格子散乱の問題
を種々研究した。
を種々研究した。
格子散乱すなわち原子振動による散乱は、第4図に示す
ように、構成原子の種類が同じであれば、原子間隔の大
きい方向(第4図のX方向)の方が、原子間隔の小さい
方向(第4図のY方向)に比べて小さくなることは明白
である。ゆえに、第4図のような結晶構造においては、
電子はY方向よりもX方向に移動し易くなり、電子移動
度に異方性が生じる。
ように、構成原子の種類が同じであれば、原子間隔の大
きい方向(第4図のX方向)の方が、原子間隔の小さい
方向(第4図のY方向)に比べて小さくなることは明白
である。ゆえに、第4図のような結晶構造においては、
電子はY方向よりもX方向に移動し易くなり、電子移動
度に異方性が生じる。
更に、第5図に示すように、立方晶の結晶(第5図(a
))が弾性変形を受けることにより正方晶結晶(第5図
Q)))になった場合、ポアソンの関係で従来より良く
知られているように、正方晶結晶の格子定数a1とa2
1訳弾性変形前の立方晶結晶の格子定数aに対してa
l> a z a 2 < aの関係にある。
))が弾性変形を受けることにより正方晶結晶(第5図
Q)))になった場合、ポアソンの関係で従来より良く
知られているように、正方晶結晶の格子定数a1とa2
1訳弾性変形前の立方晶結晶の格子定数aに対してa
l> a z a 2 < aの関係にある。
ゆえに、第5図ら)の正方晶結晶において、X方向に移
動する電子は、弾性変形する前の立方晶結晶内の電子に
比べて、格子散乱を受けにくい。従って、正方晶結晶内
のX方向の電子移動度は、弾性変形前の立方晶結晶内の
電子移動度に比べて高くなることが明白である。
動する電子は、弾性変形する前の立方晶結晶内の電子に
比べて、格子散乱を受けにくい。従って、正方晶結晶内
のX方向の電子移動度は、弾性変形前の立方晶結晶内の
電子移動度に比べて高くなることが明白である。
しかし、従来の化合物半導体装置においては、各層を構
成する化合物半導体層を如何にして格子整合させるかに
多大な努力を重ねてきた。そのため、現在、格子定数が
ほとんど同じ化合物半導体薄膜を多層形成することがで
き、現在の化合物半導体装置は、そのように格子定数が
ほとんど同じ化合物半導体層で構成されている。そのた
め、チャンネル層をなす化合物半導体層では、その本来
の結晶格子の大きさにより格子散乱が自ずと決ってしま
い、格子散乱の問題を解消または抑えることはできなか
った。
成する化合物半導体層を如何にして格子整合させるかに
多大な努力を重ねてきた。そのため、現在、格子定数が
ほとんど同じ化合物半導体薄膜を多層形成することがで
き、現在の化合物半導体装置は、そのように格子定数が
ほとんど同じ化合物半導体層で構成されている。そのた
め、チャンネル層をなす化合物半導体層では、その本来
の結晶格子の大きさにより格子散乱が自ずと決ってしま
い、格子散乱の問題を解消または抑えることはできなか
った。
一方、MBE成長法または有機金属気相成長法などを用
いると、格子定数の異なる化合物半導体薄膜を、その薄
膜内に転位などの欠陥を導入することなく、エピタキシ
ャル成長させることが可能である(M、 J、 Lud
owise他、A、P、L、42 (1983) 4
B?またはG、 Cl0sbourn他、^、P、L、
41 (1982) 172 ”)。
いると、格子定数の異なる化合物半導体薄膜を、その薄
膜内に転位などの欠陥を導入することなく、エピタキシ
ャル成長させることが可能である(M、 J、 Lud
owise他、A、P、L、42 (1983) 4
B?またはG、 Cl0sbourn他、^、P、L、
41 (1982) 172 ”)。
また、格子定数の異なる化合物半導体を、転位などの欠
陥が入らない程度に薄くエピタキシャル成長させた場合
、その界面近傍では弾性歪みにより結晶格子が正方晶変
形していることが、J、 八、 P。
陥が入らない程度に薄くエピタキシャル成長させた場合
、その界面近傍では弾性歪みにより結晶格子が正方晶変
形していることが、J、 八、 P。
45、 No、 9 、 (1974) 3789
などに記述されている。
などに記述されている。
そこで、このような界面近傍のみの弾性歪みに基く結晶
格子の正方晶変形を化合物半導体装置のチャンネル層に
応用することによって、高電界印加状態での電子の移動
度を大きくするような半導体装置が実現可能である。
格子の正方晶変形を化合物半導体装置のチャンネル層に
応用することによって、高電界印加状態での電子の移動
度を大きくするような半導体装置が実現可能である。
本発明は、かかる知見に基づく研究の結果なされたもの
である。すなわち、本発明によるならば、基板と、該基
板上に形成された高抵抗GaAsの第1の層と、該第1
の層上に形成されたInSbからなり且つチャンネル層
として機能する第2の層と、該第2の層上に一導電型の
Ga、へII−XへSで形成された第3の層とを具備し
、前記第2の層の化合物半導体は、前記第1及び第3の
層の化合物半導体の格子定数より大きい格子定数を有し
ていることを特徴とする化合物半導体装置が提供される
。
である。すなわち、本発明によるならば、基板と、該基
板上に形成された高抵抗GaAsの第1の層と、該第1
の層上に形成されたInSbからなり且つチャンネル層
として機能する第2の層と、該第2の層上に一導電型の
Ga、へII−XへSで形成された第3の層とを具備し
、前記第2の層の化合物半導体は、前記第1及び第3の
層の化合物半導体の格子定数より大きい格子定数を有し
ていることを特徴とする化合物半導体装置が提供される
。
弁組
以上のような化合物半導体装置においては、In5bは
、GaAsやGa八へAsに比較して著しく格子定数が
大きい。そのため、第1と第3の層により第2の層内の
結晶格子に大きな弾性歪みが生じ、第2の層の化合物半
導体の立方晶格子が、その弾性歪みにより正方晶格子に
変形させられる。そのため、第5図(b)に示す格子配
列図を参照して説明するならば、第2の層と第3の層と
の界面に垂直なY方向に沿った格子間隔が、平行なX方
向に沿った格子間隔より大きくなる。その結果、第2の
層内における電子移動度が、第2の層と第3の層との界
面に垂直なY方向に比べて、平行なX方向の方が高くな
り、第2の層と第3の層との界面に平行な方向に第2の
層内を電子が移動する場合の格子散乱の影響を減少する
ことができる。従って、高電界印加状態における電子移
動度を従来の化合物半導体装置に仕較して高く維持する
ことができる。
、GaAsやGa八へAsに比較して著しく格子定数が
大きい。そのため、第1と第3の層により第2の層内の
結晶格子に大きな弾性歪みが生じ、第2の層の化合物半
導体の立方晶格子が、その弾性歪みにより正方晶格子に
変形させられる。そのため、第5図(b)に示す格子配
列図を参照して説明するならば、第2の層と第3の層と
の界面に垂直なY方向に沿った格子間隔が、平行なX方
向に沿った格子間隔より大きくなる。その結果、第2の
層内における電子移動度が、第2の層と第3の層との界
面に垂直なY方向に比べて、平行なX方向の方が高くな
り、第2の層と第3の層との界面に平行な方向に第2の
層内を電子が移動する場合の格子散乱の影響を減少する
ことができる。従って、高電界印加状態における電子移
動度を従来の化合物半導体装置に仕較して高く維持する
ことができる。
実施例
以下に図面を参照して本発明について詳細に説明する。
第1図は、本発明による化合物半導体装置の実施例を図
解した断面図である。なお、第1図は、本発明を電界効
果トランジスタ(以下FETと略す)として実施した例
を示している。
解した断面図である。なお、第1図は、本発明を電界効
果トランジスタ(以下FETと略す)として実施した例
を示している。
第1図に示すFETは、半絶縁性GaAs基板lO上に
、MBE成長法を用いて形成された高抵抗のGa八へエ
ピタキシャル層11 (キャリア密度Nは3 X10口
cm−3)を有している。そして、その高抵抗GaAs
層11上には、MBE成長法により、InSbエピタキ
シャル層12 (N= 5 Xl[115cm−3)が
約200人の厚さに形成されている。更に、そのInS
bnSb主12上ノンドープでn〜型のGao、 7八
1゜、 3ASのスペーサ層13が、同様にMBE成長
法により、約50人の厚さに形成され、最後にS1ドー
プのGao7八1゜3AS層14(N= 1 xlQI
7〜l xlQ”cm−3)が、MBE成長法により形
成されている。
、MBE成長法を用いて形成された高抵抗のGa八へエ
ピタキシャル層11 (キャリア密度Nは3 X10口
cm−3)を有している。そして、その高抵抗GaAs
層11上には、MBE成長法により、InSbエピタキ
シャル層12 (N= 5 Xl[115cm−3)が
約200人の厚さに形成されている。更に、そのInS
bnSb主12上ノンドープでn〜型のGao、 7八
1゜、 3ASのスペーサ層13が、同様にMBE成長
法により、約50人の厚さに形成され、最後にS1ドー
プのGao7八1゜3AS層14(N= 1 xlQI
7〜l xlQ”cm−3)が、MBE成長法により形
成されている。
MBE成長した試料の最表面には、AnGeN i合金
を用いて、Gao、 ’IAI。、 aASA3層表4
間にオーミック接合を形成するようにソース電極15な
らびにドレイン電極16が設けられている。またへ1金
属を用いてGao−7八l。、 3 A s N 14
との間にショットキー接合を形成するようにゲート電極
17が設けられている。
を用いて、Gao、 ’IAI。、 aASA3層表4
間にオーミック接合を形成するようにソース電極15な
らびにドレイン電極16が設けられている。またへ1金
属を用いてGao−7八l。、 3 A s N 14
との間にショットキー接合を形成するようにゲート電極
17が設けられている。
以上のようなFETの構造において、格子定数(よ、I
nSbが6.479 Aで、GaAsが5.654人で
、八IAsが5.662 Aである。従って、InSb
層12は、格子定数がGaAsやGa、、AI+−Js
(GaAsとAI八へとが共存する)(こ比べて著しく
大きい。そのため、GaつAL−Js層とInSb層の
界面近傍において、InSbは、立方晶格子を、弾性歪
みにより正方晶に変形させられている。
nSbが6.479 Aで、GaAsが5.654人で
、八IAsが5.662 Aである。従って、InSb
層12は、格子定数がGaAsやGa、、AI+−Js
(GaAsとAI八へとが共存する)(こ比べて著しく
大きい。そのため、GaつAL−Js層とInSb層の
界面近傍において、InSbは、立方晶格子を、弾性歪
みにより正方晶に変形させられている。
そして、このようなFET構造において、ゲート電極に
加える電圧を制御することにより、最上層のGao、
7^I11.3AS層14を完全に空乏化することがで
き、また、GaAs基板10ならびにGFiA’sエピ
タキシャル層11は高抵抗であることから、InSb層
12のみをチャンネル層としたFETが得られた。
加える電圧を制御することにより、最上層のGao、
7^I11.3AS層14を完全に空乏化することがで
き、また、GaAs基板10ならびにGFiA’sエピ
タキシャル層11は高抵抗であることから、InSb層
12のみをチャンネル層としたFETが得られた。
さらに、第1図に示したような断面構造を有するエビク
キシャル試料について、その電子移動度の印加電界強度
依存性を調べたところ、第2図の実線のようであった。
キシャル試料について、その電子移動度の印加電界強度
依存性を調べたところ、第2図の実線のようであった。
第2図において実線と点線とを比較することにより、本
発明による化合物半導体装置は、高電界領域での電子移
動度が従来のものに比べて約6倍増大していることが分
かるであろう。
発明による化合物半導体装置は、高電界領域での電子移
動度が従来のものに比べて約6倍増大していることが分
かるであろう。
なお、上記実施例と同様な構成で、InSbエピタキシ
ャル層の厚さを約20人から約20OAの間で変えたと
ころ、同様な結果が得られた。
ャル層の厚さを約20人から約20OAの間で変えたと
ころ、同様な結果が得られた。
発明の効果
本発明の化合物半導体装置によれば、チャンネル層をな
すInSbの格子定数は、そのチャンネル層を挟んでい
るGaAs層及びGaAlAs層の格子定数より著しく
大きい。そのため、チャンネル層のInSbに弾性変形
が生じ、結晶構造が立方晶から正方晶に変わり、InS
b層においてその隣接層との界面に平行な方向に電子が
移動する際の格子散乱が減少し、界面に垂直な方向に比
べて平行な方向の電子移動度が高くなされている。従っ
て、従来の化合物半導体装置に比較して、高電界印加状
態での電子移動度が6倍と速く、高動作範囲において安
定した高速性を有する半導体装置が実現できる。
すInSbの格子定数は、そのチャンネル層を挟んでい
るGaAs層及びGaAlAs層の格子定数より著しく
大きい。そのため、チャンネル層のInSbに弾性変形
が生じ、結晶構造が立方晶から正方晶に変わり、InS
b層においてその隣接層との界面に平行な方向に電子が
移動する際の格子散乱が減少し、界面に垂直な方向に比
べて平行な方向の電子移動度が高くなされている。従っ
て、従来の化合物半導体装置に比較して、高電界印加状
態での電子移動度が6倍と速く、高動作範囲において安
定した高速性を有する半導体装置が実現できる。
第1図は、本発明による化合物半導体装置を実施したF
ETの概略断面図、 第2図は、本発明による化合物半導体装置と従来の化合
物半導体装置における電子移動度の印加電界強度依存性
の測定結果を示すグラフ、第3図は、従来の高電子移動
度F、 E Tの概略断面図、 第4図は、原子振動による散乱の度合いの異方性を説明
するための図、 第5図(a)は、立方晶結晶の概略図、第5図(b)は
正方晶結晶の概略図である。 〔主な参照番号〕 1.10・・半絶縁性GaAs基板、 2・・GaAsバッファ層、 3・・Ga八へチャンネル層、 4・・電子供給層、 6・・ゲート電極、 7・・合金化領域、 8・・ソース電極、ドレイン電極、 9・・二次元電子ガス、 11・・高抵抗エピタキシャルGaAs層、12・・エ
ピタキシャルInSb層、 13・・ノンドープn−型Gao、 7八]o、+As
スペーサ層、14・・SiドープGao、 Jlo、
3AS層、15・・ソース電極、 16・・ドレイン電極、 17・・ゲート電極
ETの概略断面図、 第2図は、本発明による化合物半導体装置と従来の化合
物半導体装置における電子移動度の印加電界強度依存性
の測定結果を示すグラフ、第3図は、従来の高電子移動
度F、 E Tの概略断面図、 第4図は、原子振動による散乱の度合いの異方性を説明
するための図、 第5図(a)は、立方晶結晶の概略図、第5図(b)は
正方晶結晶の概略図である。 〔主な参照番号〕 1.10・・半絶縁性GaAs基板、 2・・GaAsバッファ層、 3・・Ga八へチャンネル層、 4・・電子供給層、 6・・ゲート電極、 7・・合金化領域、 8・・ソース電極、ドレイン電極、 9・・二次元電子ガス、 11・・高抵抗エピタキシャルGaAs層、12・・エ
ピタキシャルInSb層、 13・・ノンドープn−型Gao、 7八]o、+As
スペーサ層、14・・SiドープGao、 Jlo、
3AS層、15・・ソース電極、 16・・ドレイン電極、 17・・ゲート電極
Claims (2)
- (1)基板と、該基板上に形成された高抵抗GaAsの
第1の層と、該第1の層上に形成されたInSbからな
り且つチャンネル層として機能する第2の層と、該第2
の層上に一導電型のGa_xAl_1_−_xAsで形
成された第3の層とを具備し、前記第2の層の化合物半
導体は、前記第1及び第3の層の化合物半導体の格子定
数より大きい格子定数を有しており、前記第1と第3の
層により前記第2の層内の結晶格子に弾性歪みが生じ、
前記第2の層内における電子移動度が、該第2の層と前
記第3の層との界面に垂直な方向に比べて、平行な方向
が高くなるようしたことを特徴とする化合物半導体装置
。 - (2)前記基板は、半絶縁性GaAsで形成され、前記
第1の層は、前記基板上にエピタキシャル成長されて形
成されており、前記第2の層は、第1の層上に20〜2
00Åの厚さにエピタキシャル成長されており、第3の
層は、n型であることを特徴とする特許請求の範囲第(
1)項記載の化合物半導体装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5202185A JPS61210675A (ja) | 1985-03-15 | 1985-03-15 | 化合物半導体装置 |
CA000504069A CA1256590A (en) | 1985-03-15 | 1986-03-13 | Compound semiconductor device with layers having different lattice constants |
EP86103425A EP0196517B1 (en) | 1985-03-15 | 1986-03-14 | Compound semiconductor device |
DE8686103425T DE3672360D1 (de) | 1985-03-15 | 1986-03-14 | Verbindungshalbleiterbauelement. |
AU54742/86A AU577934B2 (en) | 1985-03-15 | 1986-03-14 | Compound semiconductor device |
KR1019860001897A KR860007745A (ko) | 1985-03-15 | 1986-03-15 | 화합물 반도체장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5202185A JPS61210675A (ja) | 1985-03-15 | 1985-03-15 | 化合物半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61210675A true JPS61210675A (ja) | 1986-09-18 |
Family
ID=12903156
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5202185A Pending JPS61210675A (ja) | 1985-03-15 | 1985-03-15 | 化合物半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61210675A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01125918A (ja) * | 1987-11-11 | 1989-05-18 | Sony Corp | 半導体基板 |
-
1985
- 1985-03-15 JP JP5202185A patent/JPS61210675A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01125918A (ja) * | 1987-11-11 | 1989-05-18 | Sony Corp | 半導体基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11031399B2 (en) | Semiconductor device and manufacturing method of the same | |
US7566898B2 (en) | Buffer architecture formed on a semiconductor wafer | |
Studtmann et al. | Pseudomorphic ZnSe/n‐GaAs doped‐channel field‐effect transistors by interrupted molecular beam epitaxy | |
JPH024140B2 (ja) | ||
JP2914049B2 (ja) | ヘテロ接合を有する化合物半導体基板およびそれを用いた電界効果トランジスタ | |
JPH0354854B2 (ja) | ||
JPH0312769B2 (ja) | ||
JPS61210675A (ja) | 化合物半導体装置 | |
JPS61210678A (ja) | 化合物半導体装置 | |
JP2557373B2 (ja) | 化合物半導体装置 | |
CA1256590A (en) | Compound semiconductor device with layers having different lattice constants | |
JP2703885B2 (ja) | 半導体装置 | |
JPH0355978B2 (ja) | ||
JPH0468775B2 (ja) | ||
JPS62298181A (ja) | 半導体装置 | |
Gossard | Two-dimensional electron gas systems at semiconductor interfaces | |
JP2658898B2 (ja) | 電界効果トランジスタ | |
KR900000071B1 (ko) | 전계효과 트랜지스터 | |
JPS62266874A (ja) | 半導体装置 | |
CN114899231A (zh) | 增强型高电子迁移率晶体管功率器件及其制备方法 | |
JP3156252B2 (ja) | 電界効果トランジスタ | |
JP3423812B2 (ja) | Hemt素子およびその製造方法 | |
JP2917530B2 (ja) | 半導体装置 | |
JPH0354853B2 (ja) | ||
JPH01205471A (ja) | 半導体装置 |