JPS6118157A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6118157A JPS6118157A JP13717584A JP13717584A JPS6118157A JP S6118157 A JPS6118157 A JP S6118157A JP 13717584 A JP13717584 A JP 13717584A JP 13717584 A JP13717584 A JP 13717584A JP S6118157 A JPS6118157 A JP S6118157A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- bonding
- substrate
- sealing substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野］
本発明は、半導体装置に係り、特に、複数の半導体ペレ
ット（以下、チップという）を塔載した塔載用基板を、
封止用基板と封止用キャップとで封止してなる半導体装
置に適用して有効な技術に関するものである。
ット（以下、チップという）を塔載した塔載用基板を、
封止用基板と封止用キャップとで封止してなる半導体装
置に適用して有効な技術に関するものである。
［背景技術］
半導体装置の実装法の一つに、高密度実装化を図るため
に、複数個のチップを半田電極を介して塔載用基板に塔
載し、封止用基板と封止用キャップとで封止してなる構
成が知られている（例えば。
に、複数個のチップを半田電極を介して塔載用基板に塔
載し、封止用基板と封止用キャップとで封止してなる構
成が知られている（例えば。
特開昭５４−７３５６４号公報参照）。塔載用基板は、
ＩＣの動作による熱応力ひずみを緩和するために同一材
料の単結晶シリコンによって形成されている。
ＩＣの動作による熱応力ひずみを緩和するために同一材
料の単結晶シリコンによって形成されている。
本発明者等は先に、前記塔載用基板を固着する封止用基
板（パッケージのベース）として、熱応力ひずみの緩和
と熱放出効果に優れている少量ベリリウムを含む炭化シ
リコン焼結体からなる基板を用いることを提案した。
板（パッケージのベース）として、熱応力ひずみの緩和
と熱放出効果に優れている少量ベリリウムを含む炭化シ
リコン焼結体からなる基板を用いることを提案した。
そして１本発明者はさらに、上述の技術において、塔載
用基板を封止用基板に固着する手段として、それぞれの
接合面に設けられたチップの発生する熱を効率よく放出
できる金層と、該両者の金層を半田電極よりも低融点を
有する金とスズとの合金層とを用いることを検討した。
用基板を封止用基板に固着する手段として、それぞれの
接合面に設けられたチップの発生する熱を効率よく放出
できる金層と、該両者の金層を半田電極よりも低融点を
有する金とスズとの合金層とを用いることを検討した。
その検討の結果、本発明者は、以下の述べる問題点を見
い出した。
い出した。
（１）超音波振動を用い前記合金層で両者の金層を接着
する際に、塔載用基板、封止用基板と金層との被着性が
悪く剥離を生じるので、チップが発生する熱を効率よく
封止用基板に伝達することができない。
する際に、塔載用基板、封止用基板と金層との被着性が
悪く剥離を生じるので、チップが発生する熱を効率よく
封止用基板に伝達することができない。
（２）金層と合金層とに比べて塔載用基板、封止用基板
と金層との被着性が悪いので剥離を生じ、かつ、塔載用
基板、封止用基板と合金層との熱膨張率が異なるので、
前記剥離部からクラックを生じる。
と金層との被着性が悪いので剥離を生じ、かつ、塔載用
基板、封止用基板と合金層との熱膨張率が異なるので、
前記剥離部からクラックを生じる。
（３）前記（１）及び（２）のために、半導体装置の電
気的信頼性等の低下を生じる。
気的信頼性等の低下を生じる。
［発明の目的コ
本発明の目的は、半導体装置の電気的信頼性を向上する
ことが可能な技術手段を提供することにある。
ことが可能な技術手段を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
明細書の記述及び添付図面によって明らかになるであろ
う。
［発明の概要］
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりでちる。
要を簡単に説明すれば、下記のとおりでちる。
すなわち、塔載用基板と封止用基板との接合面に、それ
ぞれとの被着性が良好で、かつ、熱伝導が良好な接着用
金属層を設け、該両者を半田電極よりも低融点を有し、
かつ、前記基板との熱膨張率差が小さい接着用金属層で
接合することによって、チップが発生する熱を効率よく
封止用基板に伝達することができ、かつ、剥離によるク
ラックを生じることがなくなるので、半導体装置の電気
的信頼性を向上することができる。
ぞれとの被着性が良好で、かつ、熱伝導が良好な接着用
金属層を設け、該両者を半田電極よりも低融点を有し、
かつ、前記基板との熱膨張率差が小さい接着用金属層で
接合することによって、チップが発生する熱を効率よく
封止用基板に伝達することができ、かつ、剥離によるク
ラックを生じることがなくなるので、半導体装置の電気
的信頼性を向上することができる。
以下、本発明の構成について、実施例とともに説明する
。
。
［実施例］
第１図は、本発明の実施例の構造を説明するための半導
体装置の平面図、第２図は、第１図の■−■切断線にお
ける断面図、第３図は、第２図の要部を示す断面図であ
る。第１図は、その図面を見易くするために、塔載用基
板上部に設けられる導電層、絶縁膜及び封止用キャップ
は図示しない。
体装置の平面図、第２図は、第１図の■−■切断線にお
ける断面図、第３図は、第２図の要部を示す断面図であ
る。第１図は、その図面を見易くするために、塔載用基
板上部に設けられる導電層、絶縁膜及び封止用キャップ
は図示しない。
なお、実施例の全回において、同一機能を有するものは
同一符号を付け、そのくり返しの説明は省略する。
同一符号を付け、そのくり返しの説明は省略する。
第１図乃至第３図において、１は特開昭５７−２５９１
号に示されている０、１〜３．５［重量％］のベリリウ
ムを含む炭化シリコン焼結体からなる封止用基板であり
、塔載用基板を配置し封止するためのものである。
号に示されている０、１〜３．５［重量％］のベリリウ
ムを含む炭化シリコン焼結体からなる封止用基板であり
、塔載用基板を配置し封止するためのものである。
２は封止用基板１周辺部に設けられたガラス等からなる
絶縁性接着剤、３は絶縁性接着剤２を介して複数本設け
られたリードである。リード３の外部リード３Ａは、耐
腐蝕性を向上するために、半田メッキが施されている。
絶縁性接着剤、３は絶縁性接着剤２を介して複数本設け
られたリードである。リード３の外部リード３Ａは、耐
腐蝕性を向上するために、半田メッキが施されている。
４は接着用金属層５を介して封止用基板ｌに設けられた
単結晶シリコンからなる塔載用基板であり、半田電極６
を介して複数のチップ７を塔載し、半導体装置の実装密
度を向上するためのものである。
単結晶シリコンからなる塔載用基板であり、半田電極６
を介して複数のチップ７を塔載し、半導体装置の実装密
度を向上するためのものである。
接着用金属層５は、封止用基板１．塔載用基板４の接合
面に設けられたそれぞれとの被着性が良好でかつ熱伝導
が良好な接着用金属層５Ａ、５Ｅと、これに被着してそ
れぞれ設けられた接着用金属層５Ａ、５Ｅとの被着性が
良好でかつ熱伝導が良好な接着用金属層５Ｂ、５Ｄと、
それらと接合して設けられた接着用金属層５Ｂ、５Ｄと
の被着性が良好でかつ熱伝導が良好な接着用金属層５Ｃ
とによって構成されている。
面に設けられたそれぞれとの被着性が良好でかつ熱伝導
が良好な接着用金属層５Ａ、５Ｅと、これに被着してそ
れぞれ設けられた接着用金属層５Ａ、５Ｅとの被着性が
良好でかつ熱伝導が良好な接着用金属層５Ｂ、５Ｄと、
それらと接合して設けられた接着用金属層５Ｂ、５Ｄと
の被着性が良好でかつ熱伝導が良好な接着用金属層５Ｃ
とによって構成されている。
接着用金属層５Ｃとしては、超音波振動によって封止用
基板１と塔載用基板４とを接合する工程すなわち接着用
金属層５Ｂ、５Ｄとの接合に際し、半田電極６が不要に
融解するのを防止するために、低融点の材料が用いられ
ている。さらに、接着用金属層５Ｃは、封止用基板１．
塔載用基板４との熱膨張率差が小さｔｌもので構成され
ている。
基板１と塔載用基板４とを接合する工程すなわち接着用
金属層５Ｂ、５Ｄとの接合に際し、半田電極６が不要に
融解するのを防止するために、低融点の材料が用いられ
ている。さらに、接着用金属層５Ｃは、封止用基板１．
塔載用基板４との熱膨張率差が小さｔｌもので構成され
ている。
また、半田電極６は、塔載用基板４側に設けられる半田
電極６Ａと、チップ７側Ｉ；設けられる半田電極６Ｂと
によって構成されている。
電極６Ａと、チップ７側Ｉ；設けられる半田電極６Ｂと
によって構成されている。
８は塔載用基板４周辺部に設けられた外部端子、９は外
部端子８とリード３とを電気的に接続するボンディング
ワイヤである。
部端子８とリード３とを電気的に接続するボンディング
ワイヤである。
１１は絶縁性接着剤１０を介してリード３上部を覆うよ
うに設けられた封止壁、１３は絶縁性接着剤１２を介し
て設けられた封止用キャップである。キャップ１３は、
放熱性の良いアルミニウム又は封止用基板１と同一材料
からなる。
うに設けられた封止壁、１３は絶縁性接着剤１２を介し
て設けられた封止用キャップである。キャップ１３は、
放熱性の良いアルミニウム又は封止用基板１と同一材料
からなる。
次に、本実施例の製造方法について説明する。
第４図乃至第８図は１本発明の実施例の製造方法を説明
するための図であり、第４図は、所定の製造工程におけ
る塔載用基板の要部断面図、第５図乃至第８図は、各製
造工程における半導体装置の断面図である。
するための図であり、第４図は、所定の製造工程におけ
る塔載用基板の要部断面図、第５図乃至第８図は、各製
造工程における半導体装置の断面図である。
まず、塔載用基板４の接合面に、接着用金属層５Ｅ、５
Ｄを順次積層する。この後、第４図に示すよう、に、半
田電極６を介して、塔載用基板４に複数のチップ７を塔
載する。
Ｄを順次積層する。この後、第４図に示すよう、に、半
田電極６を介して、塔載用基板４に複数のチップ７を塔
載する。
第４図に示す工程と併せて、塔載用基板４を配置する封
止用基板、１の接合面に、接着用金属層５Ａ、５Ｂを順
次積層する。この後、封止用基板１の周辺部に絶縁性接
着剤２を介してリード形成部材３Ｂを形成し、第５図に
示すように、絶縁性接着剤１０を介して封止壁１１を形
成する。
止用基板、１の接合面に、接着用金属層５Ａ、５Ｂを順
次積層する。この後、封止用基板１の周辺部に絶縁性接
着剤２を介してリード形成部材３Ｂを形成し、第５図に
示すように、絶縁性接着剤１０を介して封止壁１１を形
成する。
接着用金属層５Ａ、５Ｅは、例えば、チタン。
タングステン等の高融点金属層で形成し、その膜厚を２
０００〜３０００ ［オンゲス・トローム（以下、［Ａ
コという）］程度にすればよい。
０００〜３０００ ［オンゲス・トローム（以下、［Ａ
コという）］程度にすればよい。
接着用金属層５Ｂ、５Ｄは、例えば、アルミニウム層で
形成し、接着用金属層５Ｂはその膜厚を１〜２［μｍ］
程度、接着用金属層５Ｄはその膜厚を４０００〜５００
（ＤＡ］程度にすればよい。
形成し、接着用金属層５Ｂはその膜厚を１〜２［μｍ］
程度、接着用金属層５Ｄはその膜厚を４０００〜５００
（ＤＡ］程度にすればよい。
第４図及び第５図に示す工程の後に、第６図に示すよう
に、接着用金属層５ｃを介して塔載用基板４を封止用基
板ｌに配置する。接着用金属層５Ｃは、半田電極６より
も低融点（３５０［”Ｃ］程度以下）となるように、例
えば、アルミニウムとスズとの合金層で形成し、その膜
厚を５０［μｍ］程度で形成すればよい。そして、接着
用金属層５ｃは、接着用金属層５Ｂ、５Ｄと、超音波振
動によるスクラブ技術により被着すればよい。
に、接着用金属層５ｃを介して塔載用基板４を封止用基
板ｌに配置する。接着用金属層５Ｃは、半田電極６より
も低融点（３５０［”Ｃ］程度以下）となるように、例
えば、アルミニウムとスズとの合金層で形成し、その膜
厚を５０［μｍ］程度で形成すればよい。そして、接着
用金属層５ｃは、接着用金属層５Ｂ、５Ｄと、超音波振
動によるスクラブ技術により被着すればよい。
第６図に示す工程の後に、外部端子８とリード３とを電
気的に接続するボンディングワイヤ９を形成する。そし
て、第７図に示すように、絶縁性接着剤１２を介して封
止用キャップ１３を形成する。
気的に接続するボンディングワイヤ９を形成する。そし
て、第７図に示すように、絶縁性接着剤１２を介して封
止用キャップ１３を形成する。
第７図に示す工程の後に、リード形成部材３Ｂを成形し
てリード８を形成し、第８図に示すように、外部のリー
ド３に半田′メッキを施すことにょす、外部リード３Ａ
を形成する。
てリード８を形成し、第８図に示すように、外部のリー
ド３に半田′メッキを施すことにょす、外部リード３Ａ
を形成する。
これら一連の製造工程により、本実施例の半導体装置は
完成する。
完成する。
［効果］
以上説明したように、本願において開示された新規な技
術手段によれば、以下に述べるような効果を得ることが
できる。
術手段によれば、以下に述べるような効果を得ることが
できる。
（１）塔載用基板ど封止用基板との接合面に、それぞれ
との被着性が良好で、かつ、熱伝導が良好な接着用金属
層を設け、該両省を半田電極よりも低融点を有し、かつ
、前記基板との熱膨張率差が小さい接着用金属層で接合
することによって、塔載用基板、封止用基板と接着用金
属層との剥離を生じることがないので、チップが発生す
る熱を効率よく封止用基板に伝達することができる。
との被着性が良好で、かつ、熱伝導が良好な接着用金属
層を設け、該両省を半田電極よりも低融点を有し、かつ
、前記基板との熱膨張率差が小さい接着用金属層で接合
することによって、塔載用基板、封止用基板と接着用金
属層との剥離を生じることがないので、チップが発生す
る熱を効率よく封止用基板に伝達することができる。
（２）前記（１）により、塔載用基板、封止用基板と接
着用金属層との剥離を生じることがないので、前記基板
のクラックの発生を防止することができる。
着用金属層との剥離を生じることがないので、前記基板
のクラックの発生を防止することができる。
（３）前記（１）及び（２）により、半導体装置の電気
的信頼性を向上することができる。
的信頼性を向上することができる。
以上、本発明者によってなされた発明を実施例にもとす
き具体的に説明したが、本発明は、前記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲において
１種々変形し得ることは勿論である。
き具体的に説明したが、本発明は、前記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲において
１種々変形し得ることは勿論である。
例えば、前記実施例は、本発明を複数個のチップを塔載
した塔載用基板を封止してなる半導体装置に適用した例
について説明したが、１つのチップを塔載した塔載用基
板を封止してなる半導体装置に適用してもよい。
した塔載用基板を封止してなる半導体装置に適用した例
について説明したが、１つのチップを塔載した塔載用基
板を封止してなる半導体装置に適用してもよい。
第１図は、本発明の実施例の構造を説明するための半導
体装置の平面図、 第２図は、第１図の■−■切断線における断面図、 第３図は、第２図の要部を示す断面図、第４図乃至第８
図は、本発明の製造方法を説明するための図であり、 第４図は、所定の製造工程における塔載用基板の要部断
面図、 第５図乃至第８図は、各製造工程における半導体装置の
断面図である。 図中、１・・・封止用基板、２，１０．１２・・・絶縁
性接着剤、３・・・リード、３Ａ・・・外部リード、３
Ｂ・・・リード形成部材、４・・・塔載用基板、５，５
Ａ。 ５Ｂ、５Ｃ，５Ｄ、５Ｅ・・・接着用金属層、６，６Ａ
、６Ｂ・・・半田電極、７・・・チップ、８・・・外部
端子、９・・・ボンディングワイヤ、１１・・・封止壁
、１３・・・封止用キャップである。 第 １ 図 第 ２ 図 第 ３ 図 第 ４ ＠
体装置の平面図、 第２図は、第１図の■−■切断線における断面図、 第３図は、第２図の要部を示す断面図、第４図乃至第８
図は、本発明の製造方法を説明するための図であり、 第４図は、所定の製造工程における塔載用基板の要部断
面図、 第５図乃至第８図は、各製造工程における半導体装置の
断面図である。 図中、１・・・封止用基板、２，１０．１２・・・絶縁
性接着剤、３・・・リード、３Ａ・・・外部リード、３
Ｂ・・・リード形成部材、４・・・塔載用基板、５，５
Ａ。 ５Ｂ、５Ｃ，５Ｄ、５Ｅ・・・接着用金属層、６，６Ａ
、６Ｂ・・・半田電極、７・・・チップ、８・・・外部
端子、９・・・ボンディングワイヤ、１１・・・封止壁
、１３・・・封止用キャップである。 第 １ 図 第 ２ 図 第 ３ 図 第 ４ ＠
Claims (1)
- 【特許請求の範囲】 １、複数個の半導体集積回路装置を接着用第１金属層に
よって搭載した搭載用基板を、封止用基板と封止用キャ
ップとで封止してなる半導体装置であって、前記塔載用
基板と封止用基板との接合面に、それぞれとの被着性が
良好で、かつ、熱伝導が良好な接着用第２金属層を設け
、該両者を前記接着用第１金属層よりも低融点を有し、
かつ、前記基板との熱膨張率差が小さい接着用第３金属
層で接合したことを特徴とする半導体装置。 ２、前記接着用第１金属層は、半田によって形成され、
前記接着用第２金属層は、塔載用基板と封止用基板との
それぞれの接合面に被着して設けられた高融点金属層と
、該高融点金属層上部に被着して設けられたアルミニウ
ム層とによって形成され、前記接着用第３金属層は、そ
れぞれの第２の金属層に被着して設けられたアルミニウ
ムとスズとの合金層によって形成されてなることを特徴
とする特許請求の範囲第１項記載の半導体装置。 ３、前記接着用第２金属層の高融点金属層は、チタン、
タングステン等からなっていることを特徴とする特許請
求の範囲第２項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13717584A JPS6118157A (ja) | 1984-07-04 | 1984-07-04 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13717584A JPS6118157A (ja) | 1984-07-04 | 1984-07-04 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6118157A true JPS6118157A (ja) | 1986-01-27 |
| JPH0525182B2 JPH0525182B2 (ja) | 1993-04-12 |
Family
ID=15192564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13717584A Granted JPS6118157A (ja) | 1984-07-04 | 1984-07-04 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6118157A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0732867A (ja) * | 1993-07-19 | 1995-02-03 | Showa Alum Corp | 熱交換器 |
| JPH07190668A (ja) * | 1993-12-28 | 1995-07-28 | Showa Alum Corp | 熱交換器 |
-
1984
- 1984-07-04 JP JP13717584A patent/JPS6118157A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0525182B2 (ja) | 1993-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0478250A1 (en) | Integrated circuit device and method to prevent cracking during surface mount | |
| JPH0774282A (ja) | 半導体装置 | |
| JP2001144213A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH0786477A (ja) | 回路パッケージおよびその形成方法 | |
| JPH03268351A (ja) | 半導体装置 | |
| JP2000269166A (ja) | 集積回路チップの製造方法及び半導体装置 | |
| JP2838703B2 (ja) | 半導体パッケージの製造方法 | |
| JPH10270626A (ja) | 半導体装置およびその製造方法 | |
| JP2501953B2 (ja) | 半導体装置 | |
| JP3547303B2 (ja) | 半導体装置の製造方法 | |
| US7023027B2 (en) | Diode package having an anode and a cathode formed on one surface of a diode chip | |
| JP3339881B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| TWI249828B (en) | Packaging structure for semiconductor chip and the manufacturing method thereof | |
| JPS59229850A (ja) | 半導体装置 | |
| JPS6118157A (ja) | 半導体装置 | |
| JPS5850021B2 (ja) | 半導体装置の製法 | |
| JP3314574B2 (ja) | 半導体装置の製造方法 | |
| JPH10284648A (ja) | 半導体装置 | |
| JPH0241906B2 (ja) | ||
| JP2986661B2 (ja) | 半導体装置の製造方法 | |
| JPH0936119A (ja) | 半導体装置及びその製造方法並びにその半導体装置を用いた半導体ユニット | |
| JP3145892B2 (ja) | 樹脂封止型半導体装置 | |
| JP2504465B2 (ja) | 半導体装置 | |
| JP2675077B2 (ja) | 半導体装置用リードフレーム | |
| KR20210131139A (ko) | 양면 기판 반도체 제조 방법 |