JP3314574B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3314574B2 JP3314574B2 JP5632895A JP5632895A JP3314574B2 JP 3314574 B2 JP3314574 B2 JP 3314574B2 JP 5632895 A JP5632895 A JP 5632895A JP 5632895 A JP5632895 A JP 5632895A JP 3314574 B2 JP3314574 B2 JP 3314574B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- metal plate
- analog
- digital
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置およびその製
造方法に関し、ことに複数の集積回路（以下、ＩＣと記
す）チップを単一のパッケージとして樹脂封止し、放熱
性を高めた半導体装置およびその製造方法に関する。
造方法に関し、ことに複数の集積回路（以下、ＩＣと記
す）チップを単一のパッケージとして樹脂封止し、放熱
性を高めた半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】図２は特開昭６３−２４４７４７号公報
に記された構造を簡略表記したものである。図２におい
て２個のＩＣチップ１０はダイパッドである金属板２０
とともに一体に樹脂封止されている。１は封止樹脂、２
はリード、３は配線基板、４はＩＣチップの表面に設け
られた電極と配線基板の表面に設けられた電極とを接続
する金属細線、５は接着剤である。接着剤としては熱抵
抗の低い導電性のものが用いられるのが普通である。Ｉ
Ｃチップ１０のうち１個はダイパッドである金属板２０
に直接接着されているが、他の１個は配線基板３により
ダイパット２０と絶縁されている。このようにチップ搭
載面を分ける例としてアナログ回路とディジタル回路が
ある。アナログ回路とディジタル回路とではノイズを避
けるために別々の電源、グランドを使用するのが一般的
である。アナログＩＣチップとディジタルＩＣチップと
を単一のＩＣパッケージとして樹脂封止する場合、お互
いの電源、グランドを分離するため単一の金属板にアナ
ログＩＣチップとディジタルＩＣチップとを熱抵抗の低
い導電性接着剤で接着する事はできないので、図２に示
したように一方のＩＣチップを配線基板３を介してダイ
パッド２０に接着せざるをえない。この結果として配線
基板３を介してダイパッド２０に接着されたＩＣチップ
からの放熱が悪くなる。もちろん両方のＩＣチップを配
線基板３を介さずにダイパッド２０に接着することは実
装技術的には可能であるが、アナログ回路とディジタル
回路で同一の電源またはグランドを使うことになり、共
通の電源またはグランドを通ってディジタル回路からア
ナログ回路へノイズが伝達されるので電気回路の性能が
悪くなる。
に記された構造を簡略表記したものである。図２におい
て２個のＩＣチップ１０はダイパッドである金属板２０
とともに一体に樹脂封止されている。１は封止樹脂、２
はリード、３は配線基板、４はＩＣチップの表面に設け
られた電極と配線基板の表面に設けられた電極とを接続
する金属細線、５は接着剤である。接着剤としては熱抵
抗の低い導電性のものが用いられるのが普通である。Ｉ
Ｃチップ１０のうち１個はダイパッドである金属板２０
に直接接着されているが、他の１個は配線基板３により
ダイパット２０と絶縁されている。このようにチップ搭
載面を分ける例としてアナログ回路とディジタル回路が
ある。アナログ回路とディジタル回路とではノイズを避
けるために別々の電源、グランドを使用するのが一般的
である。アナログＩＣチップとディジタルＩＣチップと
を単一のＩＣパッケージとして樹脂封止する場合、お互
いの電源、グランドを分離するため単一の金属板にアナ
ログＩＣチップとディジタルＩＣチップとを熱抵抗の低
い導電性接着剤で接着する事はできないので、図２に示
したように一方のＩＣチップを配線基板３を介してダイ
パッド２０に接着せざるをえない。この結果として配線
基板３を介してダイパッド２０に接着されたＩＣチップ
からの放熱が悪くなる。もちろん両方のＩＣチップを配
線基板３を介さずにダイパッド２０に接着することは実
装技術的には可能であるが、アナログ回路とディジタル
回路で同一の電源またはグランドを使うことになり、共
通の電源またはグランドを通ってディジタル回路からア
ナログ回路へノイズが伝達されるので電気回路の性能が
悪くなる。
【０００３】
【発明が解決しようとする課題】複数のＩＣチップ、特
に電源、グランドのいずれか一方または両方が異なる異
種のＩＣチップを単一のパッケージに封止する場合に、
いずれか一方のＩＣチップはプリント配線板等の絶縁性
基板を介して金属板に非導電性の接着をするが、非導電
性の接着をされたＩＣチップからの放熱が悪いという問
題がある。また、いずれか一方のＩＣチップをプリント
配線板等の絶縁性基板を介さずに金属板に導電性の接着
をした場合は、ノイズにより電気回路の性能が悪くなる
という問題がある。
に電源、グランドのいずれか一方または両方が異なる異
種のＩＣチップを単一のパッケージに封止する場合に、
いずれか一方のＩＣチップはプリント配線板等の絶縁性
基板を介して金属板に非導電性の接着をするが、非導電
性の接着をされたＩＣチップからの放熱が悪いという問
題がある。また、いずれか一方のＩＣチップをプリント
配線板等の絶縁性基板を介さずに金属板に導電性の接着
をした場合は、ノイズにより電気回路の性能が悪くなる
という問題がある。
【０００４】本発明の目的はかかる課題を解決し、複数
の異種のＩＣチップを単一のＩＣパッケージに内蔵し、
ノイズに強く、放熱性の高い樹脂封止ＩＣパッケージを
提供することにある。
の異種のＩＣチップを単一のＩＣパッケージに内蔵し、
ノイズに強く、放熱性の高い樹脂封止ＩＣパッケージを
提供することにある。
【０００５】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、第１の集積回路チップと、第２の集積回路チ
ップと、該第１の集積回路チップの裏面に接着された第
１の金属板と、該第２の集積回路チップの裏面に接着さ
れた第２の金属板と、該第１の集積回路チップおよび該
第２の集積回路チップを各々内蔵するデバイスホールが
設けられ該第１の金属板および該第２の金属板に接着さ
れた配線基板と、該集積回路チップの表面に設けられた
電極群と該配線基板の表面に設けられた電極群とを接続
する金属細線群とを含んでなる回路ブロックを準備する
工程と、該回路ブロックを樹脂封止用金型内に該第１の
金属板と該第２の金属板の表面が該金型の内面に接する
ように載置し、該金型内に封止用樹脂を注入する工程と
を含んでなる半導体装置の製造方法において、該第１の
金属板と該第２の金属板とで形成される間隙の方向に封
止用樹脂の流入する方向を概略一致させることを特徴と
する。
造方法は、第１の集積回路チップと、第２の集積回路チ
ップと、該第１の集積回路チップの裏面に接着された第
１の金属板と、該第２の集積回路チップの裏面に接着さ
れた第２の金属板と、該第１の集積回路チップおよび該
第２の集積回路チップを各々内蔵するデバイスホールが
設けられ該第１の金属板および該第２の金属板に接着さ
れた配線基板と、該集積回路チップの表面に設けられた
電極群と該配線基板の表面に設けられた電極群とを接続
する金属細線群とを含んでなる回路ブロックを準備する
工程と、該回路ブロックを樹脂封止用金型内に該第１の
金属板と該第２の金属板の表面が該金型の内面に接する
ように載置し、該金型内に封止用樹脂を注入する工程と
を含んでなる半導体装置の製造方法において、該第１の
金属板と該第２の金属板とで形成される間隙の方向に封
止用樹脂の流入する方向を概略一致させることを特徴と
する。
【０００６】
【０００７】
【作用】例えばアナログＩＣチップとディジタルＩＣチ
ップといった異種のＩＣチップのいずれもがプリント配
線基板等の絶縁性基板を介さず熱抵抗の低い導電性接着
剤により各々金属板（載置台）に接着され、金属板の一
部は封止樹脂から露出されているので、アナログＩＣチ
ップ、ディジタルＩＣチップ間のノイズの伝達を防ぎ、
アナログＩＣチップおよびディジタルＩＣチップが動作
時に発生する熱は熱伝導の良い導電性接着剤を介してダ
イパッドの金属板から放熱される。
ップといった異種のＩＣチップのいずれもがプリント配
線基板等の絶縁性基板を介さず熱抵抗の低い導電性接着
剤により各々金属板（載置台）に接着され、金属板の一
部は封止樹脂から露出されているので、アナログＩＣチ
ップ、ディジタルＩＣチップ間のノイズの伝達を防ぎ、
アナログＩＣチップおよびディジタルＩＣチップが動作
時に発生する熱は熱伝導の良い導電性接着剤を介してダ
イパッドの金属板から放熱される。
【０００８】
【実施例】図１に本発明によるＩＣパッケージの断面図
を示す。図１において、１１、１２はそれぞれ第１、第
２のＩＣチップであり、本例では１１はアナログＩＣチ
ップ、１２はディジタルＩＣチップ、２１はアナログＩ
Ｃチップを載置固定する金属板、２２はディジタルＩＣ
チップを載置固定する金属板である。アナログＩＣチッ
プ１１は接着剤５により金属板２１に接着されている。
同様にディジタルＩＣチップ１２は接着剤５により金属
板２２に接着されている。３は一枚の配線基板で、アナ
ログＩＣチップ１１、ディジタルＩＣチップ１２を載置
する領域には、各々のチップが無理なく搭載できる大き
さの（チップサイズより片側１ｍｍ程度大きい）デバイ
スホール６が設けられている。配線基板３は接着剤５に
より金属板２１、２２と接着されている。従って金属板
２１、２２の平面的な大きさはこのデバイスホールの周
辺の少なくとも３点で配線基板３と重なる大きさにす
る。配線基板３の下面７のデバイスホール周辺には銅箔
の上にニッケルメッキ、さらにその上に金メッキが施さ
れた複数の電極（図示せず）があり、ＩＣチップ上の対
応する電極（図示せず）と金属細線４で結ばれている。
また、図示してないが配線基板３には所望の回路機能を
実現すべく設計された金属配線が少なくとも下面７には
あり、前記配線基板下面７の電極、あるいはリード２と
電気的に接続している。また、必要に応じて上面８およ
び配線基板内にも金属配線が設けられ、これらの配線を
電気的に接続するバイアホールが設けられる。２はリー
ドでＩＣパッケージ内の回路を外部回路と電気的に接続
する。リードは金属で、材質としては４２アロイあるい
は銅アロイが用いられる。リード２の曲げ方向は金属板
２１、２２の露出部がパッケージ搭載板側にこないよう
に図示した向きに曲げるのが普通である。金属板２１、
２２の露出部がパッケージ搭載板側に来た場合は、放熱
フィンを露出部に付加して更に放熱性能を上げることが
不可能になる。１は封止樹脂で、ＩＣチップ１１、１
２、配線基板３、金属細線４などを外部からの機械的衝
撃から保護する。金属板２１、２２のＩＣチップを搭載
した面と反対の面は封止樹脂１から露出している。この
ためアナログＩＣチップ１１、ディジタルＩＣチップ１
２に電源が印加され動作するときに発する熱を空気中に
容易に放出できる。また、アナログＩＣチップ１１の載
置台である金属板２１、ディジタルＩＣチップ１２の載
置台である金属板は電気的に完全に分離されているので
ＩＣの動作時に金属板を通してディジタルＩＣチップ１
２のノイズがアナログＩＣチップ１１に伝搬して回路の
性能を落とす事がない。
を示す。図１において、１１、１２はそれぞれ第１、第
２のＩＣチップであり、本例では１１はアナログＩＣチ
ップ、１２はディジタルＩＣチップ、２１はアナログＩ
Ｃチップを載置固定する金属板、２２はディジタルＩＣ
チップを載置固定する金属板である。アナログＩＣチッ
プ１１は接着剤５により金属板２１に接着されている。
同様にディジタルＩＣチップ１２は接着剤５により金属
板２２に接着されている。３は一枚の配線基板で、アナ
ログＩＣチップ１１、ディジタルＩＣチップ１２を載置
する領域には、各々のチップが無理なく搭載できる大き
さの（チップサイズより片側１ｍｍ程度大きい）デバイ
スホール６が設けられている。配線基板３は接着剤５に
より金属板２１、２２と接着されている。従って金属板
２１、２２の平面的な大きさはこのデバイスホールの周
辺の少なくとも３点で配線基板３と重なる大きさにす
る。配線基板３の下面７のデバイスホール周辺には銅箔
の上にニッケルメッキ、さらにその上に金メッキが施さ
れた複数の電極（図示せず）があり、ＩＣチップ上の対
応する電極（図示せず）と金属細線４で結ばれている。
また、図示してないが配線基板３には所望の回路機能を
実現すべく設計された金属配線が少なくとも下面７には
あり、前記配線基板下面７の電極、あるいはリード２と
電気的に接続している。また、必要に応じて上面８およ
び配線基板内にも金属配線が設けられ、これらの配線を
電気的に接続するバイアホールが設けられる。２はリー
ドでＩＣパッケージ内の回路を外部回路と電気的に接続
する。リードは金属で、材質としては４２アロイあるい
は銅アロイが用いられる。リード２の曲げ方向は金属板
２１、２２の露出部がパッケージ搭載板側にこないよう
に図示した向きに曲げるのが普通である。金属板２１、
２２の露出部がパッケージ搭載板側に来た場合は、放熱
フィンを露出部に付加して更に放熱性能を上げることが
不可能になる。１は封止樹脂で、ＩＣチップ１１、１
２、配線基板３、金属細線４などを外部からの機械的衝
撃から保護する。金属板２１、２２のＩＣチップを搭載
した面と反対の面は封止樹脂１から露出している。この
ためアナログＩＣチップ１１、ディジタルＩＣチップ１
２に電源が印加され動作するときに発する熱を空気中に
容易に放出できる。また、アナログＩＣチップ１１の載
置台である金属板２１、ディジタルＩＣチップ１２の載
置台である金属板は電気的に完全に分離されているので
ＩＣの動作時に金属板を通してディジタルＩＣチップ１
２のノイズがアナログＩＣチップ１１に伝搬して回路の
性能を落とす事がない。
【０００９】本発明による半導体装置は以下のように製
造する。
造する。
【００１０】（１）まず、所望の回路機能を得るべく設
計された配線、バイアホールと、金属細線を接続するパ
ッドおよびリードを接続するパッドが表面端部に設けら
れるとともに、その中にアナログＩＣチップを入れる為
のデバイスホール６と、その中にディジタルＩＣチップ
を入れる為のデバイスホール６が開けられたプリント基
板３を用意する。前記パッドはいずれも銅箔の上にニッ
ケルメッキが、更にその上に金メッキが施されている。
プリント基板３の基材としてはポリイミドやＢＴレジン
などのＦＲ−５以上の耐熱性にすぐれたものが望まし
い。この理由は、後の工程で加熱することが必要だから
である。
計された配線、バイアホールと、金属細線を接続するパ
ッドおよびリードを接続するパッドが表面端部に設けら
れるとともに、その中にアナログＩＣチップを入れる為
のデバイスホール６と、その中にディジタルＩＣチップ
を入れる為のデバイスホール６が開けられたプリント基
板３を用意する。前記パッドはいずれも銅箔の上にニッ
ケルメッキが、更にその上に金メッキが施されている。
プリント基板３の基材としてはポリイミドやＢＴレジン
などのＦＲ−５以上の耐熱性にすぐれたものが望まし
い。この理由は、後の工程で加熱することが必要だから
である。
【００１１】（２）次いで、図４（ａ）に示すようにリ
ードフレーム４０の錫メッキを施されたリード内端と前
記のプリント基板表面端部に設けられ金メッキの施され
たパッドとを熱圧着して接続する。金ー錫共晶合金は融
点が高いので後の工程における高温に耐えられるととも
に信頼性も高く接着強度も強い。他の接続方法としては
Ｓｎ９０％Ｐｂ１０％，液相線融点が２２０℃程度の高
融点半田を用いる方法もある。高融点半田を用いる理由
は後の工程で加熱することが必要だからである。また別
の方法としては、リード内端のメッキを金メッキ（リー
ド材質が４２アロイの場合）または銀メッキ（リード材
質が銅アロイの場合）とし、前記プリント基板裏面端部
をタブ吊りリードに接着したのち、リード内端とプリン
ト基板表面端部に設けられ金メッキの施されたパッドと
を金細線で接続する方法もある。
ードフレーム４０の錫メッキを施されたリード内端と前
記のプリント基板表面端部に設けられ金メッキの施され
たパッドとを熱圧着して接続する。金ー錫共晶合金は融
点が高いので後の工程における高温に耐えられるととも
に信頼性も高く接着強度も強い。他の接続方法としては
Ｓｎ９０％Ｐｂ１０％，液相線融点が２２０℃程度の高
融点半田を用いる方法もある。高融点半田を用いる理由
は後の工程で加熱することが必要だからである。また別
の方法としては、リード内端のメッキを金メッキ（リー
ド材質が４２アロイの場合）または銀メッキ（リード材
質が銅アロイの場合）とし、前記プリント基板裏面端部
をタブ吊りリードに接着したのち、リード内端とプリン
ト基板表面端部に設けられ金メッキの施されたパッドと
を金細線で接続する方法もある。
【００１２】（３）次いで、図４（ｂ）に示すように２
枚の金属板２１、２２を前記プリント基板３に接着剤５
を使って接着する。エポキシ系の接着剤をプリント基板
のデバイスホール周辺部に塗布し、金属板をアナログＩ
Ｃチップ用のデバイスホール、ディジタルＩＣチップ用
のデバイスホールをそれぞれ塞ぐように配置したのち１
００〜２００℃・１時間ほど加熱乾燥し固着した。
枚の金属板２１、２２を前記プリント基板３に接着剤５
を使って接着する。エポキシ系の接着剤をプリント基板
のデバイスホール周辺部に塗布し、金属板をアナログＩ
Ｃチップ用のデバイスホール、ディジタルＩＣチップ用
のデバイスホールをそれぞれ塞ぐように配置したのち１
００〜２００℃・１時間ほど加熱乾燥し固着した。
【００１３】（４）次いで、金属板２１、２２がプリン
ト基板３のデバイスホール６により露出した面に銀ペー
ストなどの導電性接着剤を用いてアナログＩＣチップ、
ディジタルＩＣチップを接着する。
ト基板３のデバイスホール６により露出した面に銀ペー
ストなどの導電性接着剤を用いてアナログＩＣチップ、
ディジタルＩＣチップを接着する。
【００１４】金属板がデバイスホールにより露出した部
分に銀ペーストを塗布し、アナログＩＣチップ、ディジ
タルＩＣチップを搭載したのち１００〜２００℃・１時
間ほど加熱乾燥し固着した。
分に銀ペーストを塗布し、アナログＩＣチップ、ディジ
タルＩＣチップを搭載したのち１００〜２００℃・１時
間ほど加熱乾燥し固着した。
【００１５】（５）次いで、図４（ｃ）に示すようにＩ
Ｃチップ１１、１２の表面に設けられた電極と配線基板
の表面に設けられた電極とを金属細線４で接続する。金
属細線としては直径３０ミクロンメートルの金線を用い
超音波併用熱圧着法で接続した。他にもアルミ線を超音
波法で接続する方法や、ＴＡＢリードを用いて接続する
方法もある。
Ｃチップ１１、１２の表面に設けられた電極と配線基板
の表面に設けられた電極とを金属細線４で接続する。金
属細線としては直径３０ミクロンメートルの金線を用い
超音波併用熱圧着法で接続した。他にもアルミ線を超音
波法で接続する方法や、ＴＡＢリードを用いて接続する
方法もある。
【００１６】（６）以上の工程を経たリードフレーム
を、図４（ｄ）に示すように樹脂封止用モールド金型３
０に前記金属板２１、２２の表面が金型の内面に接する
ように装填し、樹脂封止する。この時、図３に示すよう
に金属板２１と金属板２２とでできる間隙２３の方向と
封止用樹脂の流入する方向２４を一致させる。（図３で
は左下から右上の方向になる。）こうする事により樹脂
の流入がスムーズにでき空洞等の発生を抑えることがで
きる。なお、図３において３０はモールド金型、４０は
リードフレームである。封止方法としては最も一般的な
トランスファモールド法を、モールド材としてはやはり
一般的でよく使われているクレゾールノボラック系のエ
ポキシ樹脂を用いた。パッケージ厚みを薄くするような
場合は、クラックの発生しにくいビフェニール系のモー
ルド材が適する。
を、図４（ｄ）に示すように樹脂封止用モールド金型３
０に前記金属板２１、２２の表面が金型の内面に接する
ように装填し、樹脂封止する。この時、図３に示すよう
に金属板２１と金属板２２とでできる間隙２３の方向と
封止用樹脂の流入する方向２４を一致させる。（図３で
は左下から右上の方向になる。）こうする事により樹脂
の流入がスムーズにでき空洞等の発生を抑えることがで
きる。なお、図３において３０はモールド金型、４０は
リードフレームである。封止方法としては最も一般的な
トランスファモールド法を、モールド材としてはやはり
一般的でよく使われているクレゾールノボラック系のエ
ポキシ樹脂を用いた。パッケージ厚みを薄くするような
場合は、クラックの発生しにくいビフェニール系のモー
ルド材が適する。
【００１７】（７）次いで、図４（ｅ）に示すようにリ
ードフレームは通常の手段によってフレームおよびダム
バーが切断除去され、外部リード２は所望の形状に成形
される。
ードフレームは通常の手段によってフレームおよびダム
バーが切断除去され、外部リード２は所望の形状に成形
される。
【００１８】
【発明の効果】アナログＩＣチップ、ディジタルＩＣチ
ップが単一のパッケージに封止でき、アナログ回路、デ
ィジタル回路で電源、グランドが分離されているため、
アナログ回路にディジタル回路のノイズが影響すること
がない。また、放熱性に優れているため高速で動作する
消費電力の大きいＩＣでもチップの動作温度が上昇しな
いので性能が落ちることがない。
ップが単一のパッケージに封止でき、アナログ回路、デ
ィジタル回路で電源、グランドが分離されているため、
アナログ回路にディジタル回路のノイズが影響すること
がない。また、放熱性に優れているため高速で動作する
消費電力の大きいＩＣでもチップの動作温度が上昇しな
いので性能が落ちることがない。
【００１９】また、樹脂封止工程においてアナログＩＣ
チップのダイパッドである金属板とディジタルＩＣチッ
プのダイパッドである金属板とでできる間隙の方向と封
止用樹脂の流入する方向を一致させたので、空洞等の発
生を抑えることができ信頼性の高い半導体装置を製造す
ることができる。
チップのダイパッドである金属板とディジタルＩＣチッ
プのダイパッドである金属板とでできる間隙の方向と封
止用樹脂の流入する方向を一致させたので、空洞等の発
生を抑えることができ信頼性の高い半導体装置を製造す
ることができる。
【図１】本発明の実施例。ＩＣパッケージの断面図。
【図２】従来例。ＩＣパッケージの断面図。
【図３】本発明の実施例。樹脂封止工程における樹脂の
流入を説明する平面図。
流入を説明する平面図。
【図４】本発明の実施例。製造工程を説明する図。
１ 封止樹脂 ２ リード ３ 配線基板 ４ 金属細線 ５ 接着剤 ６ デバイスホール ７ 配線基板の下面 ８ 配線基板の上面 １１ アナログＩＣチップ １２ ディジタルＩＣチップ ２０ ダイパッドである金属板 ２１ アナログＩＣチップのダイパッドである金属板 ２２ ディジタルＩＣチップのダイパッドである金属板 ３０ モールド金型 ４０ リードフレーム
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/56 H01L 23/34 - 23/473 H01L 25/00 - 25/18
Claims (1)
- 【請求項１】 第１の集積回路チップと、 第２の集積回路チップと、 該第１の集積回路チップの裏面に接着された第１の金属
板と、 該第２の集積回路チップの裏面に接着された第２の金属
板と、 該第１の集積回路チップおよび該第２の集積回路チップ
を各々内蔵するデバイスホールが設けられ該第１の金属
板および該第２の金属板に接着された配線基板と、 該集積回路チップの表面に設けられた電極群と該配線基
板の表面に設けられた電極群とを接続する金属細線群と
を含んでなる回路ブロックを準備する工程と、 該回路ブロックを樹脂封止用金型内に該第１の金属板と
該第２の金属板の表面が該金型の内面に接するように載
置し、該金型内に封止用樹脂を注入する工程とを含んで
なる半導体装置の製造方法において、 該第１の金属板と該第２の金属板とで形成される間隙の
方向に封止用樹脂の流入する方向を概略一致させること
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5632895A JP3314574B2 (ja) | 1995-03-15 | 1995-03-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5632895A JP3314574B2 (ja) | 1995-03-15 | 1995-03-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08255868A JPH08255868A (ja) | 1996-10-01 |
| JP3314574B2 true JP3314574B2 (ja) | 2002-08-12 |
Family
ID=13024128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5632895A Expired - Fee Related JP3314574B2 (ja) | 1995-03-15 | 1995-03-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3314574B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6473310B1 (en) * | 2000-02-18 | 2002-10-29 | Stmicroelectronics S.R.L. | Insulated power multichip package |
| US6867493B2 (en) * | 2000-11-15 | 2005-03-15 | Skyworks Solutions, Inc. | Structure and method for fabrication of a leadless multi-die carrier |
| JP4667666B2 (ja) * | 2001-07-16 | 2011-04-13 | ローム株式会社 | チップアレイモジュール |
| JP2009170785A (ja) * | 2008-01-18 | 2009-07-30 | Renesas Technology Corp | 半導体装置 |
-
1995
- 1995-03-15 JP JP5632895A patent/JP3314574B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08255868A (ja) | 1996-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100339044B1 (ko) | 볼그리드어레이 반도체패키지 및 그 제조방법 | |
| US6638790B2 (en) | Leadframe and method for manufacturing resin-molded semiconductor device | |
| JP2616565B2 (ja) | 電子部品組立体 | |
| JP2548350B2 (ja) | テープ自動結合に使用される熱放散相互接続テープ | |
| JP3526788B2 (ja) | 半導体装置の製造方法 | |
| KR930004246B1 (ko) | 수지밀봉형 반도체장치 | |
| WO1997020347A1 (en) | Semiconductor device, process for producing the same, and packaged substrate | |
| JPH06283650A (ja) | 半導体装置 | |
| KR20080064771A (ko) | 열방출 능력이 개선된 전력용 모듈 패키지 및 그 제조 방법 | |
| JP4075204B2 (ja) | 積層型半導体装置 | |
| JP2586835B2 (ja) | 半導体集積回路 | |
| JP3547303B2 (ja) | 半導体装置の製造方法 | |
| JP3314574B2 (ja) | 半導体装置の製造方法 | |
| JP2000082721A (ja) | 半導体装置の製造方法 | |
| JP2865496B2 (ja) | マルチチップモジュール | |
| JP3529507B2 (ja) | 半導体装置 | |
| JPH07176664A (ja) | 半導体装置およびその製造方法 | |
| JP4130277B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3125891B2 (ja) | 半導体装置 | |
| JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP3561671B2 (ja) | 半導体装置 | |
| JP3642545B2 (ja) | 樹脂封止型半導体装置 | |
| KR100481926B1 (ko) | 일반칩형반도체패키지및플립칩형반도체패키지와그제조방법 | |
| JPH09312372A (ja) | 半導体装置の製造方法 | |
| JP3045940B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090607 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100607 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110607 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110607 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120607 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130607 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |