JPH0936119A - 半導体装置及びその製造方法並びにその半導体装置を用いた半導体ユニット - Google Patents

半導体装置及びその製造方法並びにその半導体装置を用いた半導体ユニット

Info

Publication number
JPH0936119A
JPH0936119A JP7180268A JP18026895A JPH0936119A JP H0936119 A JPH0936119 A JP H0936119A JP 7180268 A JP7180268 A JP 7180268A JP 18026895 A JP18026895 A JP 18026895A JP H0936119 A JPH0936119 A JP H0936119A
Authority
JP
Japan
Prior art keywords
semiconductor device
circuit board
sealing resin
semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7180268A
Other languages
English (en)
Inventor
Masahiro Ono
正浩 小野
Yoshihiro Bessho
芳宏 別所
Yoshihiro Tomura
善広 戸村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP7180268A priority Critical patent/JPH0936119A/ja
Publication of JPH0936119A publication Critical patent/JPH0936119A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体装置、回路基板、封止樹脂の熱膨脹係
数の差によって発生する応力による半導体装置と封止樹
脂との剥離や封止樹脂そのものの亀裂を防止する。 【解決手段】 半導体装置（ＩＣ基板）６の上に電極パ
ッド３を形成する。電極パッド３の上に突起電極（バン
プ）７を形成する。ＩＣ基板６のバンプ７の先端部に、
接合層としての導電性接着剤５を転写法や印刷法によっ
て塗布する。次いで、上記のようにして作製されたＩＣ
チップを、フェイスダウン状態で、バンプ７が回路基板
９の入出力端子電極８に対向するように位置合わせを行
い、ＩＣチップを回路基板９の上に載置する。この状態
で導電性接着剤５を硬化させ、ＩＣ基板６と回路基板９
との電気的接続を実現する。次いで、接合層（導電性接
着剤５）を囲むようにして封止樹脂４を封入し、封止樹
脂４を硬化させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、実装において封止
樹脂との密着力を高めることのできる半導体装置及びそ
の製造方法並びにその半導体装置を用いた半導体ユニッ
トに関する。
【０００２】
【従来の技術】従来、回路基板の入出力端子電極に半導
体装置を実装するに際しては、半田付けを用いたワイヤ
ーボンディング法がよく利用されていた。しかし、近
年、半導体装置のパッケージの小型化と接続端子数の増
加とにより、接続端子の間隔が狭くなり、従来の半田付
け技術で対処することは次第に困難となってきた。
【０００３】そこで、最近では、集積回路チップ等の半
導体装置を回路基板の入出力端子電極上に直接実装する
ことにより、実装面積を小さくして効率化を図ろうとす
る方法が提案されている。なかでも、半導体装置を回路
基板にフェイスダウン状態でフリップチップ実装する方
法は、半導体装置と回路基板との電気的接続が一括して
行えること、及び接続後の機械的強度が強いことから、
有用な方法であるとされている。
【０００４】例えば、工業調査会、１９８０年１月１５
日発行、日本マイクロエレクトロニクス協会編、「ＩＣ
化実装技術」には、半田メッキ法を用いた実装方法が記
載されている。以下、この実装方法について説明する。
【０００５】図８（ａ）は従来の半導体装置における半
田バンプを示す断面図、図８（ｂ）は従来の半導体ユニ
ットを示す断面図である。図８に示すように、半導体装
置（以下「ＩＣ基板」という。）１１６の電極パッド１
１３を回路基板１１９の入出力端子電極１１８に接続す
る場合には、まず、ＩＣ基板１１６の電極パッド１１３
の上に密着金属膜１１２及び拡散防止金属膜１１１を蒸
着法によって順次形成する。次いで、拡散防止金属膜１
１１の上に半田からなる電気的接続接点（以下「半田バ
ンプ」という。）１１０をメッキ法によって形成し（以
上、図８（ａ））、ＩＣチップを作製する。次いで、こ
のようにして作製したＩＣチップを、フェイスダウン状
態で、半田バンプ１１０が入出力端子電極１１８の上に
当接するように位置合わせを行い、ＩＣチップを回路基
板１１９の上に載置する（図８（ｂ））。次いで、この
半導体装置の実装体（半導体ユニット）を高温に加熱
し、半田バンプ１１０を回路基板１１９の入出力端子電
極１１８に融着する。
【０００６】また、最近では、導電性接着剤を用いた半
導体装置の実装方法も提案されている。図９は従来の導
電性接着剤を用いた半導体ユニットを示す断面図であ
る。図９に示すように、まず、半導体装置（以下「ＩＣ
基板」という。）１２６の電極パッド１２３の上にワイ
ヤーボンディング法又はメッキ法によって電気的接続接
点（Ａｕバンプ）１２０を形成する。次いで、このＡｕ
バンプ１２０を導電性接着剤（接合層）１２５を介して
回路基板１２９の入出力端子電極１２８に接続する。こ
のような半導体ユニットにおいては、半導体装置１２６
のＡｕバンプ１２０に導電性接着剤１２５を転写した後
に、回路基板１２９の入出力端子電極１２８に導電性接
着剤１２５が当接するように位置合わせを行い、導電性
接着剤１２５を硬化させることにより、半導体装置１２
６と回路基板１２９との電気的接続が実現されている。
【０００７】さらに、接続を補強するために、封止樹脂
によって封止した半導体ユニットも提案されている。こ
の場合には、さらに封止樹脂を封入する工程と、封止樹
脂を硬化させる工程とが必要になる。
【０００８】
【発明が解決しようとする課題】しかし、上記のような
従来の半導体装置及びその実装体（半導体ユニット）に
は、次のような問題点がある。
【０００９】すなわち、半導体ユニット製作工程中にお
ける温度差あるいは信頼性試験などにおいて、半導体装
置、回路基板、封止樹脂の熱膨張係数に差があるため
に、熱衝撃時の熱膨張による応力や吸湿によって接着力
が低下し、バルク部に亀裂、剥離が発生する。そして、
このようにバルク部に亀裂、剥離が発生すると、接合界
面が不安定となり、電気的接続点（Ａｕバンプ）１２０
の抵抗値が増大する虞れがある。また、半導体装置と封
止樹脂との境界における剥離や封止樹脂そのものにおけ
る亀裂が発生すると、劣化が早まり、信頼性の寿命が著
しく損なわれるといった問題点がある。
【００１０】本発明は、従来技術における前記課題を解
決するため、半導体装置と封止樹脂との密着力を高め、
劣化を抑えることが可能な半導体装置及びその製造方法
並びにその半導体装置を用いた半導体ユニットを提供す
ることを目的とする。
【００１１】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置の構成は、フェイスダウン
状態で回路基板に実装される半導体装置であって、前記
半導体装置の回路を除いた面の少なくとも一部が、凹面
及び凸面から選ばれる少なくとも一つの面を有すること
を特徴とする。
【００１２】また、本発明に係る半導体装置の製造方法
の構成は、フェイスダウン状態で回路基板に実装される
半導体装置の製造方法であって、前記半導体装置の回路
を除いた面の少なくとも一部に、前記半導体装置と同じ
材料又は無機物の砥粒を加熱吹き付けすることを特徴と
する。
【００１３】また、本発明に係る半導体ユニットの構成
は、端子電極を有する回路基板と、突起電極を有し、フ
ェイスダウン状態で前記回路基板に実装された半導体装
置とを備えた半導体ユニットであって、前記半導体装置
は、回路を除いた面の少なくとも一部に凹面及び凸面か
ら選ばれる少なくとも一つの面を有し、前記半導体装置
の前記突起電極は前記回路基板の前記端子電極に接合層
を介して電気的に接続され、かつ、前記半導体装置と前
記回路基板との間隙と前記半導体装置の側面とが封止樹
脂によって機械的に補強されていることを特徴とする。
【００１４】また、前記本発明の半導体ユニットの構成
においては、突起電極が、Ａｕ、Ｃｕ、Ａｌ、半田又は
これらの合金からなるのが好ましい。また、前記本発明
の半導体ユニットの構成においては、接合層が、導電性
接着剤からなるのが好ましい。
【００１５】また、前記本発明の半導体ユニットの構成
においては、接合層が、異方性導電材からなるのが好ま
しい。
【００１６】
【発明の実施の形態】前記本発明の半導体装置の構成に
よれば、フェイスダウン状態で回路基板に実装される半
導体装置であって、前記半導体装置の回路を除いた面の
少なくとも一部が、凹面及び凸面から選ばれる少なくと
も一つの面を有することを特徴とするため、半導体装置
を回路基板に実装した場合に、半導体装置と封止樹脂と
の接触面積が増加し、半導体装置と封止樹脂との密着強
度が高まる。
【００１７】また、前記本発明の半導体装置の製造方法
の構成によれば、フェイスダウン状態で回路基板に実装
される半導体装置の製造方法であって、前記半導体装置
の回路を除いた面の少なくとも一部に、前記半導体装置
と同じ材料又は無機物の砥粒を加熱吹き付けすることを
特徴とするため、半導体装置の回路を除いた面の少なく
とも一部に容易に凹凸面が形成される。
【００１８】また、前記本発明の半導体ユニットの構成
によれば、端子電極を有する回路基板と、突起電極を有
し、フェイスダウン状態で前記回路基板に実装された半
導体装置とを備えた半導体ユニットであって、前記半導
体装置は、回路を除いた面の少なくとも一部に凹面及び
凸面から選ばれる少なくとも一つの面を有し、前記半導
体装置の前記突起電極は前記回路基板の前記端子電極に
接合層を介して電気的に接続され、かつ、前記半導体装
置と前記回路基板との間隙と前記半導体装置の側面とが
封止樹脂によって機械的に補強されていることを特徴と
するため、半導体装置を回路基板に実装した場合に、半
導体装置と封止樹脂との接触面積が増加し、半導体装置
と封止樹脂との密着強度が高まる。その結果、半導体装
置、回路基板、封止樹脂の熱膨脹係数の差によって発生
する応力による半導体装置と封止樹脂との剥離や封止樹
脂そのものの亀裂が防止される。
【００１９】また、前記本発明の半導体ユニットの構成
において、接合層が、導電性接着剤又は異方性導電材か
らなるという好ましい例によれば、信頼性の寿命が延び
る。なぜなら、温度の変化によって半導体ユニットや基
板が伸びたり縮んだりするが、導電性接着剤又は異方性
導電材はフレキシブルな性質を有しているために熱応力
を緩和することができるからである。
【００２０】
【実施例】以下、実施例を用いて本発明をさらに具体的
に説明する。 ＜第１の実施例＞図１は本発明に係る半導体装置の第１
の実施例における突起電極を示す断面図である。図１
は、半導体装置の一部分における複数の電気的接続点の
うちの１つを示している。図１に示すように、半導体装
置（以下「ＩＣ基板」という。）６の上には電極パッド
３が形成されている。また、電極パッド３の上には突起
電極（以下「バンプ」という。）７が形成されている。
バンプ７は、第１のバンプ７′と、第１のバンプ７′の
上に形成され、かつ、第１のバンプ７′よりも小さい第
２のバンプ７″とからなる２段構造を有している（以下
単に「バンプ７」という。）。また、ＩＣ基板６には、
その端面１、及び電極パッド３側の端面から電極パッド
３までの部分２に凹凸面が形成されている（図２参
照）。すなわち、ＩＣ基板６の回路を除いた面に凹凸面
が形成されている。
【００２１】凹凸面は、例えば以下のようにして形成さ
れる。すなわち、図７に示すように、ＩＣ基板６の端面
１に、ＩＣ基板６と同じ材料又は無機物の砥粒１０、例
えばＳｉＯ2 を３００℃以上の温度で吹き付けて化合さ
せることにより、凹凸面が容易に形成される。
【００２２】図２は本発明に係る半導体ユニットの第１
の実施例を示す断面図である。ここで、半導体装置とし
ては上記したもの（図１）が用いられている。この半導
体ユニットの作製方法は以下のとおりである。まず、Ｉ
Ｃ基板６のバンプ７の先端部に、接合層としての導電性
接着剤５を転写法や印刷法によって塗布する。上記のよ
うな２段構造のバンプ７を用いれば、必要量以上の導電
性接着剤５が、バンプ７の先端部に付着するのを防止す
ることができるので、適量の導電性接着剤５を塗布する
ことができる。次いで、上記のようにして作製されたＩ
Ｃチップを、フェイスダウン状態で、バンプ７が回路基
板９の入出力端子電極８に対向するように位置合わせを
行い、ＩＣチップを回路基板９の上に載置する。この状
態で導電性接着剤５を硬化させれば、ＩＣ基板６と回路
基板９との電気的接続が実現される。次いで、接合層
（導電性接着剤５）を囲むようにして封止樹脂４を封入
し、封止樹脂４を硬化させる。これにより、ＩＣ基板６
と回路基板９との間隙とＩＣ基板６の側面１とが封止樹
脂４によって機械的に補強された半導体ユニットが得ら
れる。
【００２３】この場合、上記したようにＩＣ基板６の回
路を除いた面に凹凸面が形成されていることから、ＩＣ
基板６と封止樹脂４との接触面積が増加し、ＩＣ基板６
と封止樹脂４との密着強度が高まる。その結果、ＩＣ基
板６、回路基板９、封止樹脂４の熱膨脹係数の差によっ
て発生する応力によるＩＣ基板６と封止樹脂４との剥離
や封止樹脂４そのものの亀裂が防止される。また、導電
性接着剤５を介して接合されているため、信頼性の寿命
が延びる。なぜなら、温度の変化によって半導体ユニッ
トや基板が伸びたり縮んだりするが、導電性接着剤５は
フレキシブルな性質を有しているために熱応力を緩和す
ることができるからである。
【００２４】尚、本実施例においては、バンプ７を２段
構造の突起形状に成形しているが、必ずしもこの形状に
限定されるものではない。また、本実施例においては、
ＩＣ基板６の回路を除いた面に凹凸面を形成している
が、必ずしもこの構成に限定されるものではない。ＩＣ
基板６の回路を除いた面が、凹面及び凸面から選ばれる
少なくとも一つの面を有していれば、ＩＣ基板６と封止
樹脂４との接触面積が増加するため、ＩＣ基板６と封止
樹脂４との密着強度を高めることができる。このこと
は、以下の第２〜第５の実施例についても同様である。
【００２５】また、本実施例においては、ＩＣ基板６の
回路を除いた全面に凹凸面を形成しているが、必ずしも
この構成に限定されるものではなく、ＩＣ基板６の回路
を除いた面の少なくとも一部に凹凸面を形成すれば足り
る。
【００２６】また、突起電極（バンプ）７は、Ａｕ、Ｃ
ｕ、Ａｌ、半田又はこれらの合金から形成されているの
が好ましい。 ＜第２の実施例＞図３（ａ）は本発明に係る半導体装置
の第２の実施例における電気的接続接点を示す断面図で
ある。図３（ａ）は、半導体装置の一部分における複数
の電気的接続点のうちの１つを示している。図３（ａ）
に示すように、半導体装置（以下「ＩＣ基板」とい
う。）３６の上には電極パッド３３が形成されている。
また、ＩＣ基板３６の上には、電極パッド３３の周縁部
を覆うようにして密着金属膜３７が形成されている。ま
た、電極パッド３３及び密着金属膜３７の上には、拡散
防止金属膜４０が蒸着法によって形成されている。ま
た、拡散防止金属膜４０の上には半田からなる電気的接
続接点（以下「半田バンプ」）３０がメッキ法によって
形成されている。また、ＩＣ基板３６には、その端面３
１、及び電極パッド３３側の端面から電極パッド３３ま
での部分３２に凹凸面が形成されている（図３（ｂ）参
照）。
【００２７】図３（ｂ）は本発明に係る半導体ユニット
の第２の実施例を示す断面図である。ここで、半導体装
置としては上記したもの（図３（ａ））が用いられてい
る。半導体ユニットの作製方法は以下のとおりである。
まず、ＩＣ基板３６の半田バンプ３０の先端部に、接合
層としての導電性接着剤３５を転写法や印刷法によって
塗布する。次いで、このようにして作製されたＩＣチッ
プを、フェイスダウン状態で、半田バンプ３０が回路基
板３９の入出力端子電極３８に対向するように位置合わ
せを行い、ＩＣチップを回路基板３９の上に載置する。
この状態で導電性接着剤３５を硬化させれば、ＩＣ基板
３６と回路基板３９との電気的接続が実現される。次い
で、接合層（導電性接着剤３５）を囲むようにして封止
樹脂３４を封入し、封止樹脂３４を硬化させる。これに
より、ＩＣ基板３６と回路基板３９との間隙とＩＣ基板
３６の側面１とが封止樹脂３４によって機械的に補強さ
れた半導体ユニットが得られる。
【００２８】＜第３の実施例＞図４（ａ）は本発明に係
る半導体装置の第３の実施例における突起電極を示す断
面図である。図４（ａ）は、半導体装置の一部分におけ
る複数の電気的接続点のうちの１つを示している。図４
（ａ）に示すように、半導体装置（以下「ＩＣ基板」と
いう。）４６の上には電極パッド４３が形成されてい
る。また、電極パッド４３の上には突起電極（以下「バ
ンプ」という。）４７が形成されている。また、ＩＣ基
板４６には、その端面４１、及び電極パッド４３側の端
面から電極パッド４３までの部分４２に凹凸面が形成さ
れている（図４（ｂ）参照）。
【００２９】図４（ｂ）は本発明に係る半導体ユニット
の第３の実施例を示す断面図である。ここで、半導体装
置としては上記したもの（図４（ａ））が用いられてい
る。半導体ユニットの作製方法は以下のとおりである。
まず、ＩＣ基板４６のバンプ４７の先端部に、接合層と
しての導電性接着剤４５を転写法や印刷法によって塗布
する。次いで、このようにして作製されたＩＣチップ
を、フェイスダウン状態で、バンプ４７が回路基板４９
の入出力端子電極４８に対向するように位置合わせを行
い、ＩＣチップを回路基板４９の上に載置する。この状
態で導電性接着剤４５を硬化させれば、ＩＣ基板４６と
回路基板４９との電気的接続が実現される。次いで、接
合層（導電性接着剤４５）を囲むようにして封止樹脂４
４を封入し、封止樹脂４４を硬化させる。これにより、
ＩＣ基板４６と回路基板４９との間隙とＩＣ基板４６の
側面１とが封止樹脂４４によって機械的に補強された半
導体ユニットが得られる。
【００３０】＜第４の実施例＞図５は本発明に係る半導
体ユニットの第４の実施例を示す断面図である。図５に
示すように、半導体装置（以下「ＩＣ基板」という。）
５６の上には電極パッド５３が形成されている。また、
電極パッド５３の上には突起電極（以下「バンプ」とい
う。）５７が形成されている。また、ＩＣ基板５６に
は、その端面５１、及び電極パッド５３側の端面から電
極パッド５３までの部分５２に凹凸面が形成されてい
る。
【００３１】半導体ユニットの作製方法は以下のとおり
である。まず、上記のようにして作製されたＩＣチップ
を、フェイスダウン状態で、バンプ５７が回路基板５９
の入出力端子電極５８に対向するように位置合わせを行
い、接合層としての異方性導電材５５を介してＩＣチッ
プを回路基板４９の上に載置する。この状態で異方性接
着剤５５を硬化させれば、ＩＣ基板５６と回路基板５９
との電気的接続が実現される。次いで、接合層（異方性
導電材５５）を囲むようにして封止樹脂５４を封入し、
封止樹脂５４を硬化させる。これにより、ＩＣ基板５６
と回路基板５９との間隙とＩＣ基板５６の側面５１とが
封止樹脂５４によって機械的に補強された半導体ユニッ
トが得られる。
【００３２】本実施例においては、異方性導電材５５を
介して接合されているため、信頼性の寿命が延びる。な
ぜなら、温度の変化によって半導体ユニットや基板が伸
びたり縮んだりするが、異方性導電材５５はフレキシブ
ルな性質を有しているために熱応力を緩和することがで
きるからである。
【００３３】＜第５の実施例＞図６は本発明に係る半導
体ユニットの第５の実施例を示す断面図である。図６に
示すように、半導体装置（以下「ＩＣ基板」という。）
６６の上には電極パッド６３が形成されている。また、
電極パッド６３の上には突起電極（以下「バンプ」とい
う。）６７が形成されている。また、ＩＣ基板６６に
は、その端面６１、及び電極パッド６３側の端面から電
極パッド６３までの部分６２に凹凸面が形成されてい
る。
【００３４】半導体ユニットの作製方法は以下のとおり
である。まず、上記のようにして作製されたＩＣチップ
を、フェイスダウン状態で、バンプ６７が回路基板６９
の入出力端子電極６８に対向するように位置合わせを行
い、接合層としての異方性導電材６５を介してＩＣチッ
プを回路基板６９の上に載置する。この状態で異方性導
電材６５を硬化させれば、ＩＣ基板６６と回路基板６９
との電気的接続が実現される。ここで、ＩＣチップを回
路基板６９の上に載置する前において、異方性導電材６
５は、ＩＣ基板６６と回路基板６９との間隙以上の厚み
を有している。このため、異方性導電材６５がＩＣ基板
６６と回路基板６９と間に充填された状態となるので、
上記第４の実施例と比較して安定した接続状態が実現さ
れる。次いで、接合層（異方性導電材６５）を囲むよう
にして封止樹脂６４を封入し、封止樹脂６４を硬化させ
る。これにより、ＩＣ基板６６と回路基板６９との間隙
とＩＣ基板６６の側面６１とが封止樹脂６４によって機
械的に補強された半導体ユニットが得られる。
【００３５】
【発明の効果】以上説明したように、本発明によれば、
半導体装置をフェースダウン状態で回路基板に実装した
場合に、半導体装置と封止樹脂との接触面積が増加し、
半導体装置と封止樹脂との密着強度が高まる。その結
果、半導体装置、回路基板、封止樹脂の熱膨脹係数の差
によって発生する応力による半導体装置と封止樹脂との
剥離や封止樹脂そのものの亀裂が防止される。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の第１の実施例におけ
る突起電極を示す断面図である。
【図２】本発明に係る半導体ユニットの第１の実施例を
示す断面図である。
【図３】（ａ）は本発明に係る半導体装置の第２の実施
例における電気的接続接点を示す断面図、（ｂ）は本発
明に係る半導体ユニットの第２の実施例を示す断面図で
ある。
【図４】（ａ）は本発明に係る半導体装置の第３の実施
例における突起電極を示す断面図、（ｂ）は本発明に係
る半導体ユニットの第３の実施例を示す断面図である。
【図５】本発明に係る半導体ユニットの第４の実施例を
示す断面図である。
【図６】本発明に係る半導体ユニットの第５の実施例を
示す断面図である。
【図７】本発明に係る半導体装置の製造方法の一例を示
す概略図である。
【図８】（ａ）は従来の半導体装置における半田バンプ
を示す断面図、（ｂ）は従来の半導体ユニットを示す断
面図である。
【図９】従来の導電性接着剤を用いた半導体ユニットを
示す断面図である
【符号の説明】
１、３１、４１、５１、６１…半導体装置（ＩＣ基板）
の端面 ２、３２、４２、５２、６２…電極パッド側の端面から
電極パッドまでの部分 ３、３３、４３、５３、６３…電極パッド ４、３４、４４、５４、６４…封止樹脂 ５、３５、４５…導電性接着剤 ６、３６、４６、５６、６６…半導体装置（ＩＣ基板） ７、６７…突起電極（バンプ） ７′…第１の突起電極（バンプ） ７″…第２の突起電極（バンプ） ８、３８、４８、５８、６８…入出力端子電極 ９、３９、４９、５９、６９…回路基板 １０…砥粒 ３０…電気的接続接点（半田バンプ） ３７…密着金属膜 ４０…拡散防止金属膜 ４７…突起電極（バンプ） ５５…異方性導電材 ５７…突起電極（バンプ） ６５…異方性導電材

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 フェイスダウン状態で回路基板に実装さ
    れる半導体装置であって、前記半導体装置の回路を除い
    た面の少なくとも一部が、凹面及び凸面から選ばれる少
    なくとも一つの面を有することを特徴とする半導体装
    置。
  2. 【請求項２】 フェイスダウン状態で回路基板に実装さ
    れる半導体装置の製造方法であって、前記半導体装置の
    回路を除いた面の少なくとも一部に、前記半導体装置と
    同じ材料又は無機物の砥粒を加熱吹き付けすることを特
    徴とする半導体装置の製造方法。
  3. 【請求項３】 端子電極を有する回路基板と、突起電極
    を有し、フェイスダウン状態で前記回路基板に実装され
    た半導体装置とを備えた半導体ユニットであって、前記
    半導体装置は、回路を除いた面の少なくとも一部に凹面
    及び凸面から選ばれる少なくとも一つの面を有し、前記
    半導体装置の前記突起電極は前記回路基板の前記端子電
    極に接合層を介して電気的に接続され、かつ、前記半導
    体装置と前記回路基板との間隙と前記半導体装置の側面
    とが封止樹脂４によって機械的に補強されていることを
    特徴とする半導体ユニット。
  4. 【請求項４】 突起電極が、Ａｕ、Ｃｕ、Ａｌ、半田又
    はこれらの合金からなる請求項３に記載の半導体ユニッ
    ト。
  5. 【請求項５】 接合層が、導電性接着剤からなる請求項
    ３に記載の半導体ユニット。
  6. 【請求項６】 接合層が、異方性導電材からなる請求項
    ３に記載の半導体ユニット。
JP7180268A 1995-07-17 1995-07-17 半導体装置及びその製造方法並びにその半導体装置を用いた半導体ユニット Pending JPH0936119A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7180268A JPH0936119A (ja) 1995-07-17 1995-07-17 半導体装置及びその製造方法並びにその半導体装置を用いた半導体ユニット

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7180268A JPH0936119A (ja) 1995-07-17 1995-07-17 半導体装置及びその製造方法並びにその半導体装置を用いた半導体ユニット

Publications (1)

Publication Number Publication Date
JPH0936119A true JPH0936119A (ja) 1997-02-07

Family

ID=16080270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7180268A Pending JPH0936119A (ja) 1995-07-17 1995-07-17 半導体装置及びその製造方法並びにその半導体装置を用いた半導体ユニット

Country Status (1)

Country Link
JP (1) JPH0936119A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260431A (ja) * 1996-03-22 1997-10-03 Nec Corp フリップチップ実装の接続構造
US6268739B1 (en) 1998-03-30 2001-07-31 International Business Machines Corporation Method and device for semiconductor testing using electrically conductive adhesives
JP2002168715A (ja) * 2000-12-04 2002-06-14 Toyoda Mach Works Ltd 半導体圧力検出装置及びその組立て方法
KR100808613B1 (ko) * 2006-02-06 2008-02-28 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260431A (ja) * 1996-03-22 1997-10-03 Nec Corp フリップチップ実装の接続構造
US6268739B1 (en) 1998-03-30 2001-07-31 International Business Machines Corporation Method and device for semiconductor testing using electrically conductive adhesives
US6288559B1 (en) 1998-03-30 2001-09-11 International Business Machines Corporation Semiconductor testing using electrically conductive adhesives
US6559666B2 (en) 1998-03-30 2003-05-06 International Business Machines Corporation Method and device for semiconductor testing using electrically conductive adhesives
JP2002168715A (ja) * 2000-12-04 2002-06-14 Toyoda Mach Works Ltd 半導体圧力検出装置及びその組立て方法
KR100808613B1 (ko) * 2006-02-06 2008-02-28 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법

Similar Documents

Publication Publication Date Title
JP3409957B2 (ja) 半導体ユニット及びその形成方法
JP3839323B2 (ja) 半導体装置の製造方法
US6635962B2 (en) Chip on chip semiconductor device
US20030122237A1 (en) Semiconductor device
JP4151136B2 (ja) 基板および半導体装置とその製造方法
JP3343317B2 (ja) 半導体ユニット及びその半導体素子の実装方法
JP3547303B2 (ja) 半導体装置の製造方法
JP3339881B2 (ja) 半導体集積回路装置およびその製造方法
JP2000208675A (ja) 半導体装置およびその製造方法
JPH0936119A (ja) 半導体装置及びその製造方法並びにその半導体装置を用いた半導体ユニット
JPH10125734A (ja) 半導体ユニットおよびその製造方法
JPH11168116A (ja) 半導体チップ用電極バンプ
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JP3572254B2 (ja) 回路基板
JPH04171970A (ja) 半導体装置
JP3132458B2 (ja) 半導体装置の実装構造及び実装方法
JP2713879B2 (ja) 内部リードと基板のボンディングパッドとを直接電気的に連結したマルチチップパッケージ
JP3547270B2 (ja) 実装構造体およびその製造方法
JPH1027824A (ja) 突起電極を有する半導体装置及びその製造方法
JPH11330158A (ja) 半導体装置およびその製造方法
JPH0773110B2 (ja) 半導体集積回路装置
JPH11145345A (ja) 半導体装置およびその製造方法
JP2721790B2 (ja) 半導体装置の封止方法
JPH11195681A (ja) 半導体装置およびその製造方法
JPH11233711A (ja) 半導体装置およびその製造方法