JPS61171165A - Ｍｏｓトランジスタ - Google Patents

Ｍｏｓトランジスタ

Info

Publication number
JPS61171165A
JPS61171165A JP60011024A JP1102485A JPS61171165A JP S61171165 A JPS61171165 A JP S61171165A JP 60011024 A JP60011024 A JP 60011024A JP 1102485 A JP1102485 A JP 1102485A JP S61171165 A JPS61171165 A JP S61171165A
Authority
JP
Japan
Prior art keywords
region
drain region
mos transistor
oxide film
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60011024A
Other languages
English (en)
Inventor
Koichi Murakami
浩一 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP60011024A priority Critical patent/JPS61171165A/ja
Priority to EP86100936A priority patent/EP0189208A3/en
Publication of JPS61171165A publication Critical patent/JPS61171165A/ja
Priority to US07/097,273 priority patent/US4819045A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明は、高耐圧の横型ＭＯＳトランジスタに関する
。
［従来技術とその問題点］ 一般的な横型ＭＯＳトランジスタの断面構造の一例を第
２図に示す。
当該例はＣＭＯＳプロセスで形成されたＮチャンネルＭ
ＯＳトランジスタであり、Ｐウェル３の表層にソース領
域５とドレイン領域７が形成され、ゲート電極１１１に
電圧を印加するとゲート酸化膜９下にチャンネル領ｆ１
２１が形成されてソース領域５とドレイン領域７とが導
通するようになっている。また、Ｎ基板１及びＰウェル
３の表層にＬＯＣＯ８法により形成された厚肉酸化膜１
３が上記ＭＯＳトランジスタの周囲を包囲しており、該
厚肉酸化膜１３下側に寄生チャンネルの生成を防ぐため
にＰウェル３及びＮ基板１の表面濃度を高めた寄生Ｎチ
ャンネルストップ領域１５と寄生Ｐチャンネルストップ
領域１７とが形成されている。
このようにして形成されたＭＯＳトランジスタの耐圧は
、ドレイン領域７の平面部７ａとＰウェル３間のｎ−ｐ
接合平面部４９ａ１ドレイン領域７のわん曲部７ｂとＰ
ウェル３間のｎ−ｐ接合わん曲部４９ｂ１又はドレイン
領域７のわん曲部７ｂと寄生Ｎチャンネルストップ領域
１９間のｎ−ｐ接合５３のブレークダウン電圧で決まる
。
ここで、通常の場合、ドレイン領域７のｎ＋不純物濃度
は約ｌＸ１０”／ｃｍ３以下で拡散深さは約１μｍであ
り、Ｐウェル３Ｐの不純物濃度は約ｌＸ１０”／ｃｍ３
以下であり、また、寄生Ｎチャンネルストップ領域１９
のＰ不純物濃度は約２〜３Ｘ　１０’　６　／ｃｉ３で
ある。
すなわち、ドレイン領域７とＰウェル３間のｎ−ｐ接合
４９ａ　、４９ｂは階段接合で近以でき、その平面部４
９ａではブレークダウン電圧は７０■程度となるが、そ
のわん曲部４９ｂでは電荷集中による電界強度の増加の
影響でブレークダウン電圧は２５〜３０Ｖ程度となる。
また、ゲート電極１１１側ではゲート電極１１１からの
電界やゲート酸化膜９中の固定イオン等の電界の影響も
受けるため、上記値よりも更に若干低いブレークダウン
電圧となる。また、ドレイン領域７のわん曲部７ｂと寄
生Ｎチャンネルストップ領域１５間のｎ−ｐ接合５３は
、電荷集中の影響を受けるとともに寄生Ｎチャンネルス
トップ領域１５の不純物濃度がＰウェル３より高いため
に、そのブレークダウン電圧は２０〜２５Ｖ程度となる
。従って、通常のＣＭＯＳプロセスで形成されたＭＯＳ
トランジスタの耐圧は、ドレイン接合のわん曲部４９ｂ
、５３のブレークダウン電圧によって定まり、２０〜２
５Ｖという低い値になってしまい、高耐圧にすることが
困難である。
そこで、従来は、例えば’ＩＮＴＥＲＮＡＴ　ｌ０ＮＡ
Ｌ　　ＥＬＥＣＴＩＯＮ　　ＤＥＶＩＣＥ　　ＭＥＥＴ
ＩＮＧ”１９８２年発行の”ＩＥＤＭ”７７頁〜８２頁
記載の’ＩＮＴＥＧＲＡＴＥＤ　　ＨＩＧＨＡＮＤ　　
ＬＯＷ　　ＶＯＬＴＡＧＥ　　０ＭＯ８ＴＥＣＨＮＯＬ
ＯＧＹ”に掲載されているように、ゲート電極をドレイ
ン領域から離してＡフセットゲート構造にし、ドレイン
領域からゲート電極直下ま″′オフｔ″ト部分″′オ′
を軽＜　　　　　　、＋ドープしてドリフト領域を形成
することによって、ドレイン接合のわん曲部を無くし電
界の集中を緩和して高耐圧化を図っている。
しかし、この従来方法ではドリフト領域形成のためのイ
オン注入工程が必要となりプロセスが複雑になるという
問題があった。
［目的〕 この発明は、上記に着目してなされたもので、一般のＭ
ＯＳトランジスタ形成プロセスに何ら新しいプロセスを
付加することなく形成できる高耐圧の横型ＭＯＳトラン
ジスタを提供することを目的とする。
［構成１ 上記目的を達成するため、この発明は、半導体基体の表
層にドレイン領域を有する横型ＭＯＳトランジスタにお
いて、前記基体表層の前記ドレイン領域周囲部分に厚肉
の酸化膜を形成して前記ドレイン領域を包囲し、前記酸
化膜の基体側に前記ドレイン領域と同じ導電型でしかも
前記ドレイン領域よりは不純物濃度の低いドリフト領域
を形成して前記ドレイン領域のわん曲部に接合させ、前
記ドレイン領域と前記基体との接合面にわん曲面が生じ
ないようにしたことを特徴とする。
［実施例］ 以下、図面を用いてこの発明を説明する。
第１図は、この発明の一実施例に係る＾耐圧ＭＯＳトラ
ンジスタの構造を示す断面構造図である。
同図はＮ基板１中に形成されたＰウェル３の表層に、ソ
ース領域５とドレイン領域７とが形成され、該ソース領
域５とドレイン領域７との間にはＰウェル３に薄いゲー
ト酸化１１１９を介してポリシリコンのゲート電極１１
が形成されている。
また、Ｎ基！１１１及びＰウェル３の表層にＬＯＣＯ８
法により形成した厚肉の酸化膜１３がこのＭＯＳトラン
ジスタの周囲を包囲しており、該厚肉酸化１１１３の下
側に寄生Ｎチャンネルストップ領域１５、寄生Ｐチャン
ネルストップ領域１７が形成されて素子間分離が図られ
れている。また、前記厚肉酸化膜１３の一部分１３ａは
ドレイン領域７の周囲をも包囲している。この厚肉酸化
膜１３のドレイン領域７包囲部分１３ａの下側には、ド
レイン領域７より不純物濃度を低くしたドリフト領域１
９が形成されており、このドリフト領域１９はドレイン
領域７のわん曲部７ａに接合するとともに、ゲート酸化
膜９下のチャンネル領域２１に接続するように形成され
ている。また、この厚肉酸化膜１３のドレイン領域７包
囲部分１３ａのゲート電極１１側部分の上にはゲート電
極１１の一部分がかかつている。
このような構成により、ゲート電極１１に電圧を印加す
ればゲート酸化膜９下にチャンネル領域２１が形成され
、電流はドレイン領域７からドリフト領域１９、チャン
ネル領域２１を通ってソース領域５へ流れるようになっ
ている。
なお、一般のＭＯＳトランジスタと同様、ゲート電極１
１及び厚肉酸化膜１３の表面は中間絶縁膜２３で覆われ
、その上にＡｉ蒸着されたソース電極２５がソース領域
５とＰウェルコンタクト領域２７とに接続され、同じく
Ａ吏蒸着されたドレイン電極２９がドレイン領域７に接
続されている。
また、この高耐圧ＭＯＳトランジスタ全体の外表面を保
護用のパッシベーション１１３１が覆っている。
この高耐圧ＭＯＳトランジスタは、上記のように構造的
には第２図に示した一般のＭＯＳトランジスタとは異っ
ているが、この一般のＭＯＳトランジスタと同一のプロ
セスで形成できるものであり、これを第３図に従って説
明する。
第３図（Ａ）〜（Ｍ）は、標準ポリシリコンゲートＣＭ
ＯＳプロセスにより一般のＮチャンネルＭＯＳトランジ
スタ、ＰチャンネルＭＯＳトランジスタ及び当該実施例
に係る高耐圧ＮチャンネルＭＯＳトランジスタを形成す
るプロセスフローチャートを示す。
以下、同図（Ａ）〜（Ｍ）に従って各プロセスを説明す
る。
（Ａ）Ｎ基板１の全表面に、ＰチャンネルＭＯＳトラン
ジスタの閾値電圧を調整するために、１０１２個／Ｃ■
２オーダのリンのイオン注入を行う。
（Ｂ）Ｐつ“″３８形成するゞめゞ・所定０表　　　　
Ｊ面部分に１０１３個／　ｃａ＋２以下のボロンのイオ
ン注入を行う。
（Ｃ）上記（Ａ）、（Ｂ）プロセスでイオン注入したリ
ン、ボロンのドライブインを行いＰウェル３を形成する
。同時に、薄い酸化膜３３を全表面に形成する。
（Ｄ）前記酸化膜３３上に５ｉ３Ｎｎ膜３５をＣＶＤ法
で成長させた後、厚肉酸化膜１３を形成すべき部分の３
ｉ３Ｎ４膜を除去する。
（ε）Ｓｉ３Ｎ４膜３５を除去した部分のうちＰウェル
３の寄生Ｎチャンネルストップ領域１５を形成すべき部
分１５′に、１０”　ｆｉｌ／ｃｅ２　を−ダのボロン
のイオンを注入して表面濃度を上げる。
（Ｆ）Ｓｉ３Ｎ４膜を除去した部分のうちＮ基板１の寄
生Ｐチャンネルストップ領域１７及び高耐圧ＭＯＳトラ
ンジスタのドリフト領域１９を形成すべき部分１７’、
１９’に、１０１２個／ｃｍ２オーダのリンのイオン注
入を行ない表面濃度を上げる。
（Ｇ）Ｓｉ　３Ｎ４　Ｉｌｌをマスクとして、ＬＯＣＯ
８法で酸化を行ない厚肉酸化膜１３を形成する。
同時に、上記（Ｅ）、（Ｆ）プロセスでイオン注入した
ボロン、リンの拡散を行い、厚肉酸化１！１３下に寄生
Ｎチャンネルストップ領域１５、寄生Ｐチャンネルスト
ップ領域１７及び高耐圧ＭＯＳトランジスタのドリフト
領域１９を形成する。
（Ｈ）ＳｉｓＮｎ膜３５及膜上５下の酸化膜３３を除去
した後、ゲート酸化膜９を形成する。
（１）ゲート酸化膜９上にポリシリコンをＣＶＤ法で成
長させた後、バターニングして一般のＭＯＳトランジス
タのゲート電極１１１及び高耐圧ＭＯＳトランジスタの
ゲート電極１１を形成する。
（Ｊ）ＮチャンネルＭＯＳトランジスタのＰウェルコン
タクト領域２７及びＰチャンネルＭＯＳトランジスタの
ソース領域３７．ドレイン領域３９を夫々形成すべき部
分２７’　、３７’　、３９’に高濃度のボロンのデポ
ジションをＢＢｒ３又はイオン注入を用いて行う。
（Ｋ）ＮチャンネルＭＯＳトランジスタのソース領域５
、ドレイン領域７及びＰチャンネルＭＯＳトランジスタ
のＮ基板コンタクト領域４１を夫々形成すべき部分５’
　、７’　、４１’に、高濃度のリンのデポジションを
ＰＯＣｌ３又はイオン注入を用いて行う。
（Ｌ）中間絶縁膜２３をＣＶＤ法で成長させた後、上記
ＬＪ）、（Ｋ）プロセスでデポジションした高濃度のボ
ロン、リンのドライブインを行い、ＮチャンネルＭＯＳ
トランジスタのソース領域５、ドレイン領域７、Ｐウェ
ルコンタクト領域２７及びＰチャンネルＭＯＳトランジ
スタのソース領域３７、ドレイン領域３９、Ｎ基板コン
タクト領域４１を形成する。更に、エツチングを行いコ
ンタクト穴４３を形成する。
（Ｍ）Ａｉの蒸着及びパターニングを行い、Ｎチャンネ
ル及びＰチャンネルＭＯＳトランジスタ夫々のソース電
極２５．４５、ドレイン電極２９゜４７を形成する。最
後に最終パッシベーション膜３１を形成する。
このように、通常のＣＭＯＳプロセスに何ら新しいプロ
セスを付加したり、プロセス条件を変更したりすること
なく、図面向って左から順に一般のＮチャンネルＭＯＳ
トランジスタ、ＰチャンネルＭＯＳトランジスタ及び高
耐圧ＮチャンネルＭＯＳトランジスタが同時に形成され
る。
次に、このようにして形成された高耐圧ＮチャンネルＭ
ＯＳトランジスタの耐圧について説明する。
当該高耐圧ＭＯ８）−ランジスタは、第１図に示すよう
に、ドレイン領域７のわん曲部７ｂはドリフト領域１９
に接合し、ドレイン領域７の平面部７ａのみがＰウェル
３に接合している。従って、この高耐圧ＭＯＳトランジ
スタの耐圧は、ドレイン領域７の平面部７ｂとＰウェル
３間のｎ−ｐ接合平面部４９、ドリフト領域１９の平面
部１９ａとＰウェル３間ｎ−ｐ接合平面部５１ａ、又は
ドリフト領域１９のわん曲部１９ｂとＰウェル３間のｎ
−ｐ接合わん曲部５１ｂの各ブレークダウン電圧で定ま
る。
ここで、Ｐウェル３のＰ不純物濃度は前述した　　　Ｊ
ようにｌＸ１０’６／ｃｍ３であり、ドリフト領域１９
のｎ　−不純物濃度及び拡散深さは夫々２〜３Ｘ１０１
６　／ｃ＋ｅ３　、１μ霧程度である。従って、ドリフ
ト領域１９とＰウェル３とのｎ−ｐ接合５１ａ、５１ｂ
は傾斜接合であり、その平面部５１ａとわん曲部５１ｂ
のいずれもブレークダウン電圧は約７０Ｖ以上となる。
また、ドレイン領域７平面部７ａとＰウェル３間のｎ−
ｐ接合平面部４９ａのブレークダウン電圧は前述したよ
うに約７０ｖである。
よって、このＭＯＳトランジスタの耐圧は約７０ｖとな
る。即ち、一般の２０数Ｖ耐圧のＭＯＳトランジスタと
同一の形成プロセスで７０Ｖ耐圧の高耐圧ＭＯＳトラン
ジスタを形成することができるのである。
尚、以上の説明はＮチャンネルＭＯＳトランジスタにつ
いてであったがＰチャネルＭＯＳトランジスタについて
も同様である。
［発明の効果］ 以上説明したように、この発明によれば、半導体基体表
層のドレイン領域周囲部分に厚肉の酸化膜を形成して前
記ドレイン領域を包囲し、前記酸化膜の基体側に前記ド
レイン領域と同じ導電型でしかも前記ドレイン領域より
は不純物濃度の低いドリフト領域を形成して前記ドレイ
ン領域のわん曲部に接合させ、前記ドレイン領域と前記
基体との間にわん曲する接合面が生じないようにしたこ
とにより、一般のＭＯＳトランジスタと同一のプロセス
により形成できかつ一般のＭＯＳトランジスタより耐圧
の高い横型ＭＯＳトランジスタを提°供することができ
る。
【図面の簡単な説明】
第１図はこの発明の一実施例に係る高耐圧ＭＯＳトラン
ジスタの断面構造図、第２図は一般のＭＯＳトランジス
タの断面構造図、第３図は前記高耐圧及び一般のＭＯＳ
トランジスタの形成プロセスのフローチャートを示す図
である。 １・・・Ｎ基盤 ３・・・Ｐウェル ７・・・ドレイン領域 ７ａ・・・ドレイン領域平面部 ７ｂ・・・ドレイン領域わん曲部 １３・・・厚肉酸化膜 １３ａ・・・厚肉酸化膜のドレイン領域包囲部分１９・
・・ドリフト領域 ４９・・・ｎ−ｐ接合平面部 ５１ａ・・・ｎ−ｐ接合平面部 ５１ｂ・・・ｎ−ｐ接合わん曲部 特許出願人　日産自動車株式会社 手続ンｍ正書（自発） 昭和６０年２月１３日 特許庁長官　　　志　賀　　学　　殿 ２、発明の名称　　　ＭＯＳトランジスタ３、補正をす
る者 事件との関係　特許出願人 住所（居所）　神奈川県横浜市神奈用区宝町２番地氏名
（名称）　　　（３９９）日産自動車株式会社代表者　
　石　原　　俊 ４、代理人 住　所　　　　〒１０５東京都港区虎ノ門１丁目２番３
号虎ノ門第−ビル５階 電話　東京（５０４）　３０７５・３０７６・３０７７
番５、補正の対象 明細書全文 ３．１２，１３．１５頁の各所にある符号ｎの右肩に「
＋」又は「−」の符号を付加したものである（全１３ケ
所）。 ７゜添付書類の目録 全文訂正の明細書　　　　　　　　　　　　　　　　　
　　　１通以上 明　　細　　書 １、発明の名称 ＭＯＳトランジスタ ２、特許請求の範囲 半導体基体の表層にドレイン領域を有する横型ＭＯＳト
ランジスタにおいて、前記基体表層の前記ドレイン領域
周囲部分に厚肉の酸化膜を形成して前記ドレイン領域を
包囲し、前記酸化膜の基体側に前記ドレイン領域と同じ
導電型でしかも前記ドレイン領域よりは不純物濃度の低
いドリフト領域を形成して前記ドレイン領域のわん曲部
に接合させ、前記ドレイン領域と前記基体□との接合面
にわん曲面が生じないようにしたことを特徴とするＭＯ
Ｓトランジスタ。 ３、発明の詳細な説明 ［発明の技術分野］ この発明は、高耐圧の横型ＭＯＳトランジスタに関する
。 一例を第２図に示す。 当該例はＣＭＯＳプロセスで形成されたＮチャンネルＭ
ＯＳトランジスタであり、Ｐウェル３の表層にソース領
域５とドレイン領域７が形成され、ゲート電極１１１に
電圧を印加するとゲート酸化膜９下にチャンネル領域２
１が形成されてソース領域５とドレイン領域７とが導通
するようになっている。また、Ｎ基板１及びＰウェル３
の表層にＬＯＣＯ８法により形成された厚肉酸化膜１３
が上記ＭＯＳトランジスタの周囲を包囲しており、該厚
肉酸化膜１３下側に寄生チャンネルの生成を防ぐために
Ｐウェル３及びＮ基板１の表面濃度を高めた寄生Ｎチャ
ンネルストップ領域１５と寄生Ｐチャンネルストップ領
域１７とが形成されている。 このようにして形成されたＭＯＳトランジスタの耐圧は
、ドレイン領域７の平面部７ａとＰウェル３間のｎ−ｐ
接合平面部４９ａ１ドレイン領域ｂと寄生Ｎチャンネル
ストップ領域１９間のｎ−ｐ接合５３のブレークダウン
電圧で決まる。 ここで、通常の場合、ドレイン領域７のｎ中不純物濃度
は約１ｘ１０”／ｃ＋ｅ３以下で拡散深さは約１μｍで
あり、Ｐウェル３Ｐの不純物濃度は約１Ｘ１０’６／ｃ
＋ｅ３以下であり、また、寄生Ｎチャンネルストップ領
域１９のＰ不純物濃度は約２〜３Ｘ　１０”　／ｃａ３
である。 すなわち、ドレイン領域７とＰウェル３間のｎ＋−ｐ接
合４９ａ　１４９ｂは階段接合で近以でき、その平面部
４９ａではブレークダウン電圧は７０■程度となるが、
そのわん曲部４９ｂでは電荷集中による電界強度の増加
の影響でブレークダウン電圧は２５〜３０Ｖ程度となる
。また、ゲート電極１１１側ではゲート電極１１１から
の電界やゲート酸化膜９中の固定イオン等の電界の影響
も受けるため、上記値よりも更に若干低いブレークダウ
ン電圧となる。また、ドレイン領域７のわん曲Ｆａｎ“
午ｐ接合５３は、電荷集中の影響を受けるとと・−１，
Ｌｌ もに寄生Ｎチャンネルストップ領域１５の不純物濃度が
Ｐウェル３より高いために、そのブレークダウン電圧は
２０〜２５Ｖ程度となる。従って、通常のＣＭＯＳプロ
セスで形成されたＭＯＳ）−ランジスタの耐圧は、ドレ
イン接合のわん曲部４９ｂ、５３のブレークダウン電圧
によって定まり、２０〜２５Ｖという低い値になってし
まい、高耐圧にすることが困難である。 そこで、従来は、例えば“ＩＮＴＥＲＮＡＴＩＯＮＡＬ
　　ＥＬＥＣＴＩＯＮ　　ＤＥＶＩＣＥ　　ＭＥＥＴＩ
ＮＧ”１９８２年発行の“ＩＥＤＭ”７７頁〜８２頁記
載の“ＩＮＴＥＧＲＡＴＥＤ　　ＨＩＧＨＡＮＤ　　Ｌ
ＯＷ　　ＶＯＬＴＡＧＥ　　０ＭＯ８ＴＥＣＨＮＯＬＯ
ＧＹ”に掲載されているように、ゲート電極をドレイン
領域から離してオフセットゲート構造にし、ドレイン領
域からゲート電極直下までのオフセット部分にイオンを
軽く　　　　　Ｊドープしてドリフト領域を形成するこ
とによって、しかし、この従来方法ではドリフト領域形
成のためのイオン注入工程が必要となりプロセスが複雑
になるという問題があった。 ［目的］ この発明は、上記に着目してなされたもので、一般のＭ
ＯＳトランジスタ形成プロセスに何ら新しいプロセスを
付加することなく形成できる高耐圧の横型ＭＯＳトラン
ジスタを提供することを目的とする。 ［構成］ 上記目的を達成するため、この発明は、半導体基体の表
層にドレイン領域を有する横型ＭＯＳトランジスタにお
いて、前記基体表層の前記ドレイン領域周囲部分に厚肉
の酸化膜を形成して前記ドレイン領域を包囲し、前記酸
化膜の基体側に前記ドレイン領域と同じ導電型でしかも
前記ドレイン領域よりは不純物濃度の低いドリフト領域
を形成して前記ドレイン領域のわん曲部に接合させ、前
［実施例］ 以下、図面を用いてこの発明を説明する。 第１図は、この発明の一実施例に係る高耐圧ＭＯＳトラ
ンジスタの構造を示す断面構造図である。 同図はＮ基板１中に形成されたＰウェル３の表層に、ソ
ース領域５とドレイン領域７とが形成され、該ソース領
域５とドレイン領域７との間にはＰウェル３に薄いゲー
ト酸化膜９を介してポリシリコンのゲート電極１１が形
成されている。 また、Ｎ基盤１及びＰウェル３の表層にＬＯＣｏＳ法に
より形成した厚肉の酸化１１１１３がこのＭＯＳトラン
ジスタの周囲を包囲しており、該厚肉酸化膜１３の下側
に寄生Ｎチャンネルストップ領域１５、寄生Ｐチャンネ
ルストップ領域１７が形成されて素子間分離が図られれ
ている。また、前記厚肉酸化！ｌ１１３の一部分１３ａ
はドレイン領域７の周囲をも包囲している。この厚肉酸
化膜１３のドレイン領域７包囲部分１３ａの下側には、
ド９はドレイン領域７のわん曲部７ａに接合するととも
に、ゲート酸化膜９下のチャンネル領域２１に接続する
ように形成されている。また、この厚肉酸化膜１３のド
レイン領域７包囲部分１３ａのゲート電極１１側部分の
上にはゲート電極１１の一部分がかかつている。 このような構成により、ゲート電極１１に電圧を印加す
ればゲート酸化膜９下にチャンネル領域２１が形成され
、電流はドレイン領域７からドリフト領域１９、チャン
ネル領域２１を通ってソース領域５へ流れるようになっ
ている。 なお、一般のＭＯＳトランジスタと同様、ゲート電極１
１及び厚肉酸化１１１３の表面は中間絶縁膜２３で覆わ
れ、その上にＡｉ蒸着されたソース電極２５がソース領
域５とＰウェルコンタクト領域２７とに接続され、同じ
くＡｆＬ蒸着されたドレイン電極２９がドレイン領域７
に接続されている。 また、この高耐圧ＭＯＳトランジスタ全体の外表この高
耐圧ＭＯＳトランジスタは、上記のように構造的には第
２図に示した一般のＭＯＳトランジスタとは異っている
が、この一般のＭＯＳトランジスタと同一のプロセスで
形成できるものであり、これを第３図に従って説明する
。 第３図（Ａ）〜（Ｍ）は、標準ポリシリコンゲートＣＭ
ＯＳプロセスにより一般のＮチャンネルＭＯＳトランジ
スタ、ＰチャンネルＭＯＳトランジスタ及び当該実施例
に係る高耐圧ＮチャンネルＭＯＳトランジスタを形成す
るプロセスフローチャートを示す。 以下、同図（Ａ）〜（Ｍ）に従って各プロセスを説明す
る。 （Ａ）Ｎ基板１の全表面に、ＰチャンネルＭＯＳトラン
ジスタの閾値電圧を調整するために、１０１２個／　ｃ
ｍ２オーダのリンのイオン注入を行う。 （Ｂ）Ｐウェル３を形成するために、所定の表面部分に
１０１３個／　ｃｓ２以下のボロンのイオン大したリン
、ボロンのドライブインを行いＰウェル３を形成する。 同時に、薄い酸化膜３３を全表面に形成する。 （Ｄ）前記酸化膜３３上にＳｉ３Ｎ４膜３５をＣＶＤ法
で成長させた後、厚肉酸化膜１３を形成すべき部分の５
ｔ３Ｎ４膜を除去する。 （Ｅ）Ｓｆ　３　Ｎ４１１３５を除去した部分のうちＰ
ウェル３の寄生Ｎチャンネルストップ領域１５を形成す
べき部分１５′に、１０１３個／ｃ−２オーダのボロン
のイオンを注入して表面濃度を上げる。 （Ｆ）Ｓｉ　３　Ｎ４躾を除去した部分のうちＮ基板１
の寄生Ｐチャンネルストップ領域１７及び高耐圧ＭＯＳ
トランジスタのドリフト領域１９を形成すべき部分１７
’、１９’　に、１０１２個／Ｃ１２オーダのリンのイ
オン注入を行ない表面濃度を上げる。 （Ｇ）Ｓｉ　ｓ　Ｎ４躾をマスクとして、ＬＯＣＯ大し
たボロン、リンの拡散を行い、厚肉酸化膜１３下に寄生
Ｎチャンネルストップ領域１５、寄生Ｐチャンネルスト
ップ領域１７及び高耐圧ＭＯＳトランジスタのドリフト
領域１９を形成する。 （Ｈ）Ｓｉ　３　Ｎ４膜３５及びその下の酸化１１３３
を除去した後、ゲート酸化膜９を形成する。 （１）ゲート酸化膜９上にポリシリコンをＣＶＤ法で成
長させた後、パターニングして一般のＭＯＳトランジス
タのゲート電極１１１及び高耐圧ＭＯＳトランジスタの
ゲート電極１１を形成する。 （Ｊ）ＮチャンネルＭＯＳトランジスタのＰウェルコン
タクト領域２７及びＰチャンネルＭＯＳトランジスタの
ソース領域３７．ドレイン領域３９を夫々形成すべき部
分２７’　、３７’　、３９’に高濃度のボロンのデポ
ジションをＢＢｒ３又はイオン注入を用いて行う。 （Ｋ）ＮチャンネルＭＯＳトランジスタのソース領域５
、ドレイン領域７及びＰチャンネル領域り、〃成すべき
部分５’　、７’　、４１’　に、高湿度のリンのデポ
ジションをＰＯＣｌ：＋又はイオン注入を用いて行う。 （Ｌ）中間絶縁１１２３をＣＶＤ法で成長させた後、上
記（Ｊ）、（Ｋ）プロセスでデポジションした高濃度の
ボロン、リンのドライブインを行い、ＮチャンネルＭＯ
５トランジスタのソース領域５、ドレイン領域７、Ｐウ
ェルコンタクト領域２７及びＰチャンネルＭＯＳトラン
ジスタのソース領域３７、ドレイン領域３９、Ｎ基板コ
ンタクト領域４１を形成する。更に、エツチングを行い
コンタクト穴４３を形成する。 （Ｍ）Ａｉの蒸着及びバターニングを行い、Ｎチャンネ
ル及びＰチャンネルＭＯＳトランジスタ夫々のソース電
極２５，４５、ドレイン電極２９゜４７を形成する。最
後に最終パッシベーション膜３１を形成する。 このように、通常のＣＭＯＳプロセスに何ら新しいプロ
セスを付加したり、プロセス条件を変更ルＭＯＳトラン
ジスタ及び高耐圧ＮチャンネルＭＯＳトランジスタが同
時に形成される。 次に、このようにして形成された高耐圧ＮチャンネルＭ
ＯＳトランジスタの耐圧について説明する。 当該高耐圧ＭＯＳトランジスタは、第１図に示すように
、ドレイン領域７のわん曲部７ｂはドリフト領域１９に
接合し、ドレイン領域７の平面部７ａのみがＰウェル３
に接合している。従って、この高耐圧ＭＯＳトランジス
タの耐圧は、ドレイン領域７の平面部７ｂとＰウェル３
間のｎ−ｐ接合平面部４９、ドリフト領域１９の平面部
１９ａとＰウェル３間ｎ−ｐ接合平面部５１ａ１又はド
リフト領域１９のわん曲部１９ｂとＰウェル３間のｎ−
ｐ接合わん曲部５１ｂの各ブレークダウン電圧で定まる
。 ここで、Ｐウェル３のＰ不純物濃度は前述した　　　　
　ＪようにｌＸ１０”／ｃ＋ｅ３であり、ドリフト領域
１９のｎ　−不純物濃度及び拡散深さは夫々２〜３ＸＩ
Ｏ”　／ｃｍ３　、１μ−程度である。従って、ドリフ
ト領域１９とＰウェル３とのｎ″″−ｐ接合５１ａ、５
１ｂは傾斜接合であり、その平面部５１ａとわん曲部５
１ｂのいずれもブレークダウン電圧は約７０Ｖ以上とな
る。また、ドレイン領域７平面部７ａとＰウェル３間の
ｎ−ｐ接合平面部４９ａのブレークダウン電圧は前述し
たように約７０ｖである。 よって、このＭＯＳトランジスタの耐圧は約７０ｖとな
る。即ち、一般の２０数Ｖ耐圧のＭＯＳトランジスタと
同一の形成プロセスで７０Ｖ耐圧の高耐圧ＭＯＳトラン
ジスタを形成することができるのである。 尚、以上の説明はＮチャンネルＭＯＳトランジスタにつ
いてであったがＰチャネルＭＯＳトランジスタについて
も同様である。 ［発明の効果］ 以上説明したように、この発明によれば、半導体基体表
層のドレイン領域周囲部分に厚肉の酸化膜を形成して前
記トレイン領域を包囲し、前記酸化膜の基体側に前記ド
レイン領域と同じ導電型でしかも前記ドレイン領域より
は不純物濃度の低いドリフト領域を形成して前記ドレイ
ン領域のわん曲部に接合させ、前記ドレイン領域と前記
基体との間にわん曲する接合面が生じないようにしたこ
とにより、一般のＭＯＳトランジスタと同一のプロセス
により形成できかつ一般のＭＯＳトランジスタより耐圧
の高い横型ＭＯＳトランジスタを提供することができる
。 ４、図面の簡単な説明 第１図はこの発明の一実施例に係る高耐圧ＭＯＳトラン
ジスタの断面構造図、第２図は一般のＭＯＳトランジス
タの断面構造図、第３図は前記高耐圧及び一般のＭＯＳ
トランジスタの形成プロセスのフローチャートを示す図
である。 １・・・Ｎ基盤 ３・・・Ｐウェル ７・・・ドレイン領域 ７ａ・・・ドレイン領域平面部 ７ｂ・・・ドレイン領域わん曲部 １３・・・厚肉酸化膜 １３ａ・・・厚肉酸化膜のドレイン領域包囲部分１９・
・・ドリフト領域 ４９・・・ｎ−ｐ接合平面部

Claims (1)

    【特許請求の範囲】
  1. 　半導体基体の表層にドレイン領域を有する横型ＭＯＳ
    トランジスタにおいて、前記基体表層の前記ドレイン領
    域周囲部分に厚肉の酸化膜を形成して前記ドレイン領域
    を包囲し、前記酸化膜の基体側に前記ドレイン領域と同
    じ導電型でしかも前記ドレイン領域よりは不純物濃度の
    低いドリフト領域を形成して前記ドレイン領域のわん曲
    部に接合させ、前記ドレイン領域と前記基体との接合面
    にわん曲面が生じないようにしたことを特徴とするＭＯ
    Ｓトランジスタ。
JP60011024A 1985-01-25 1985-01-25 Ｍｏｓトランジスタ Pending JPS61171165A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP60011024A JPS61171165A (ja) 1985-01-25 1985-01-25 Ｍｏｓトランジスタ
EP86100936A EP0189208A3 (en) 1985-01-25 1986-01-24 Mos transistor with higher withstand voltage
US07/097,273 US4819045A (en) 1985-01-25 1987-09-17 MOS transistor for withstanding a high voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60011024A JPS61171165A (ja) 1985-01-25 1985-01-25 Ｍｏｓトランジスタ

Publications (1)

Publication Number Publication Date
JPS61171165A true JPS61171165A (ja) 1986-08-01

Family

ID=11766532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60011024A Pending JPS61171165A (ja) 1985-01-25 1985-01-25 Ｍｏｓトランジスタ

Country Status (3)

Country Link
US (1) US4819045A (ja)
EP (1) EP0189208A3 (ja)
JP (1) JPS61171165A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054743A (en) * 1995-08-17 2000-04-25 Oki Electric Industry Co., Ltd. High voltage MOS transistor
JP2014535166A (ja) * 2011-10-14 2014-12-25 ディフテック レーザーズ インコーポレイテッド 基板上に位置付けられる平坦化された半導体粒子
US9455307B2 (en) 2011-10-14 2016-09-27 Diftek Lasers, Inc. Active matrix electro-optical device and method of making thereof
US9601329B2 (en) 2014-06-04 2017-03-21 Diftek Lasers, Inc. Method of fabricating crystalline island on substrate
US9859348B2 (en) 2011-10-14 2018-01-02 Diftek Lasers, Inc. Electronic device and method of making thereof
US10312310B2 (en) 2016-01-19 2019-06-04 Diftek Lasers, Inc. OLED display and method of fabrication thereof

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1231424B (it) * 1987-10-02 1991-12-04 Sgs Microelettronica Spa Dispositivo elettronico a semiconduttore, in particolare un transistore ad effetto di campo mos silicon-gate, per alte tensioni di alimentazione
IT1216476B (it) * 1988-02-29 1990-03-08 Sgs Thomson Microelectronics Processo per l'ottenimento di transitori a canale n per alta tensione, particolarmente per memorie eeprom con tecnologia cmos.
DE68926384T2 (de) * 1988-11-29 1996-10-10 Toshiba Kawasaki Kk Lateraler Leitfähigkeitsmodulations-MOSFET
US5270566A (en) * 1988-12-08 1993-12-14 Fuji Electric Co., Ltd. Insulated gate semiconductor device
US5055896A (en) * 1988-12-15 1991-10-08 Siliconix Incorporated Self-aligned LDD lateral DMOS transistor with high-voltage interconnect capability
JP2504573B2 (ja) * 1989-08-08 1996-06-05 株式会社東芝 半導体装置及びその製造方法
JP2545762B2 (ja) * 1990-04-13 1996-10-23 日本電装株式会社 高耐圧ｍｉｓトランジスタおよびこのトランジスタを有する相補型トランジスタの製造方法
FR2662303A1 (fr) * 1990-05-17 1991-11-22 Hello Sa Transistor mos a tension de seuil elevee.
EP0487022B1 (en) * 1990-11-23 1997-04-23 Texas Instruments Incorporated A method of simultaneously fabricating an insulated gate-field-effect transistor and a bipolar transistor
US5155563A (en) * 1991-03-18 1992-10-13 Motorola, Inc. Semiconductor device having low source inductance
US5374843A (en) * 1991-05-06 1994-12-20 Silinconix, Inc. Lightly-doped drain MOSFET with improved breakdown characteristics
US5386136A (en) * 1991-05-06 1995-01-31 Siliconix Incorporated Lightly-doped drain MOSFET with improved breakdown characteristics
EP0537684B1 (en) * 1991-10-15 1998-05-20 Texas Instruments Incorporated Improved performance lateral double-diffused MOS transistor and method of fabrication thereof
JP2997377B2 (ja) * 1993-01-06 2000-01-11 シャープ株式会社 半導体装置及びその製造方法
EP0637074A3 (en) 1993-07-30 1995-06-21 Sgs Thomson Microelectronics Process for the production of active and isolated areas by split imaging.
US5548147A (en) * 1994-04-08 1996-08-20 Texas Instruments Incorporated Extended drain resurf lateral DMOS devices
JP2001094094A (ja) * 1999-09-21 2001-04-06 Hitachi Ltd 半導体装置およびその製造方法
JP2001102569A (ja) * 1999-09-28 2001-04-13 Fuji Electric Co Ltd 半導体デバイス
JP3350014B2 (ja) * 2000-01-31 2002-11-25 松下電器産業株式会社 半導体装置
US6737339B2 (en) * 2001-10-24 2004-05-18 Agere Systems Inc. Semiconductor device having a doped lattice matching layer and a method of manufacture therefor
JP4530823B2 (ja) * 2004-12-02 2010-08-25 三洋電機株式会社 半導体装置及びその製造方法
JP5349885B2 (ja) * 2008-09-30 2013-11-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US20130313650A1 (en) * 2012-05-25 2013-11-28 Microsemi Soc Corp. Tid hardened mos transistors and fabrication process
EP3024018B1 (en) * 2013-07-19 2018-08-08 Nissan Motor Co., Ltd Semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54125986A (en) * 1978-03-23 1979-09-29 Handotai Kenkyu Shinkokai Semiconductor including insulated gate type transistor
NL187415C (nl) * 1980-09-08 1991-09-16 Philips Nv Halfgeleiderinrichting met gereduceerde oppervlakteveldsterkte.
JPS5759383A (en) * 1980-09-29 1982-04-09 Hitachi Ltd Mos semiconductor device
US4561168A (en) * 1982-11-22 1985-12-31 Siliconix Incorporated Method of making shadow isolated metal DMOS FET device
JPS59228766A (ja) * 1983-06-10 1984-12-22 Seiko Epson Corp 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054743A (en) * 1995-08-17 2000-04-25 Oki Electric Industry Co., Ltd. High voltage MOS transistor
JP2014535166A (ja) * 2011-10-14 2014-12-25 ディフテック レーザーズ インコーポレイテッド 基板上に位置付けられる平坦化された半導体粒子
US9455307B2 (en) 2011-10-14 2016-09-27 Diftek Lasers, Inc. Active matrix electro-optical device and method of making thereof
US9859348B2 (en) 2011-10-14 2018-01-02 Diftek Lasers, Inc. Electronic device and method of making thereof
US9601329B2 (en) 2014-06-04 2017-03-21 Diftek Lasers, Inc. Method of fabricating crystalline island on substrate
US10312310B2 (en) 2016-01-19 2019-06-04 Diftek Lasers, Inc. OLED display and method of fabrication thereof

Also Published As

Publication number Publication date
EP0189208A3 (en) 1987-04-01
EP0189208A2 (en) 1986-07-30
US4819045A (en) 1989-04-04

Similar Documents

Publication Publication Date Title
JPS61171165A (ja) Ｍｏｓトランジスタ
EP0256315B1 (de) Integrierte Bipolar- und komplementäre MOS-Transistoren auf einem gemeinsamen Substrat enthaltende Schaltung und Verfahren zu ihrer Herstellung
JP3308505B2 (ja) 半導体装置
EP0219641A1 (de) Integrierte Bipolar- und komplementäre MOS-Transistoren auf einem gemeinsamen Substrat enthaltende Schaltung und Verfahren zu ihrer Herstellung
EP0204979A1 (de) Verfahren zum gleichzeitigen Herstellen von bipolaren und komplementären MOS-Transistoren auf einem gemeinsamen Siliziumsubstrat
US5525532A (en) Method for fabricating a semiconductor device
JPS62277745A (ja) 半導体集積回路
JPH0652792B2 (ja) 半導体装置
JPS6035558A (ja) 半導体集積回路装置およびその製造方法
JPS61285750A (ja) 半導体装置
JPS62136867A (ja) 半導体装置
JPH0351309B2 (ja)
JPH08195443A (ja) 半導体装置及びその製造方法
KR100317688B1 (ko) 반도체장치의 제조방법
JP2611450B2 (ja) 半導体集積回路及びその製造方法
GB2175138A (en) Bipolar integrated circuits
US20200321239A1 (en) Semiconductor device and manufacturing method thereof
JPS6146062A (ja) ラテラルトランジスタ半導体装置の製造方法
JPS61127147A (ja) 半導体装置
JPH01166562A (ja) 半導体装置
JP3089755B2 (ja) 半導体集積回路装置
JPS63166257A (ja) 半導体装置
JPH02139963A (ja) Ｃｍｏｓデバイス
JP3006837B2 (ja) Ｃｍｉｓダイナミックメモリ装置
JPH01155662A (ja) 半導体装置