JPS6115239A - Processor diagnosis system - Google Patents

Abstract

PURPOSE:To attain a processor diagnosis system to detect a fault of a processor to be monitored through a simple circuit, by storing the state of said processor to a memory circuit and reading the storage contents out of the memory circuit by a monitor processor for minitoring. CONSTITUTION:A processor 20 to be monitored is programmed so as to set a flip-flop 40 periodically. While a monitor processor 1 also reads the state of the flip-flop 40 periodically. Thus the processor 1 reads the state of the flip-flop 40 periodically while the processor 20 is executing a program in a normal way. Then the monitor 1 delivers a reset signal for resetting. In case the processor 20 is impossible to set the flip-flop 40 owing to a program bug, etc., the processor 1 detectes said state of the monitor 20 through the periodical actions to read the flip-flop 40. Thus, it is decided that the processor 20 has some fault.

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、プロセッサ診断方式に関し、更に詳細にはマ
ルチプロセッサシステムにおけるプロセッサの異常検出
手段に関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a processor diagnostic method, and more particularly to processor abnormality detection means in a multiprocessor system.

（従来の技術） 第３図は、従来のプロセッサ異常検出装置の構成を示す
ブロック図である。同図において、１は被監視プロセッ
サ加、〜からの報告信号によって各々の異常検出を判断
する監視プロセッサ、加〜は被監視プロセッサ、３ｏ）
〜はタイマのオーバフローで異常検出して監視プロセッ
サ１に報告信号を出力する異常検出タイマである。被監
視プロセッサ加、〜には各々異常検出タイマＩごが設け
られて、各異常検出タイマ加、〜は監視プロセッサ１に
接続されている。動作について説明すると、各々被監視
プロセッサ瀉〜に設けた異常検出タイマ３０．−が、そ
のタイマのオーバフローで被監視プロセッサ瀉〜の異常
を検出して報告信号を出力する。その報告信号は監視プ
ロセッサ１に入力され、監視プロセッサｌではその報告
信号に基づいて異常検出を判断していた。(Prior Art) FIG. 3 is a block diagram showing the configuration of a conventional processor abnormality detection device. In the figure, 1 is a monitored processor, a monitoring processor that determines the detection of each abnormality based on a report signal from ~, ~ is a monitored processor, and 3o)
- is an abnormality detection timer that detects an abnormality when the timer overflows and outputs a report signal to the monitoring processor 1. Each of the monitored processors 1 and 2 is provided with an abnormality detection timer I, and each of the abnormality detection timers 1 and 1 is connected to the monitoring processor 1. To explain the operation, the abnormality detection timer 30. - detects an abnormality in the monitored processor by the overflow of the timer and outputs a report signal. The report signal is input to the monitoring processor 1, and the monitoring processor 1 determines whether an abnormality has been detected based on the report signal.

（発明が解決しようとする問題点） しかしながら、上記のように被監視プロセッサ加、〜の
各々に異常検出タイマ瀉〜が設けられているために装置
全体の規模が大きくなるという欠点があった。(Problems to be Solved by the Invention) However, as described above, since each of the monitored processors is provided with an abnormality detection timer, there is a drawback that the overall scale of the apparatus becomes large.

本発明は、これらの問題点を解決するためのもので、簡
単な回路でプロセッサの異常検出を行うプロセッサ診断
方式を提供することを目的とする。゛（問題点を解決す
るための手段） 従来用いていた異常検出タイマの代りに被監視プロセッ
サと監視プロセッサの間に簡単な回路である１個のフリ
ップフロップやレジスタ、又はメモリ等の記憶回路を設
ける。The present invention is intended to solve these problems, and an object of the present invention is to provide a processor diagnostic method that detects abnormalities in a processor using a simple circuit. (Means for solving the problem) Instead of the abnormality detection timer used conventionally, a simple circuit such as a flip-flop, a register, or a storage circuit such as a memory is installed between the monitored processor and the monitoring processor. establish.

（作用） 記憶回路に被監視プロセッサの状態を格納し、その格納
した内容を監視プロセッサが読取って監視することによ
り被監視プロセッサの異常を検出する。(Operation) The state of the monitored processor is stored in the storage circuit, and the monitoring processor reads and monitors the stored contents to detect an abnormality in the monitored processor.

（実施例） 第１図は、本発明の一実施例の構成を示すブロック図で
ある。同図において、１はフリップフロップ４０．〜の
状態を読み取り、かつフリップフロップ切、〜を定周期
にリセットすることにより被監視プロセッサ加、〜の異
常検出を判断する監視プロセッサ、鳩〜はフリップフロ
ップ４ｏ、〜を定周期にセットする被監視プロセッサ、
４０．〜は監視ブロモ。(Embodiment) FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. In the figure, 1 is a flip-flop 40. A monitoring processor that reads the status of ~, turns off the flip-flop, and resets ~ to a fixed cycle to determine whether the monitored processor is on or not, and detects an abnormality in ~. monitoring processor,
40. ~ is a surveillance bromo.

す１からのリセット信号、被監視プロセッサ加、〜から
のセント信号が入力されて、′”ｏパまたは′ビの状態
を持続するフリップフロップである。This is a flip-flop that receives a reset signal from the processor 1 and a cent signal from the monitored processors 1 and 2, and maintains the ``o'' or ``o'' state.

本発明におけるマルチプロセッサシステムは唯１個の監
視プロセッサ１と複数個の被監視プロセッサ加、〜で構
成されているが、説明を簡単にするために１個の監視プ
ロセッサ１と１個の被監視プロセッサについて以下説明
する。The multiprocessor system according to the present invention consists of only one monitoring processor 1 and a plurality of monitored processors, but for the sake of simplicity, only one monitoring processor 1 and one monitored processor The processor will be explained below.

監視プロセッサ１と被監視プロセッサ加の間には１つの
フリップフロップ句が設けられて接続されている。A flip-flop is provided and connected between the monitoring processor 1 and the monitored processor.

次に、動作をフローチャートを示す第３図ｆａ）　（ｂ
ｌにより説明する。Next, Figure 3 fa) (b) shows a flowchart of the operation.
This will be explained by l.

はじめに、被監視プロセッサ加はフリップフロップ４０
を定周期にセットするようにプログラムされ、また監視
プロセッサ１も定周期にフリップフロップ伯の状態を読
取り、その後リセットするようにプログラムされる。こ
のような設定において、被監視プロセッサ頷が正常にプ
ログラムを実行している状態のとき、監視プロセッサ１
が一定周期で７リソブフロツプ４０の状態を読取り（ス
テップ１０１）、その後リセットするようにリセット信
号を出力する（ステップ１０４）。正常に被監視プロセ
ッサ２０が動作している間は、上記状態が維持されてフ
リップフロップ４０はセント（ステップ１０７）及びリ
セット（ステップ１０４）を繰り返す。First, the monitored processor is connected to a flip-flop 40.
The supervisory processor 1 is also programmed to read the state of the flip-flop at regular intervals and then reset it. In such settings, when the monitored processor is running the program normally, the monitoring processor 1
reads the state of the 7-resobflop 40 at regular intervals (step 101), and then outputs a reset signal to reset it (step 104). While the monitored processor 20 is operating normally, the above state is maintained and the flip-flop 40 repeats cents (step 107) and reset (step 104).

しかし、被監視プロセッサ加にプログラムバグまたは異
常等によって７リツプフロノプ４０をセントできない状
態に陥った場合、監視プロセッサ１は一定周期に行うフ
リップフロップ４０の状態読取り（ステップ１０１）、
によって、一定時間の時フリップフロップ４０がセット
されていないこと（ステップ１０５）を検知して（ステ
ップ１０６）被監視プロセッサ加に何か異なことが起き
たことを判断する。However, if the 7 flip-flop 40 cannot be sent due to a program bug or abnormality in addition to the monitored processor, the monitoring processor 1 reads the status of the flip-flop 40 at regular intervals (step 101).
By detecting that the flip-flop 40 is not set for a certain period of time (step 105), it is determined (step 106) that something different has occurred in addition to the monitored processor.

また、フリップフロップ切の代わりに監視プロセッサ１
と被監視プロセッサの間に、被監視プロセッサ加から書
き込み可能で監視プロセッサ１から読み取ることができ
かつ内容をクリアできるレジスタまたはメモリを置くこ
とにより監視プロセッサ１はより詳細な被監視プロセッ
サの状態あるいは情報を検知できる。Also, instead of turning off the flip-flop, the monitoring processor 1
By placing a register or memory between the monitored processor and the monitored processor that is writable by the monitored processor, readable from the monitored processor 1, and whose contents can be cleared, the monitored processor 1 can store more detailed status or information of the monitored processor. can be detected.

（発明の効果） 以上説明したように、本発明によれば、マルチプロセッ
サシステムの被監視プロセッサと監視プロセッサの間に
１個のフリップフロップやレジスタ、メモリ等の記憶回
路を設けることにより、簡単な回路で被監視プロセッサ
の異常検出を行うことができる。よって、簡単なハード
増であるので、複数個のプロセッサで構成されたマルチ
プロセッサシステムのプロセッサの異常検出に利用でき
る。(Effects of the Invention) As explained above, according to the present invention, by providing a storage circuit such as a flip-flop, a register, or a memory between a monitored processor and a monitoring processor in a multiprocessor system, simple processing can be achieved. The circuit can detect abnormalities in the monitored processor. Therefore, since it is a simple addition of hardware, it can be used to detect abnormalities in processors in a multiprocessor system composed of a plurality of processors.

【図面の簡単な説明】[Brief explanation of the drawing]

第１図は本発明の一実施例の構成を示すプロノり図、第
２図は本実施例の動作を示すフローチャート図、第３図
は従来のプロセッサ異常検出装置の構成を示すブロック
図である。 １・・・監視プロセッサ、 ２０、２１．〜・・・被監視プロセッサ、３０、３１．
〜・・異常検出タイマ、 照４１．〜・・・フリップフロ、プ。FIG. 1 is a schematic diagram showing the configuration of an embodiment of the present invention, FIG. 2 is a flowchart showing the operation of this embodiment, and FIG. 3 is a block diagram showing the configuration of a conventional processor abnormality detection device. . 1... Monitoring processor, 20, 21. ~...Monitored processor, 30, 31.
~... Abnormality detection timer, 41. ~...Flip-Flo, Pu.

Claims (2)

【特許請求の範囲】[Claims] （１）１個の監視プロセッサと複数個の被監視プロセッ
サで構成され、前記被監視プロセッサの各々の異常を前
記監視プロセッサにより検出する異常検出システムにお
いて、前記監視プロセッサと前記被監視プロセッサの間
に記憶回路を設け、前記記憶回路に前記被監視プロセッ
サの状態を格納する手段、前記監視プロセッサが前記記
憶回路の内容を読取る手段及び前記記憶回路の内容をク
リアする手段を有し、前記監視プロセッサが前記記憶回
路の内容を監視することにより被監視プロセッサの異常
を検出することを特徴とするプロセッサ診断方式。(1) In an abnormality detection system that includes one monitoring processor and a plurality of monitored processors, and in which the monitoring processor detects an abnormality in each of the monitored processors, an error detection system is provided between the monitoring processor and the monitored processor. a storage circuit, means for storing the state of the monitored processor in the storage circuit, means for the monitoring processor to read the contents of the storage circuit, and means for clearing the contents of the storage circuit, the monitoring processor comprising: A processor diagnostic method, characterized in that an abnormality in a monitored processor is detected by monitoring the contents of the storage circuit. （２）前記記憶回路がフリップフロップ回路であること
を特徴とする特許請求の範囲第１項に記載のプロセッサ
診断方式。(2) The processor diagnostic method according to claim 1, wherein the memory circuit is a flip-flop circuit.