JPS63174143A - System for detecting exceptional event in plural computers system - Google Patents
System for detecting exceptional event in plural computers systemInfo
- Publication number
- JPS63174143A JPS63174143A JP62006470A JP647087A JPS63174143A JP S63174143 A JPS63174143 A JP S63174143A JP 62006470 A JP62006470 A JP 62006470A JP 647087 A JP647087 A JP 647087A JP S63174143 A JPS63174143 A JP S63174143A
- Authority
- JP
- Japan
- Prior art keywords
- group
- cpu
- central processing
- flag
- exceptional event
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 11
- 101000820662 Pimpla hypochondriaca Small venom protein 2 Proteins 0.000 abstract 1
- 238000001514 detection method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 5
- 238000013473 artificial intelligence Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 101001031591 Mus musculus Heart- and neural crest derivatives-expressed protein 2 Proteins 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要〕
複数台の中央処理装置（ＣＰＵ）と、例えば、１台のサ
ービスプロセッサ（ＳＶＰ）を有し、該サービスプロセ
ッサ（ＳＶＰ）が中央処理装置（ＣＰＵ）の例外事象を
処理する計算機システムにおいて、該サービスプロセッ
サ（ＳＶＰ）が例外事象の発生した中央処理装置（ＣＰ
Ｕ）を検出する際に、時間を要することを解決する為、
該複数台の中央処理装置（ＣＰ）ｌ）を、ある単位台数
（例えば、ｎ台）毎の複数グループに分け、そのグルー
プ毎にグループ内で例外事象が発生したか否かを記録す
る「フラグＪ （Ｓｔａｔｕｓ）を設けるることにより
、上記サービスプロセッサ（ＳＶＰ）は、該「フラグＪ
（Ｓｔａｔｕｓ）により例外事象の発生しているグル
ープを検出し、そのグループを構成している全ての中央
処理装置（ＣＰＵ）の状態を確認して、該例外事象の発
生した中央処理装置（ＣＰＵ）を検出するようにしたも
のである。[Detailed Description of the Invention] [Summary] It has a plurality of central processing units (CPUs) and, for example, one service processor (SVP), and the service processor (SVP) is an exception to the central processing unit (CPU). In a computer system that processes events, the service processor (SVP) processes the central processing unit (CP) where the exception event occurred.
In order to solve the problem that it takes time to detect U),
The plurality of central processing units (CPs) are divided into a plurality of groups each having a certain number of units (for example, n units), and a "flag" is set for each group to record whether or not an exceptional event has occurred within the group. By providing the flag J (Status), the service processor (SVP) can
(Status) to detect the group in which the exceptional event has occurred, check the status of all central processing units (CPUs) that make up that group, and check the central processing unit (CPU) in which the exception event has occurred. It is designed to detect.
本発明は、複数台の中央処理装置（ＣＰＵ）と、例えば
、１台のサービスプロセッサ（ＳＶＰ）を有し、該サー
ビスプロセッサ（ＳＶＰ）が中央処理装置（ＣＰＵ）の
例外事象を処理する計算機システムにおいて、該例外事
象の発生した中央処理装置（ＣＰＵ）を検出する方式に
関する。The present invention provides a computer system having a plurality of central processing units (CPUs) and, for example, one service processor (SVP), in which the service processor (SVP) processes an exception event of the central processing unit (CPU). The present invention relates to a method for detecting a central processing unit (CPU) in which the exceptional event has occurred.
最近の人工知能言語、例えば、リスプ（ＬＩＳＰ） 。Recent artificial intelligence languages, such as Lisp (LISP).
プロログ（ＰＩ’１ＯＬＯＧ）等が実用化されるにつれ
て、該言語を使用した人工知能システムの開発が進めら
れている。As prolog (PI'1OLOG) and the like are put into practical use, the development of artificial intelligence systems using this language is progressing.
この場合、該人工知能言語、特に、プロログ（ＰＲＯＬ
ＯＧ）言語で記述されたソースプログラムにおいては、
一般に、並列に実行できる処理が多く、そのプログラム
の処理の内容によっては、数十から数回に分割される場
合がある。In this case, the artificial intelligence language, in particular PROLOG
In a source program written in the OG) language,
Generally, many processes can be executed in parallel, and depending on the content of the program's processing, the process may be divided into dozens or even several times.
このように、並列に実行できる部分を、複数個のプロセ
ッサ（中央処理装置（ＣＰＵ） ）で並列に実行させる
ことにより、全体としての処理能力を向上させることが
できる。In this way, by having a plurality of processors (central processing units (CPUs)) execute parts that can be executed in parallel in parallel, the overall processing capacity can be improved.
然して、該並列に動作している、複数個のプロセッサの
何れかに障害（例外事象）が発生したとき、該障害の発
生したプロセッサを検出する為には、多くの時間がかか
る問題があり、効果的に、該障害の発生しているプロセ
ッサを検出する例外事象検出方式が必要とされる。However, when a failure (exception event) occurs in any of the plurality of processors operating in parallel, there is a problem in that it takes a lot of time to detect the processor in which the failure has occurred. Effectively, an exception event detection scheme is needed to detect the failing processor.
［従来の技術と発明が解決しようとする問題点］第２図
は従来の例外事象検出方式を説明する図である。[Prior art and problems to be solved by the invention] FIG. 2 is a diagram illustrating a conventional exceptional event detection method.
本図において、Ｆｌａｇ（Ｉｆ ”ｍｆ）は各中央処理
装置（ＣＰＵ） （１〜ｍ）において例外事象の発生し
たことを記録するフラグであり、例えば、°１′のとき
、該例外事象の発生を示すものとする。又、Ｆｌａｇ−
ｓｅｔは該中央処理装置（ＣＰＬＩ） （１〜ｍ）にお
いて、例外事象が発生したことを示す信号で、“１゛の
とき例外事象が発生したことを示し、上記フラグ（Ｆｌ
ａｇ）（Ｉｆ ＝ｍｆ）をセットする。In this figure, Flag (If "mf") is a flag that records the occurrence of an exception event in each central processing unit (CPU) (1 to m). For example, at °1', the occurrence of the exception event is detected. In addition, Flag-
set is a signal indicating that an exceptional event has occurred in the central processing unit (CPLI) (1 to m).
ag) (If = mf).
従来方式においては、図示の如く、各中央処理装置（Ｃ
ＰＵ）（１〜ｍ）で発生した例外事象は、各中央処理袋
”ｔ （ＣＰＵ）（１〜ｍ）内のフラグ（Ｆｌａｇ）（
ｉｆ −ｒｔｒｆ）に記録され、該複数個の中央処理装
置（ＣＰＵ）（１〜ｍ）で構成されている計算機システ
ムの保守・運用を司るサービスプロセッサ（ＳＶＰ）
２が、該複数個の中央処理装置（ＣＰＵ）（１〜ｍ）の
全てに渡って、そのフラグ（Ｆｌａｇ） （ｉｆ ＝ｍ
ｆ）の状態を確認することによって、例外事象の発生し
た中央処理装置（ＣＰＩＩ）（１〜ｍ）を検出していた
。In the conventional system, each central processing unit (C
Exception events that occur in CPU) (1 to m) are flags (Flag) in each central processing bag "t (CPU) (1 to m).
if-rtrf) and is in charge of maintenance and operation of the computer system composed of the plurality of central processing units (CPUs) (1 to m).
2, the flag (Flag) (if = m
By checking the state of f), the central processing unit (CPII) (1 to m) in which the exceptional event occurred was detected.
従って、サービスプロセッサ（ＳＶＰ） ２は中央処理
装置（ＣＰＵ）（１〜ｍ）内のフラグ（Ｆｌａｇ） （
ｉｆ −ｍｆ）を逐一確認せねばならず、該中央処理装
置（ＣＰＵ）の台数が多い計算機システムにおいては、
該例外事象の発生した中央処理装置（ＣＰＵ）を検出す
るのに時間がかかると云う問題があった。Therefore, the service processor (SVP) 2 uses the flags (Flag) (
if - mf) must be checked one by one, and in computer systems with a large number of central processing units (CPUs),
There is a problem in that it takes time to detect the central processing unit (CPU) in which the exceptional event has occurred.
本発明は上記従来の欠点に鑑み、複数個の中央処理装置
（ＣＰＵ）で構成されている計算機システムにおいて、
該複数個の中央処理装置（ＣＰＵ）の何れかに発生した
例外事象（障害）を高速に検出する例外事象検出方式を
提供することを目的とするものである。In view of the above-mentioned conventional drawbacks, the present invention provides a computer system comprising a plurality of central processing units (CPUs).
It is an object of the present invention to provide an exceptional event detection method for quickly detecting an exceptional event (failure) occurring in any of the plurality of central processing units (CPUs).
第１図は本発明の複数計算機システムにおける例外事象
検出方式の構成例を示した図である。FIG. 1 is a diagram showing an example of the configuration of an exceptional event detection method in a multiple computer system according to the present invention.
本発明においては、
複数台の中央処理装置（ＣＰＵ） （１〜ｍ）と、外部
装置２とを有し、該外部装置２が上記複数台の中央処理
装置（ＣＰＵ） （１〜ｍ）の例外事象を処理する計算
機システムにおいて、
該複数台の中央処理装置（ＣＰＵ） （１〜ｍ）を、特
定の単位台数（ｎ台）毎の複数個のグループ（１ａ＝ｋ
ａ）に分けると共に、
各グループ（ｌａ ”ｋａ）毎に、該グループ（ｌａ〜
ｋａ）内に例外事象が発生したか否かを記録する「フラ
グｊ （Ｓｔａｔｕｓ）（ｉｓ−ｋｓ）を設け、上記外
部装置（２）は、上記「フラグＪ （Ｓｔａｔｕｓ）（
ｉｓ ”ｋｓ）により、例外事象の発生しているグル−
プを検出し、そのグループを構成している全ての中央処
理装置（ＣＰＵ） （１〜ｎ）の状態を確認することに
より、該例外事象の発生した中央処理袋Ｗ（ＣＰＵ）を
検出するように構成する。The present invention includes a plurality of central processing units (CPUs) (1 to m) and an external device 2, and the external device 2 is configured to control the plurality of central processing units (CPUs) (1 to m). In a computer system that processes exceptional events, the plurality of central processing units (CPUs) (1 to m) are divided into a plurality of groups (1a=k) for each specific unit number (n units).
a), and for each group (la ``ka),
A flag j (Status) (is-ks) is provided to record whether or not an exceptional event has occurred in the external device (2).
is ”ks), the group in which the exception event has occurred is
The central processing unit W (CPU) in which the exception event occurred is detected by detecting the group and checking the status of all central processing units (CPUs) (1 to n) that make up the group. Configure.
即ち、本発明によれば、複数台の中央処理装置（ＣＰＵ
）と、例えば、１台のサービスプロセッサ（ＳＶＰ）を
有し、該サービスプロセッサ（ＳＶＰ）が中央処理装置
（ＣＰＵ）の例外事象を処理する計算機システムにおい
て、該サービスプロセッサ（ＳＶＰ）が例外事象の発生
した中央処理装置（ＣＰＵ）を検出する際に、時間を要
することを解決する為、該複数台の中央処理装置（ＣＰ
Ｕ）を、ある単位台数（例えば、ｎ台）毎の複数グルー
プに分け、そのグループ毎にグループ内で例外事象が発
生したか否かを記録する「フラグＪ （Ｓｔａｔｕｓ）
を設けるることにより、上記サービスプロセッサ（ＳＶ
Ｐ）は、該「フラグ」（Ｓｔａｔｕｓ）により例外事象
の発生しているグループを検出し、そのグループを構成
している全ての中央処理装置（ＣＰＵ）の状態を確認し
て、該例外事象の発生した中央処理装置（ＣＰＵ）を検
出するようにしたものであるので、例外事象の発生した
中央処理装置（ＣＰＵ）を高速に検出することができる
効果がある。That is, according to the present invention, a plurality of central processing units (CPU
) and, for example, in a computer system that has one service processor (SVP) and the service processor (SVP) processes exception events of the central processing unit (CPU), the service processor (SVP) handles exception events of the central processing unit (CPU). In order to solve the problem that it takes time to detect the central processing unit (CPU) that has occurred,
U) is divided into multiple groups of a certain number of units (for example, n units), and for each group, a "Flag J (Status)" is used to record whether or not an exceptional event has occurred within the group.
By providing the above service processor (SV
P) detects the group in which the exception event has occurred based on the "flag" (Status), checks the status of all central processing units (CPUs) that make up the group, and detects the exception event. Since the central processing unit (CPU) in which the exceptional event has occurred is detected, the central processing unit (CPU) in which the exceptional event has occurred can be detected at high speed.
以下本発明の実施例を図面によって詳述する。 Embodiments of the present invention will be described in detail below with reference to the drawings.
前述の第１図が本発明の複数計算機システムにおける例
外事象検出方式の構成例を示した図であり、各グループ
分けされた中央処理装置（ＣＰＵ）群（ｌａ ＝ｋａ）
毎に設けられているフラグ（Ｓｔａｔｕｓ） （１ｓ
−ｋｓ）、及び各群毎のフラグ（Ｆｌａｇ）の状態を取
り出すマルチプレクサ（ＭＰＸ） ３が本発明を実施す
るのに必要な手段である。尚、企図を通して同じ符号は
同じ対象物を示している。The above-mentioned FIG. 1 is a diagram showing an example of the configuration of an exceptional event detection method in a multiple computer system according to the present invention, and shows a central processing unit (CPU) group divided into each group (la = ka).
Flag (Status) (1s
-ks) and a multiplexer (MPX) 3 that takes out the state of the flag (Flag) for each group are necessary means to implement the present invention. Note that the same reference numerals refer to the same objects throughout the plan.
以下、第１図によって、本発明の複数個の中央処理装置
（ＣＰＵ）から構成されている計算機システムにおける
例外事象検出方式を説明する。Hereinafter, with reference to FIG. 1, an explanation will be given of an exceptional event detection method in a computer system comprising a plurality of central processing units (CPUs) according to the present invention.
先ず、例として、ｍ台の中央処理装置（ＣＰＩＪ） （
１〜ｍ）を有する計算機システムを、ｎ台毎のグループ
（ｌａ ＝ｋａ）（但し、ｋ＝ｍ／ｎ）に分け、グルー
プ１ａの中央処理装置（以下、ＣＰＵと云う）１におい
て、例外事象が発生した場合について説明する。First, as an example, m central processing units (CPIJ) (
1 to m) is divided into groups of n units (la = ka) (k = m/n), and in the central processing unit (hereinafter referred to as CPU) 1 of group 1a, an exceptional event We will explain the case where this occurs.
（１）各回路の動作：
初期状態においては、ＣＰＵ（１）のＦｌａｇ−ｓｅｔ
＝’ｏ’＋ Ｐｌａｇ＝’ｏ’であって、グループ（１
ａ）の５ｔａｔｕｓ＝ ’Ｏ’である。(1) Operation of each circuit: In the initial state, the Flag-set of the CPU (1)
='o'+ Plug='o', and group (1
5tatus of a) = 'O'.
■ ここで、グループ（１ａ）のＣＰＵ （１）におい
て例外事象が発生すると、ＣＰＵ（１）のＦｌａｇ−ｓ
ｅｔ＝ ’ｌ’となる。■ Here, if an exception event occurs in CPU (1) of group (1a), Flag-s of CPU (1)
et='l'.
■ ＣＰＵ （１）のＦｌａｇ−ｓｅｔ＝ ’１’ に
より、該ＣＰＵ（１）のＦ１ａｇ＝ ’１’ ＋グルー
プ（１ａ）の５ｔａｔｕｓ（Ｉｓ）＝’ｌ’にセットさ
れる。(2) Flag-set='1' of CPU (1) sets F1ag='1' of CPU (1) + 5tatus(Is)='l' of group (1a).
（２）サービスプロセッサ（ＳＶＰ）での動作：初期状
態においては、ＣＰＵ （１）のＦｌａｇ−ｓｅｔ＝’
ｏ’、 Ｆｌａｇ＝ ’Ｏ°であって、グループ（１ａ
）の５ｔａｔｕｓ＝ ’Ｑ’であるが、サービスプロセ
ッサ（ＳＶＰ） ２は全てのグループ（ｌａ Ｎｋａ）
の５ｔａｔｕｓ（１ｓ＝ｋｓ）を順番に確認している。(2) Operation in the service processor (SVP): In the initial state, the CPU (1) Flag-set='
o', Flag='O°, and group (1a
), 5tatus = 'Q', but Service Processor (SVP) 2 is for all groups (la Nka)
5 statuses (1s=ks) are confirmed in order.
■ ここで、グループ（１ａ）のＣＰＵ （１）におい
て例外事象が発生する。(2) Here, an exception event occurs in CPU (1) of group (1a).
■ グループ（１ａ）の５ｔａｔｕｓ（ｉｓ）＝’ｌ’
を、検出部２０で検出して、グループ（Ｉａ）において
、例外事象が発生したことを認識し、処理部２１に通知
する。■ 5tatus (is) of group (1a) = 'l'
The detection unit 20 detects this, recognizes that an exceptional event has occurred in the group (Ia), and notifies the processing unit 21.
■ サービスプロセッサ（ＳＶＰ） ２の処理部２１に
おいては、マルチプレクサ（ＭＰＸ） ３に対して、グ
ループ（１ａ）の各中央処理装置（ＣＰＵ） （１〜ｎ
）のＦｌａｇ（１ｆ＝ｎｆ）を選択する為の選択信号（
ＧＳ）を送出し、該グループ（１ａ）の全てのＦｌａｇ
を確認する。■ In the processing unit 21 of the service processor (SVP) 2, each central processing unit (CPU) (1 to n
) selection signal (
GS) and sends all Flags of the group (1a).
Check.
■ そして、ＣＰＵ （１）のＦｌａｇ（ｉｆ）＝ ’
１’ を認識して、ＣＰＵ（１）において、例外事象が
発生したことを知る。■ And Flag(if) of CPU (1) = '
1', the CPU (1) knows that an exceptional event has occurred.
このように、本発明は、複数台のｃｐｕと、１台のサー
ビスプロセッサ（ＳＶＰ）を有し、該サービスプロセッ
サ（ＳＶＰ）が各ＣＰＵで発生した例外事象を処理する
計算機システムにおいて、該複数台のＣＰＵを、ある単
位台数（例えば、１０台）毎にグループ分けし、各グル
ープ毎に、グループ内で例外事象が発生したか否かを記
録するフラグ（Ｓｔａｔｕｓ）を設け、サービスプロセ
ッサ（ＳＶＰ）が該フラグ（Ｓｔａｔｕｓ）により、例
外事象の発生しているグループを検出したとき、そのグ
ループを構成している全てのｃｐｕの状Ｇ （Ｆｌａｇ
）を確認することにより、例外事象の発生したＣＰＵを
高速に検出するようにした所に特徴がある。As described above, the present invention provides a computer system having a plurality of CPUs and one service processor (SVP), in which the service processor (SVP) processes an exception event occurring in each CPU. CPUs are divided into groups by a certain number of units (for example, 10 units), and a flag (Status) is provided for each group to record whether or not an exception event has occurred within the group. When detects a group in which an exception event has occurred based on the flag (Status), the status G (Flag
), the CPU in which the exceptional event has occurred can be detected at high speed.
以上、詳細に説明したように、本発明の複数計算機シス
テムの例外事象検出方式は、複数台の中央処理装置（Ｃ
ＰＵ）と、例えば、１台のサービスプロセッサ（ＳＶＰ
）を有し、該サービスプロセッサ（ＳＶＰ）が中央処理
装置（ＣＰＵ）の例外事象を処理する計算機システムに
おいて、該サービスプロセッサ（ＳＶＰ）が例外事象の
発生した中央処理装置（ＣＰＵ’）を検出する際に、時
間を要することを解決する為、該複数台の中央処理装置
（ＣＰＵ）を、ある単位台数（例えば、ｎ台）毎の複数
グループに分け、そのグループ毎にグループ内で例外事
象が発生したか否かを記録する［フラグＪ （Ｓｔａｔ
ｕｓ）を設けるることにより、上記サービスプロセッサ
（ＳＶＰ）は、該［フラグＪ （Ｓｔａｔｕｓ）により
例外事象の発生しているグループを検出し、そのグルー
プを構成している全ての中央処理装置（ＣＰＵ）の状態
を確認して、該例外事象の発生した中央処理袋？１ｆＥ
（ＣＰＬＩ）を検出するようにしたものであるので、例
外事象の発生した中央処理装置（ＣＰＵ）を高速に検出
することができる効果がある。As explained in detail above, the exceptional event detection method for a multiple computer system of the present invention is applicable to multiple central processing units (C
For example, one service processor (SVP
), in which the service processor (SVP) processes an exception event of a central processing unit (CPU), the service processor (SVP) detects the central processing unit (CPU') in which the exception event has occurred. In order to solve the problem of time required, the plurality of central processing units (CPUs) are divided into groups of a certain number of units (for example, n units), and for each group, an exception event is detected within the group. [Flag J (Stat
By providing a flag J (Status), the service processor (SVP) can detect a group in which an exception event has occurred, and all central processing units (CPUs) constituting that group can ) Check the status of the central processing bag where the exception occurred? 1fE
(CPLI), the central processing unit (CPU) in which an exceptional event has occurred can be detected at high speed.
第１図は本発明の複数計算機システムにおける例外事象
検出方式の構成例を示した図。
第２図は従来の例外事象検出方式を説明する図。
である。
図面において、
１〜ＩＩ＋は中央処理袋Ｈ（ｃｐｕ） 。
１ａ〜ｋａはグループ。
１ｆ〜ｎｆ、又はＩＩＩｆはフラグ（Ｆｌａｇ）。
ｌ５−ｋｓはフラグ（Ｓｔａｔｕｓ）。
２はサービスプロセッサ（ＳＶＰ） 。
２０は検出部、２１は処理部。
３はマルチプレクサ（ＭＰＸ） 。
をそれぞれ示す。
ＣＰＬＩＣυ
事２ 圀FIG. 1 is a diagram showing an example of the configuration of an exceptional event detection method in a multiple computer system according to the present invention. FIG. 2 is a diagram illustrating a conventional exceptional event detection method. It is. In the drawings, 1 to II+ are central processing bags H (cpu). 1a-ka are groups. 1f to nf or IIIf are flags. l5-ks is a flag (Status). 2 is a service processor (SVP). 20 is a detection unit, and 21 is a processing unit. 3 is a multiplexer (MPX). are shown respectively. CPLICυ thing 2 圀
Claims (1)
置（２）とを有し、該外部装置（２）が上記複数台の中
央処理装置（ＣＰＵ）（１〜ｍ）の例外事象を処理する
計算機システムにおいて、 該複数台の中央処理装置（ＣＰＵ）（１〜ｍ）を、特定
の単位台数毎の複数個のグループ（１ａ〜ｋａ）に分け
ると共に、 各グループ（１ａ〜ｋａ）毎に、該グループ（１ａ〜ｋ
ａ）内に例外事象が発生したか否かを記録する「フラグ
」（１ｓ〜ｋｓ）を設け、 上記外部装置（２）は、上記「フラグ」（１ｓ〜ｋｓ）
により、例外事象の発生しているグループを検出し、そ
のグループを構成している全ての中央処理装置（ＣＰＵ
）（１〜ｎ）の状態を確認することにより、該例外事象
の発生した中央処理装置（ＣＰＵ）を検出することを特
徴とする複数計算機システムにおける例外事象検出方式
。[Claims] It has a plurality of central processing units (CPUs) (1 to m) and an external device (2), and the external device (2) is connected to the plurality of central processing units (CPUs) ( In a computer system that processes exception events (1 to m), the plurality of central processing units (CPUs) (1 to m) are divided into a plurality of groups (1a to ka) each having a specific number of units, and For each group (1a-ka), the group (1a-k
a) is provided with a "flag" (1s to ks) to record whether or not an exceptional event has occurred;
detects a group in which an exception has occurred, and all central processing units (CPUs) that make up that group are
) (1 to n) to detect a central processing unit (CPU) in which the exceptional event has occurred.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62006470A JPS63174143A (en) | 1987-01-14 | 1987-01-14 | System for detecting exceptional event in plural computers system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62006470A JPS63174143A (en) | 1987-01-14 | 1987-01-14 | System for detecting exceptional event in plural computers system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63174143A true JPS63174143A (en) | 1988-07-18 |
Family
ID=11639341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62006470A Pending JPS63174143A (en) | 1987-01-14 | 1987-01-14 | System for detecting exceptional event in plural computers system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63174143A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2434668A (en) * | 2006-01-25 | 2007-08-01 | Nec Corp | A method of using a monitoring circuit to identify changes in status between two alarm signals |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6115239A (en) * | 1984-06-30 | 1986-01-23 | Oki Electric Ind Co Ltd | Processor diagnosis system |
-
1987
- 1987-01-14 JP JP62006470A patent/JPS63174143A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6115239A (en) * | 1984-06-30 | 1986-01-23 | Oki Electric Ind Co Ltd | Processor diagnosis system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2434668A (en) * | 2006-01-25 | 2007-08-01 | Nec Corp | A method of using a monitoring circuit to identify changes in status between two alarm signals |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7380245B1 (en) | Technique for detecting corruption associated with a stack in a storage device | |
| US3964055A (en) | Data processing system employing one of a plurality of identical processors as a controller | |
| EP0125797A1 (en) | Interrupt signal handling apparatus | |
| JPS63174143A (en) | System for detecting exceptional event in plural computers system | |
| EP0452080B1 (en) | System for controlling restoration from failure in a queue structure of control data | |
| EP0445799B1 (en) | Fault recovery processing for supercomputer | |
| JPS5810258A (en) | Configuration controller for computer system | |
| EP1662396A2 (en) | Hardware error control method in an instruction control apparatus having an instruction processing suspension unit | |
| JPS6112580B2 (en) | ||
| JPH113293A (en) | Computer system | |
| JPS6260019A (en) | Information processor | |
| JP3009504B2 (en) | Fault-tolerant computer systems | |
| JPS5827538B2 (en) | Mutual monitoring method | |
| JPH0652014A (en) | System-down avoiding system | |
| JPS59170951A (en) | Electronic apparatus | |
| JPH01310422A (en) | Resetting circuit for microcomputer | |
| JPS63100563A (en) | Faulty processor detecting system | |
| JPH01200441A (en) | Mutual monitoring method among plural processors | |
| JPS6311702B2 (en) | ||
| JPH0318942A (en) | Computer runaway detecting circuit | |
| JPS60195649A (en) | Error reporting system of microprogram-controlled type data processor | |
| JPH02214413A (en) | System for monitoring digital protective relay | |
| JPS61135293A (en) | Remote supervisory control system | |
| JPH04195455A (en) | System abnormality reporting system | |
| JPH0469744A (en) | Runaway detector for microcomputer |