JPS6222156A - Program execution state supervisory system - Google Patents

Program execution state supervisory system

Info

Publication number
JPS6222156A
JPS6222156A JP60160482A JP16048285A JPS6222156A JP S6222156 A JPS6222156 A JP S6222156A JP 60160482 A JP60160482 A JP 60160482A JP 16048285 A JP16048285 A JP 16048285A JP S6222156 A JPS6222156 A JP S6222156A
Authority
JP
Japan
Prior art keywords
processing unit
monitor program
interrupt
execution state
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60160482A
Other languages
Japanese (ja)
Inventor
Hajime Takagi
一 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60160482A priority Critical patent/JPS6222156A/en
Publication of JPS6222156A publication Critical patent/JPS6222156A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

PURPOSE:To detect the abnormality of execution state of a monitor program by reading a value written on a system table to compare it with a value read precedingly for decision. CONSTITUTION:The monitor program operated on an arithmetic processing unit 2 writes a present time of a clock 21 on an area 12-1 in a system table 12 at every reception of interruption. Thus, the time in the area 12-1 is updated at each reception of interruption. On the other hand, a diagnosing device 4 reads the content of the area 12-1 and stores it and then compares the present content with the preceding content. When the result of comparison is coincident, it is decided that the execution state of the monitor program is abnormal. Even when an inerruption reception number counter is provided in place of the clock, the similar effect is attained.

Description

【発明の詳細な説明】 発明の目的 産業上の利用分野 本発明は、電子計算機システムなどのデータ処理システ
ムが正常に動作しているかどうかを監視するプログラム
実行状態監視方式に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a program execution state monitoring method for monitoring whether a data processing system such as a computer system is operating normally.

従来の技術 電子計算機システムなどのデータ処理システムでは、こ
れが正常に動作しているかどうかを監視するための診断
処理装置を、主記憶装置と中央処理装置を連ねる共通の
システムバスに接続したものがある。
Conventional technologyIn some data processing systems, such as computer systems, a diagnostic processing unit is connected to a common system bus that connects the main memory and central processing unit to monitor whether the system is operating normally. .

従来、診断処理装置が中央処理装置上で走行するモニタ
プログラムの実行状態を監視する方式の一つとして、診
断処理装置が、中央処理装置を構成している各サブプロ
セッサの動作を、ステータスレジスタの内容を読取った
り、通信メツセージを送出してその応答メツセージを確
認するなどにより、直接監視するというものがある。
Conventionally, as one method for a diagnostic processing unit to monitor the execution status of a monitor program running on a central processing unit, the diagnostic processing unit records the operation of each subprocessor that makes up the central processing unit in a status register. There is direct monitoring, such as by reading the contents or by sending communication messages and checking the response messages.

発明が解決しようとする問題点 上記従来の監視方式では、各サブプロセッサが正常に動
作していても中央処理装置上で走行するモニタプログラ
ム自身が停止したり異常ループに入ってしまっているよ
うな異常を発見できないという問題がある。
Problems to be Solved by the Invention In the conventional monitoring method described above, even if each sub-processor is operating normally, the monitor program itself running on the central processing unit may have stopped or entered an abnormal loop. The problem is that abnormalities cannot be detected.

特に、中央処理装置がマイクロプログラム制御の複数の
サブプロセッサから構成される最近のデータ処理システ
ムにおいては、中央処理装置上で走行するモニタプログ
ラムがストールしているのか中央処理装置を構成する各
サブプロセッサを制御するマイクロプログラムがストー
ルしているのかを切り分けることは、障害解析上重要な
課題となりつつある。
In particular, in recent data processing systems where the central processing unit is composed of multiple microprogram-controlled subprocessors, each subprocessor that makes up the central processing unit Isolating whether the microprogram controlling the system is stalling is becoming an important problem in failure analysis.

発明の構成 問題点を解決するための手段 上記従来技術の問題点を解決する本発明のプログラム実
行状態監視方式は、中央処理装置上で走行するモニタプ
ログラムが、割込みを受付けるたびに主記憶装置中の固
定領域に設定されているシステムテーブル領域に書込ん
でおいた刻時計の値又は割込み受付は回数を更新し、診
断処理装置は所定時間毎に上記システムテーブル内に書
込まれている値を読出して前回読出した値と比較し、こ
の比較結果が一致した場合にはモニタプログラムの実行
状態が異常であると判定することにより、中央処理装置
上で走行するモニタプログラムがストール状態となった
ことを直ちに発見できるように構成されている。
Structure of the Invention Means for Solving the Problems The program execution state monitoring method of the present invention which solves the problems of the prior art described above has a system in which a monitor program running on a central processing unit updates data in the main memory every time it receives an interrupt. The clock value written in the system table area set in the fixed area of The value is read and compared with the previously read value, and if the comparison results match, it is determined that the execution state of the monitor program is abnormal, thereby indicating that the monitor program running on the central processing unit has stalled. It is structured so that it can be discovered immediately.

以下、本発明の作用を実施例と共に詳細に説明する。Hereinafter, the operation of the present invention will be explained in detail together with examples.

実施例 第1図は本発明の一実施例が通用されるデータ処理シス
テムの構成を示すブロック図である。
Embodiment FIG. 1 is a block diagram showing the configuration of a data processing system in which an embodiment of the present invention is applied.

このデータ処理システムは、共通のシステム情報10に
よって相互接続される主記憶装置lと、演算処理装置2
及び入出力制御装置 れる中央処理装置と、診断処理装置4とを備え、中央処
理装置を構成する入出力制御装置3には周辺装置5−1
.5−2が接続されている。また、演算処理装置2は、
モニタプログラムによって設定、読出しが行われる刻時
計21を備えている。
This data processing system includes a main storage device 1 and an arithmetic processing device 2 that are interconnected by common system information 10.
The input/output control device 3, which constitutes the central processing unit, has a peripheral device 5-1.
.. 5-2 is connected. Further, the arithmetic processing device 2
It is equipped with a clock 21 that is set and read by a monitor program.

第1図の診断処理装置4は、第2図に示すように、演算
機能を持つマイクロプログラム実行制御部41と、マイ
クロプログラム実行における作業領域として使用される
ローカルメモリ42と、マイクロプログラムで割込み発
生時間間隔が設定され、この設定時間間隔ごとにマイク
ロプログラム実行制御部41に対し割込みを発生するタ
イマ43とを備えている。診断処理装置4は、更に、主
記憶袋W1に対する書込み、読取り動作や、各サブプロ
セッサとしての演算処理装置2と入出力制御装置3対す
る通信信号を発生するシステムバス制御部44を備えて
いる。
As shown in FIG. 2, the diagnostic processing device 4 in FIG. A timer 43 is provided for setting a time interval and generating an interrupt to the microprogram execution control unit 41 at each set time interval. The diagnostic processing device 4 further includes a system bus control section 44 that performs write and read operations on the main memory bag W1 and generates communication signals for the arithmetic processing device 2 and the input/output control device 3 as each sub-processor.

第1図の主記憶装置1内には、第3図に例示するように
、システムエリア内にプロセッサ間通信酸されている。
In the main memory 1 of FIG. 1, an inter-processor communication system is provided in a system area, as illustrated in FIG.

プロセッサ間通信メールボックス11は、このデータ処
理システムを構成する各サブプロセッサである演算処理
袋W2.入出力制御装置3及び診断処理装置4が、相互
間通信のための各種の送/受信情報が設定される主記憶
固定領域である。
The inter-processor communication mailbox 11 is connected to arithmetic processing bags W2. The input/output control device 3 and the diagnostic processing device 4 are main memory fixed areas in which various types of transmission/reception information for mutual communication are set.

システムテーブル12には、演算処理装置2上でで走行
するモニタプログラムが、システム情報を格納し、参照
するためのテーブルであり、これは主記憶固定領域に設
定されている。本実施例においては、モニタプログラム
が割込み受付けのたびに、演算処理装置2の管理下にあ
る刻時計21の値が読出され、システムテーブル内の刻
時計値領域12−1に書込まれる。
The system table 12 is a table for storing and referencing system information by a monitor program running on the arithmetic processing unit 2, and is set in a main memory fixed area. In this embodiment, each time the monitor program accepts an interrupt, the value of the clock 21 under the control of the arithmetic processing unit 2 is read and written to the clock value area 12-1 in the system table.

演算処理装置2は、主記憶装置1内のソフトウェア命令
を読出して実行する。演算処理装置2は、読出したソフ
トウェア命令が入出力命令である場合には、プロセッサ
間通信メールボックス11を介して入出力制御装置3に
対する入出力命令を発行する。演算処理装置2は、入出
力制御装置3から入出力動作の終了割り込みを受けると
、モニタプログラムに割込みをかける。
Arithmetic processing unit 2 reads and executes software instructions in main memory 1 . If the read software instruction is an input/output instruction, the arithmetic processing device 2 issues the input/output instruction to the input/output control device 3 via the interprocessor communication mailbox 11 . When the arithmetic processing unit 2 receives an input/output operation end interrupt from the input/output control unit 3, it interrupts the monitor program.

演算処理装置2は、実行中のハードウェア命令でプログ
ラムエラーが発生した場合や、管理下の刻時計21から
所定周期の割込みを受けた場合にも、モニタプログラム
にプログラム割込みかけたり、あるいはモニタプログラ
ムからの要求に応じて刻時計21の現在値をシステムテ
ーブル12内の書込み領域12−1に書込むなどシステ
ム制御プロセッサの役割も担当する。
The arithmetic processing unit 2 also issues a program interrupt to the monitor program when a program error occurs in a hardware instruction being executed or receives an interrupt at a predetermined period from the clock 21 under management. It also plays the role of a system control processor, such as writing the current value of the clock 21 into the write area 12-1 in the system table 12 in response to requests from the processor.

次に、診断処理装置4が演算処理装置2や入出力制御装
置3上で走行するマイクロプログラムの実行状態と、中
央処理装置2で走行するモニタプログラムの実行状態と
を監視し、プログラムストールがいずれの側のプログラ
ムで生じたかを弁別する方法について述べる。
Next, the diagnostic processing unit 4 monitors the execution status of the microprogram running on the arithmetic processing unit 2 and the input/output control unit 3, and the execution status of the monitor program running on the central processing unit 2, and determines when the program stalls. This section describes how to distinguish whether the problem occurred in the program on the side of the program.

診断処理装置4のマイクロプログラム実行制御部41は
、タイマ43から0秒ごとに発生する割込みを受けると
、システムバスlOを介して主記憶装置1内のプロセッ
サ間通信メールボックス11に応答要求メツセージを書
込むと共に、演算処理装置2と入出力制御装置3にプロ
セッサコールの割込み信号を発信することを、システム
バス制御部44に指令する。
When the microprogram execution control unit 41 of the diagnostic processing device 4 receives an interrupt generated every 0 seconds from the timer 43, it sends a response request message to the interprocessor communication mailbox 11 in the main storage device 1 via the system bus IO. At the same time, it instructs the system bus control unit 44 to send a processor call interrupt signal to the arithmetic processing unit 2 and input/output control unit 3.

診断処理装置4からのプロセッサコール割込み信号を識
別した演算処理装置2と入出力制御装置3のマイクロプ
ログラム実行制御部は、システムバス10を介してプロ
セッサ間通信メールボックス11内の要求メツセージエ
リアのメツセージを読み取り、これが応答要求メツセー
ジであることを認識すると、プロセッサ間通信メールボ
ックス11内の応答メツセージエリアに応答メツセージ
を書込み、応答要求のプロセッサコールに対する処理を
終了する。
The microprogram execution control units of the arithmetic processing unit 2 and the input/output control unit 3 that have identified the processor call interrupt signal from the diagnostic processing unit 4 transmit the message in the request message area in the interprocessor communication mailbox 11 via the system bus 10. When it reads and recognizes that this is a response request message, it writes the response message in the response message area in the interprocessor communication mailbox 11, and ends the processing for the response request processor call.

演算処理装置2上で動作するモニタプログラムは、前述
した入出力制御装置3からの入出力割込み、刻時計21
からのタイマ割込み、演算処理装置2上で動作するソフ
トウェアプログラムで発生するプログラム割込みなど、
モニタプログラムに対して発生する各種の割込みを受付
けるたびに、刻時計21の現在時刻値をシステムテーブ
ル12内の刻時計値書込みエリア12−1に書込む。
The monitor program running on the arithmetic processing unit 2 receives input/output interrupts from the input/output control unit 3 and clock 21 as described above.
timer interrupts from , program interrupts generated by software programs running on the processing unit 2, etc.
Every time various interrupts occurring to the monitor program are accepted, the current time value of the clock 21 is written into the clock value writing area 12-1 in the system table 12.

本実施例のプログラム実行状態監視方式においては、モ
ニタプログラムに対して入出力割込み、プログラム割込
みなどが発生しない場合でも、刻時計21からt秒間隔
でモニタプログラムに対する割込みが発生し、刻時計2
1の現在時刻りが書込みエリア12−1に書込みまれる
In the program execution status monitoring method of this embodiment, even if no input/output interrupt or program interrupt occurs to the monitor program, an interrupt to the monitor program occurs at intervals of t seconds from the clock 21, and the clock 2
The current time of 1 is written into the write area 12-1.

診断処理装置4のマイクロプログラム実行制御部41は
、演算処理装置2や入出力制御装置3に応答要求メツセ
ージを送信し、m秒後にプロセッサ間通信メールボック
ス11内に各プロセッサ対応に設定されている応答メツ
セージエリアを参照する。
The microprogram execution control unit 41 of the diagnostic processing device 4 sends a response request message to the arithmetic processing device 2 and the input/output control device 3, and after m seconds, the microprogram execution control unit 41 sends a message corresponding to each processor in the interprocessor communication mailbox 11. Refer to the response message area.

この参照の結果、応答メツセージが書込まれていること
を診断処理装置4のマイクロプログラム実行制御部41
が認識すると、診断処理装置4は演算処理装置2のマイ
クロプログラム実行状態は正常であると判断し、次にモ
ニタプログラムの実行状態を判定するためにシステムテ
ーブル12内のエリア12−1の内容を読み取る。
As a result of this reference, the microprogram execution control unit 41 of the diagnostic processing device 4 confirms that the response message has been written.
, the diagnostic processing unit 4 determines that the microprogram execution status of the arithmetic processing unit 2 is normal, and then reads the contents of area 12-1 in the system table 12 to determine the execution status of the monitor program. read.

診断処理装置4のマイクロプログラム実行制御部41が
エリア12−1内の、刻時値を読み取る間隔は、n+m
秒間隔でありこの間隔はモニタプログラムに対するタイ
マ割込み間隔を秒より大きくなるように設定されている
。従って、診断処理袋W4のマイクロプログラム実行制
御部41が読み取った刻時計値りと、n+m秒前に読み
取られて診断処理装置4のローカルメモリ42にセント
されている前回の刻時計値が等しいということは、演算
処理装置2と入出力制御装置3のマイクロプログラム実
行状態は正常であるのにもかかわらずモニタプログラム
が一度も割込みを受は付けていない異常状、態であるこ
とを意味する。診断処理装置4のマイクロプログラム実
行制御部41が、この状態を識別すると、モニタプログ
ラムの実行状態異常を報告するための処理を行う。
The interval at which the microprogram execution control unit 41 of the diagnostic processing device 4 reads the clock value in the area 12-1 is n+m.
This interval is set in seconds so that the timer interrupt interval for the monitor program is greater than seconds. Therefore, the clock value read by the microprogram execution control unit 41 of the diagnostic processing bag W4 is equal to the previous clock value read n+m seconds ago and stored in the local memory 42 of the diagnostic processing device 4. This means that although the microprogram execution states of the arithmetic processing unit 2 and the input/output control unit 3 are normal, the monitor program is in an abnormal state in which it has never received an interrupt. When the microprogram execution control unit 41 of the diagnostic processing device 4 identifies this state, it performs processing to report an abnormality in the execution state of the monitor program.

以上、モニタプログラムが割込みを受付けるたびに刻時
計値を更新する構成を例示したが、割込み受付は回数カ
ウンタを設置し、そのカウント値を更新する構成であっ
てもよい。
Although the configuration has been exemplified above in which the clock value is updated each time the monitor program receives an interrupt, a configuration may also be adopted in which a counter is provided for accepting an interrupt and the count value thereof is updated.

発明の詳細 な説明したように本発明のプログラム実行状態監視方式
は、モニタプログラムが割込みを受け付けるたびに刻時
計値等を更新し、診断処理装置から所定周期でその刻時
計値等の更新状況を監視する構成であるから、モニタプ
ログラムの実行状態の異常を検出できる。
As described in detail, the program execution status monitoring method of the present invention updates the clock value, etc. every time the monitor program receives an interrupt, and receives the update status of the clock value, etc. from the diagnostic processing device at a predetermined period. Since it has a monitoring configuration, abnormalities in the execution state of the monitor program can be detected.

従って、従来のサブプロセッサの異常検出方式と併用す
ることにより、両者の異常の切り分けを迅速・確実に行
うことができる。
Therefore, by using this method in combination with the conventional sub-processor abnormality detection method, it is possible to quickly and reliably separate the abnormalities between the two.

すなわち、データ処理システムの利用者は、ストール状
態が中央処理装置の障害によるものなのかプログラム上
の論理的不具合によるものなのかを容易に判別でき、従
来問題発生から解決まで長時間を要していたこの種の問
題を迅速・確実に解決することができる。
In other words, users of data processing systems can easily determine whether a stalled state is due to a failure in the central processing unit or a logical defect in the program, which would previously take a long time to resolve from the time the problem occurred. This type of problem can be solved quickly and reliably.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例が適用されるデータ処理シス
テムの構成の一例を示すブロック図、第2図は第1図の
診断処理装置4の構成の一例を示すブロック図、第3図
は第1図の主記憶装置1上のマツピングの一例を示す図
である。 1・・主記憶装置、2・・中央処理装置を構成する演算
処理装置、3・・中央処理装置を構成する入出力制御装
置、4・・診断処理装置、10・・システムバス。
FIG. 1 is a block diagram showing an example of the configuration of a data processing system to which an embodiment of the present invention is applied, FIG. 2 is a block diagram showing an example of the configuration of the diagnostic processing device 4 of FIG. 1, and FIG. 1 is a diagram showing an example of mapping on the main storage device 1 of FIG. 1. FIG. 1. Main storage device, 2. Arithmetic processing unit constituting the central processing unit, 3. Input/output control device constituting the central processing unit, 4. Diagnosis processing device, 10. System bus.

Claims (1)

【特許請求の範囲】 共通のシステムバスを介して接続される主記憶装置、中
央処理装置及び診断処理装置を備えたデータ処理システ
ムにおいて、 前記中央処理装置上で走行するモニタプログラムは割込
みを受付けるたびに前記主記憶装置中の固定領域に設定
されているシステムテーブル領域に書込んでおいた刻時
計の値又は割込み受付け回数を更新し、 前記診断処理装置は所定周期で前記システムテーブル内
に書込まれている値を読出して前回読出した値と比較し
、この比較結果が一致した場合には前記モニタプログラ
ムの実行状態が異常であると判定することを特徴とする
プログラム実行状態監視方式。
[Claims] In a data processing system including a main memory, a central processing unit, and a diagnostic processing unit that are connected via a common system bus, a monitor program running on the central processing unit receives an interrupt every time it receives an interrupt. update the clock value or the number of interrupt receptions written in a system table area set in a fixed area in the main storage device, and the diagnostic processing device writes in the system table at a predetermined period. A method for monitoring a program execution state, characterized in that the value stored in the monitor program is read out and compared with the value read last time, and if the comparison results match, it is determined that the execution state of the monitor program is abnormal.
JP60160482A 1985-07-20 1985-07-20 Program execution state supervisory system Pending JPS6222156A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60160482A JPS6222156A (en) 1985-07-20 1985-07-20 Program execution state supervisory system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60160482A JPS6222156A (en) 1985-07-20 1985-07-20 Program execution state supervisory system

Publications (1)

Publication Number Publication Date
JPS6222156A true JPS6222156A (en) 1987-01-30

Family

ID=15715900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60160482A Pending JPS6222156A (en) 1985-07-20 1985-07-20 Program execution state supervisory system

Country Status (1)

Country Link
JP (1) JPS6222156A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0290885U (en) * 1988-12-29 1990-07-18

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0290885U (en) * 1988-12-29 1990-07-18

Similar Documents

Publication Publication Date Title
US4392208A (en) Data processing system and diagnostic unit
EP0423773A2 (en) Emergency resumption processing apparatus for an information processing system
JPS6222156A (en) Program execution state supervisory system
JPH02132528A (en) Duplex processor
JPH02132529A (en) Automatic monitor switch controller
JPS6112580B2 (en)
JPS6146543A (en) Fault processing system of transfer device
JPS63224446A (en) Communication system
JPH06342387A (en) Fault information gathering system of information processor
JP2679575B2 (en) I / O channel fault handling system
JPH04153810A (en) Abnormality processing system
JPS60134942A (en) Backup system for abnormal state
JPH0754947B2 (en) Standby system monitoring method
JPS62221043A (en) Monitor circuit for logical unit
JPS62106564A (en) Using/spare processor switching control system for information processing system
JPH01134637A (en) Supervising system for information in stall processing system
JPH0523456B2 (en)
JPH02136935A (en) Self-diagnostic system for microprogram controller
JPH0395634A (en) Restart control system for computer system
JPS61135293A (en) Remote supervisory control system
JPS6112585B2 (en)
JPH07249014A (en) Multiprocessor system and terminal controller
JPH0797327B2 (en) Failure detection method
JPH022180B2 (en)
JPH0341528A (en) Diagnostic device in computer