JPS61150027A - シリアルプリンタのタイマ−回路診断方式 - Google Patents
シリアルプリンタのタイマ−回路診断方式Info
- Publication number
- JPS61150027A JPS61150027A JP59278037A JP27803784A JPS61150027A JP S61150027 A JPS61150027 A JP S61150027A JP 59278037 A JP59278037 A JP 59278037A JP 27803784 A JP27803784 A JP 27803784A JP S61150027 A JPS61150027 A JP S61150027A
- Authority
- JP
- Japan
- Prior art keywords
- timer circuit
- program
- timer
- interruption
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロプログラム制御方式のシリアルプリ
ンタ装置の制御回路のうちのタイマー回路の診断を、前
記マイクロプログラム制御により行うタイマー回路診断
方式に関する。
ンタ装置の制御回路のうちのタイマー回路の診断を、前
記マイクロプログラム制御により行うタイマー回路診断
方式に関する。
従来、マイクロプログラム制御方式のシリアルプリンタ
装置は、はとんどのものが複数個のタイマー回路を使用
している。そのタイマー回路は、シリアルプリンタを制
御するのに必須であり心臓部でもあるが、タイマー回路
の故障チェックがなされていない。
装置は、はとんどのものが複数個のタイマー回路を使用
している。そのタイマー回路は、シリアルプリンタを制
御するのに必須であり心臓部でもあるが、タイマー回路
の故障チェックがなされていない。
上述したシリアルプリンタ装置は、タイマー回路の故障
チェックがなされていない為に、タイツ−回路の故障は
シリアルプリンタ装置の動作に致命的不良を起こすとい
う欠点がある。またシリアルプリンタの故障原因をたや
すく発見できないという欠点がある。
チェックがなされていない為に、タイツ−回路の故障は
シリアルプリンタ装置の動作に致命的不良を起こすとい
う欠点がある。またシリアルプリンタの故障原因をたや
すく発見できないという欠点がある。
本発明のシリアルプリンタのタイマー回路診断方式は、
複数個のタイマー回路と、このタイマー回路のそれぞれ
に応答する複数個の割込処理ルーチンプログラム部と、
割込処理ルーチンプログラム部の動作をモニタするモニ
タプログラム部と、ランダムアクセスメモリから成るタ
イムアツプカウンタから構成されるマイクロプログラム
制御回路を有している。
複数個のタイマー回路と、このタイマー回路のそれぞれ
に応答する複数個の割込処理ルーチンプログラム部と、
割込処理ルーチンプログラム部の動作をモニタするモニ
タプログラム部と、ランダムアクセスメモリから成るタ
イムアツプカウンタから構成されるマイクロプログラム
制御回路を有している。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図であり、タ
イマー回路１およびタイマー回路２はそれぞれ、タイマ
ーデータ転送ライン８，９によりモニタプログラム部と
、タイムアツプ割込信号１０゜１１により割込処理ルー
チンプログラム３，４に結合されている。モニタプログ
ラム部５はタイムアツプカウンタ６と割込順序検出プロ
グラム７と結合されている。
イマー回路１およびタイマー回路２はそれぞれ、タイマ
ーデータ転送ライン８，９によりモニタプログラム部と
、タイムアツプ割込信号１０゜１１により割込処理ルー
チンプログラム３，４に結合されている。モニタプログ
ラム部５はタイムアツプカウンタ６と割込順序検出プロ
グラム７と結合されている。
第２図はタイマー回路１，２の動作診断手順を示したフ
ローチャートであり、ＴＩ ＩＮＴは割込処理ルーチン
プログラム３．’Ｉ’２ＩＮＴは割込処理ルーチンプロ
グラム４に相当し、それぞれ割込順序検出７０機能を果
してエラー検出する。５ＴＡＲＴから始まりＥＸＩＴに
終るフローは、モニタプログラム５とタイムアツプカウ
ンタ６０機能を有し、エラー検出する。
ローチャートであり、ＴＩ ＩＮＴは割込処理ルーチン
プログラム３．’Ｉ’２ＩＮＴは割込処理ルーチンプロ
グラム４に相当し、それぞれ割込順序検出７０機能を果
してエラー検出する。５ＴＡＲＴから始まりＥＸＩＴに
終るフローは、モニタプログラム５とタイムアツプカウ
ンタ６０機能を有し、エラー検出する。
第３図はフローチャートの補助説明の為のタイムチャー
トでありＴＩ、Ｔ２はそれぞれタイマー回路１．タイマ
ー回路２の動作オン／オフを示す。
トでありＴＩ、Ｔ２はそれぞれタイマー回路１．タイマ
ー回路２の動作オン／オフを示す。
第２図によりタイマー回路１およびタイマー回路２の診
断方法手順を説明する。同一のタイマー値をそれぞれの
タイマー回路１およびタイマー回路２にセットし、タイ
マーをスタートさせる。タイマー回路１およびタイマー
回路２は、同一タイミングでタイマー値をカウントダウ
ンさせカウントアツプでタイムアツプ割込信号１０．１
１を発生する。タイマー値のセット順序は２通り設け、
タイマー回路１ヘセツト後にタイマー回路２にセットす
る場合とその逆のタイマー回路２にセット後にタイマー
回路１にセットする場合がある。前者の場合はＣＡＳＥ
Ａであり後者はＣＡＳＥＢである。
断方法手順を説明する。同一のタイマー値をそれぞれの
タイマー回路１およびタイマー回路２にセットし、タイ
マーをスタートさせる。タイマー回路１およびタイマー
回路２は、同一タイミングでタイマー値をカウントダウ
ンさせカウントアツプでタイムアツプ割込信号１０．１
１を発生する。タイマー値のセット順序は２通り設け、
タイマー回路１ヘセツト後にタイマー回路２にセットす
る場合とその逆のタイマー回路２にセット後にタイマー
回路１にセットする場合がある。前者の場合はＣＡＳＥ
Ａであり後者はＣＡＳＥＢである。
ＣＡＳＥＡとＣＡＳＥＢは交互に生じる様にプログラミ
ングされている。−例としてＣＡＳＥＡについて言えば
、タイムアツプ割込信号１０と１１の発生順序は、タイ
マー回路１および２が正常動作し【いれば、まずタイム
アツプ割込信号１０が発生し、ついでタイムアツプ割込
信号１１が発生するはずであり、Ｔ１工ＮＴまたはＴ２
ＩＮＴプログラムによりその割込信号発生順序がチェッ
クされている。
ングされている。−例としてＣＡＳＥＡについて言えば
、タイムアツプ割込信号１０と１１の発生順序は、タイ
マー回路１および２が正常動作し【いれば、まずタイム
アツプ割込信号１０が発生し、ついでタイムアツプ割込
信号１１が発生するはずであり、Ｔ１工ＮＴまたはＴ２
ＩＮＴプログラムによりその割込信号発生順序がチェッ
クされている。
ＣＡＳＥＢについては、逆の割込信号発生順序がチェッ
クされている。またどちらかのタイマー機能が停止して
いるかどうかのチェックは、一定時間内に両タイムアツ
プ割込信号１０．１１が発生するかどうかをモニタプロ
グラム５とタイムアツプカウンタ６により判定される。
クされている。またどちらかのタイマー機能が停止して
いるかどうかのチェックは、一定時間内に両タイムアツ
プ割込信号１０．１１が発生するかどうかをモニタプロ
グラム５とタイムアツプカウンタ６により判定される。
以上説明した様に本発明は、２以上のタイマー回路を使
用したマイクロプログラム制御方式の装置の、そのタイ
マー回路の診断を、そのマイクロプログラム制御のもと
で、タイムアツプ割込信号の有無またはタイムアツプ割
込信号の発生順序を検出するプログラム部を構成するこ
とで可能とする効果がある。割込信号の有無によるチェ
ックはいずれかのタイマー回路が発生に動作しないのを
検出する効果があり、タイムアツプ割込信号の発生順序
によるチェックは、タイマー回路は一応オン／オフ動作
をしているが動作時間に狂いがある場合を検出する効果
がある。
用したマイクロプログラム制御方式の装置の、そのタイ
マー回路の診断を、そのマイクロプログラム制御のもと
で、タイムアツプ割込信号の有無またはタイムアツプ割
込信号の発生順序を検出するプログラム部を構成するこ
とで可能とする効果がある。割込信号の有無によるチェ
ックはいずれかのタイマー回路が発生に動作しないのを
検出する効果があり、タイムアツプ割込信号の発生順序
によるチェックは、タイマー回路は一応オン／オフ動作
をしているが動作時間に狂いがある場合を検出する効果
がある。
第１図は本発明のブロック図、第２図は第１図の動作フ
ローチャートである。 １・・°・・・タイマー回路１．２・・・・・・タイマ
ー回路２．３・・・・・・割込処理ルーチンプログラム
１．４・・・・・・割込処理ルーチンプログラム２．５
・・・・・・モニタプログラム部、６・・・・・・タイ
ムアツプカウンタ、７・・・・・・割込順序検出プログ
ラム、８・・・・・・タイマー回路１へのタイマーデー
タ、９・・・・・・タイマー回路２へのタイマーデータ
、１０・・・・・・タイマー回路からのタイムアツプ割
込信号、１１・・・・・・タイマー回路２からのタイム
アツプ割込信号、１２・・・・・・割込順序検出プログ
ラムによるエラー検出信号、１３・・・・・・タイムア
ツプカウンタによるエラー検出信号。 第３図は第２図の補足用タイムチャートである。 メー施Ａ菱植フ′°口′・ソ７βｄ 第１図
ローチャートである。 １・・°・・・タイマー回路１．２・・・・・・タイマ
ー回路２．３・・・・・・割込処理ルーチンプログラム
１．４・・・・・・割込処理ルーチンプログラム２．５
・・・・・・モニタプログラム部、６・・・・・・タイ
ムアツプカウンタ、７・・・・・・割込順序検出プログ
ラム、８・・・・・・タイマー回路１へのタイマーデー
タ、９・・・・・・タイマー回路２へのタイマーデータ
、１０・・・・・・タイマー回路からのタイムアツプ割
込信号、１１・・・・・・タイマー回路２からのタイム
アツプ割込信号、１２・・・・・・割込順序検出プログ
ラムによるエラー検出信号、１３・・・・・・タイムア
ツプカウンタによるエラー検出信号。 第３図は第２図の補足用タイムチャートである。 メー施Ａ菱植フ′°口′・ソ７βｄ 第１図
Claims (1)
- マイクロプログラム制御方式のシリアルプリンタ装置に
おいて、シリアルプリンタの動作制御の為の複数個のタ
イマー回路と、前記複数個のタイマー回路の出力に応答
する複数個の割込処理ルーチンプログラム部と、割込処
理ルーチンプログラム部の動作をモニタするモニタプロ
グラム部とタイムアップカウンタから成るマイクロプロ
グラム制御回路を有し、タイムアップカウンタおよび複
数個の割込処理ルーチンにより前記複数個のタイマー回
路のそれぞれの動作診断を行う事を特徴とするシリアル
プリンタのタイマー回路診断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59278037A JPS61150027A (ja) | 1984-12-25 | 1984-12-25 | シリアルプリンタのタイマ−回路診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59278037A JPS61150027A (ja) | 1984-12-25 | 1984-12-25 | シリアルプリンタのタイマ−回路診断方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61150027A true JPS61150027A (ja) | 1986-07-08 |
Family
ID=17591764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59278037A Pending JPS61150027A (ja) | 1984-12-25 | 1984-12-25 | シリアルプリンタのタイマ−回路診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61150027A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100503796B1 (ko) * | 2003-06-05 | 2005-07-26 | 삼성전자주식회사 | 액세스 대기신호 오류 검출방법 및 장치 |
-
1984
- 1984-12-25 JP JP59278037A patent/JPS61150027A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100503796B1 (ko) * | 2003-06-05 | 2005-07-26 | 삼성전자주식회사 | 액세스 대기신호 오류 검출방법 및 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5491787A (en) | Fault tolerant digital computer system having two processors which periodically alternate as master and slave | |
| EP0201356B1 (en) | High level self-checking intelligent i/o controller | |
| JPS61150027A (ja) | シリアルプリンタのタイマ−回路診断方式 | |
| JPH0261755A (ja) | ２台のプロセッサを有するコンピュータシステムを監視する装置 | |
| JP2557990B2 (ja) | 二重系切換装置 | |
| JPH1115661A (ja) | Ｃｐｕの自己診断方法 | |
| JPS6155759A (ja) | インタフエ−ス制御装置 | |
| JPS6128146B2 (ja) | ||
| JPS6091415A (ja) | デイジタル制御装置 | |
| JPS6277655A (ja) | プログラマブルコントロ−ラの基板故障診断回路 | |
| JPS58137062A (ja) | ハングアツプ検出方式 | |
| JP2990008B2 (ja) | プロセッサの自己診断方式 | |
| JP2836084B2 (ja) | 計算機の検査装置 | |
| JPH01292562A (ja) | マルチｃｐｕシステム | |
| JPS6111859A (ja) | 異常検出装置 | |
| JP2749994B2 (ja) | 数値制御装置 | |
| JPS6288047A (ja) | インタフエ−ス制御装置 | |
| JPS6252639A (ja) | マイクロプロセツサシステムのセルフチエツク方式 | |
| JPS62214446A (ja) | インタフエ−ス診断装置 | |
| JPS63220333A (ja) | 情報処理装置 | |
| JPS60195649A (ja) | マイクロプログラム制御型デ−タ処理装置におけるエラ−報告方式 | |
| JPH053016B2 (ja) | ||
| JPH01209516A (ja) | タイマの動作監視方式 | |
| JPS62260235A (ja) | 電圧マージン試験装置 | |
| JPS60164844A (ja) | 制御回路の故障検出方式 |