JPH1115661A - Ｃｐｕの自己診断方法 - Google Patents
Ｃｐｕの自己診断方法Info
- Publication number
- JPH1115661A JPH1115661A JP9170200A JP17020097A JPH1115661A JP H1115661 A JPH1115661 A JP H1115661A JP 9170200 A JP9170200 A JP 9170200A JP 17020097 A JP17020097 A JP 17020097A JP H1115661 A JPH1115661 A JP H1115661A
- Authority
- JP
- Japan
- Prior art keywords
- self
- cpu
- diagnosis
- data
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Advance Control (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】 ＣＰＵ内の異常を異常発生時に即座にかつ正
確に検出する。 【解決手段】 本発明は、同一演算機能を有した複数の
演算器１４ａ．１４ｂを有し、少なくとも読出段階、実
行段階、書込段階から構成された複数の演算命令をシス
テムクロックに同期してパイプライン方式で順次実行し
ていくＣＰＵの動作を診断するＣＰＵの自己診断方法に
おいて、複数の各演算命令１７からなる演算命令列にお
ける所定演算命令数毎に下記ａ，ｂ，ｃの自己診断用命
令１８を実行するＣＰＵの自己診断方法である。 ａ．各演算器に対して同一の演算処理を実行させ、 ｂ．各演算器で得られた演算結果を比較し、 ｃ．比較結果が不一致の場合のみ書込段階を用いて異常
警報出力する。
確に検出する。 【解決手段】 本発明は、同一演算機能を有した複数の
演算器１４ａ．１４ｂを有し、少なくとも読出段階、実
行段階、書込段階から構成された複数の演算命令をシス
テムクロックに同期してパイプライン方式で順次実行し
ていくＣＰＵの動作を診断するＣＰＵの自己診断方法に
おいて、複数の各演算命令１７からなる演算命令列にお
ける所定演算命令数毎に下記ａ，ｂ，ｃの自己診断用命
令１８を実行するＣＰＵの自己診断方法である。 ａ．各演算器に対して同一の演算処理を実行させ、 ｂ．各演算器で得られた演算結果を比較し、 ｃ．比較結果が不一致の場合のみ書込段階を用いて異常
警報出力する。
Description
【０００１】
【発明の属する技術分野】本発明はコンピュータに組込
まれたＣＰＵ自体で自己診断を実施するＣＰＵの自己診
断方法に関する。
まれたＣＰＵ自体で自己診断を実施するＣＰＵの自己診
断方法に関する。
【０００２】
【従来の技術】一般に、コンピュータにおいては、図６
に示すように、システムバス１に対してＣＰＵ２、ＲＯ
Ｍ３、ＲＡＭ４、表示装置５、ＨＤＤ６等の補助記憶装
置が接続されている。
に示すように、システムバス１に対してＣＰＵ２、ＲＯ
Ｍ３、ＲＡＭ４、表示装置５、ＨＤＤ６等の補助記憶装
置が接続されている。
【０００３】このようなコンピュータの信頼性を確保す
るため、コンピュータ内にコンピュータ自体の異常を検
出する自己診断機能が組込まれている場合がある。コン
ピュータの異常は、大きく分けてＲＯＭ３、ＲＡＭ４、
表示装置５、ＨＤＤ６等の異常とＣＰＵ自体の異常とが
ある。ＲＯＭ３、ＲＡＭ４、表示装置５、ＨＤＤ６等の
異常は、例えばＲＯＭ３やＲＡＭ４等の主記憶装置内に
自己診断用のプログラムを書込み、ＣＰＵ２でこの自己
診断用のプログラムを実行することによって、各素子に
おける異常の有無を診断できる。
るため、コンピュータ内にコンピュータ自体の異常を検
出する自己診断機能が組込まれている場合がある。コン
ピュータの異常は、大きく分けてＲＯＭ３、ＲＡＭ４、
表示装置５、ＨＤＤ６等の異常とＣＰＵ自体の異常とが
ある。ＲＯＭ３、ＲＡＭ４、表示装置５、ＨＤＤ６等の
異常は、例えばＲＯＭ３やＲＡＭ４等の主記憶装置内に
自己診断用のプログラムを書込み、ＣＰＵ２でこの自己
診断用のプログラムを実行することによって、各素子に
おける異常の有無を診断できる。
【０００４】しかし、ＣＰＵ２自体が異常になった場合
は、自己診断用のプログラムが実行できないので、ＣＰ
Ｕ２を含む全ての素子の異常の有無を診断できない。こ
のような不都合を解消するために、コンピュータ内に図
６に示す自己診断装置７が組込まれている。
は、自己診断用のプログラムが実行できないので、ＣＰ
Ｕ２を含む全ての素子の異常の有無を診断できない。こ
のような不都合を解消するために、コンピュータ内に図
６に示す自己診断装置７が組込まれている。
【０００５】この自己診断装置７内には、ウォッチドッ
グタイマが組込まれており、予め定められた猶予時間Ｔ
ａ経過してもＣＰＵ２から信号（データ）が出力されな
い場合は、ＣＰＵ２に何等かの異常が発生したと判断し
て異常警告出力する。
グタイマが組込まれており、予め定められた猶予時間Ｔ
ａ経過してもＣＰＵ２から信号（データ）が出力されな
い場合は、ＣＰＵ２に何等かの異常が発生したと判断し
て異常警告出力する。
【０００６】
【発明が解決しようとする課題】しかしながら、図６に
示すように、ウォッチドッグタイマを用いた自己診断装
置７が組込まれたコンピュータにおいても、まだ解消す
べき次のような課題があった。
示すように、ウォッチドッグタイマを用いた自己診断装
置７が組込まれたコンピュータにおいても、まだ解消す
べき次のような課題があった。
【０００７】すなわち、前述したウォッチドッグタイマ
の猶予時間Ｔａは一定値に固定されている。この猶予時
間Ｔａを短くするとＣＰＵ２に異常が発生した場合は短
時間で異常が発見できる。しかし、この猶予時間Ｔａを
過度に短くすると、ＣＰＵ２が異常でない場合において
も異常と判断する問題が発生する。逆に、この猶予時間
Ｔａが過度に長いと、ＣＰＵ２の異常状態が長期間に亘
って検出されない問題が生じる。
の猶予時間Ｔａは一定値に固定されている。この猶予時
間Ｔａを短くするとＣＰＵ２に異常が発生した場合は短
時間で異常が発見できる。しかし、この猶予時間Ｔａを
過度に短くすると、ＣＰＵ２が異常でない場合において
も異常と判断する問題が発生する。逆に、この猶予時間
Ｔａが過度に長いと、ＣＰＵ２の異常状態が長期間に亘
って検出されない問題が生じる。
【０００８】また、ＣＰＵ２は継続して信号（データ）
を出力し続けているが、誤った信号（データ）を出力し
続出た場合は、ＣＰＵ２の異常は全く検出できない。そ
のために、このコンピュータが組込まれた情報処理装置
に重大支障が発生する懸念がある。
を出力し続けているが、誤った信号（データ）を出力し
続出た場合は、ＣＰＵ２の異常は全く検出できない。そ
のために、このコンピュータが組込まれた情報処理装置
に重大支障が発生する懸念がある。
【０００９】本発明はこのような事情に鑑みてなされた
ものであり、ＣＰＵ内部に自己診断機能を設けることに
よって、短い周期で定期的により確実な自己診断が実施
でき、かつ異常発生時のみ異常警報が出力され、通常の
処理に対する影響を極力抑制した状態で、コンピュータ
全体の信頼性を大幅に向上できるＣＰＵの自己診断方法
を提供することを目的とする。
ものであり、ＣＰＵ内部に自己診断機能を設けることに
よって、短い周期で定期的により確実な自己診断が実施
でき、かつ異常発生時のみ異常警報が出力され、通常の
処理に対する影響を極力抑制した状態で、コンピュータ
全体の信頼性を大幅に向上できるＣＰＵの自己診断方法
を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明は、同一演算機能
を有した複数の演算器を有し、少なくとも読出段階、実
行段階、書込段階から構成された複数の演算命令をシス
テムクロックに同期してパイプライン方式で順次実行し
ていくＣＰＵに適用される。
を有した複数の演算器を有し、少なくとも読出段階、実
行段階、書込段階から構成された複数の演算命令をシス
テムクロックに同期してパイプライン方式で順次実行し
ていくＣＰＵに適用される。
【００１１】そして、上記課題を解消するために、本発
明のＣＰＵの自己診断方法においては、複数の各演算命
令からなる演算命令列における所定演算命令数毎に下記
ａ，ｂ，ｃの自己診断用命令を実行するようにしてい
る。
明のＣＰＵの自己診断方法においては、複数の各演算命
令からなる演算命令列における所定演算命令数毎に下記
ａ，ｂ，ｃの自己診断用命令を実行するようにしてい
る。
【００１２】ａ．各演算器に対して同一の演算処理を実
行させ、 ｂ．各演算器で得られた演算結果を比較し、 ｃ．比較結果が不一致の場合のみ書込段階を用いて異常
警報出力する。
行させ、 ｂ．各演算器で得られた演算結果を比較し、 ｃ．比較結果が不一致の場合のみ書込段階を用いて異常
警報出力する。
【００１３】このように構成されたＣＰＵの自己診断方
法の動作原理を説明する。パイプライン方式で複数の演
算命令を順次実行していくＣＰＵにおいては、一般に同
一演算機能を有する複数の演算器が組込まれている。そ
して、複数の演算を同時に実施している。この同一機能
を有する演算器に対して同一の演算処理を実行させた場
合、当然同一の演算結果が得られるはずである。
法の動作原理を説明する。パイプライン方式で複数の演
算命令を順次実行していくＣＰＵにおいては、一般に同
一演算機能を有する複数の演算器が組込まれている。そ
して、複数の演算を同時に実施している。この同一機能
を有する演算器に対して同一の演算処理を実行させた場
合、当然同一の演算結果が得られるはずである。
【００１４】したがつて、上述したａ，ｂを実行する演
算命令を通常の業務処理を実行するための演算命令列の
なかに所定間隔で書込むことによって、上述した同一の
演算及び演算結果の比較を容易に実施できる。この場
合、ｃに示すように、比較結果が不一致の場合のみ書込
段階を用いて異常警報出力する。
算命令を通常の業務処理を実行するための演算命令列の
なかに所定間隔で書込むことによって、上述した同一の
演算及び演算結果の比較を容易に実施できる。この場
合、ｃに示すように、比較結果が不一致の場合のみ書込
段階を用いて異常警報出力する。
【００１５】すなわち、異常が検出されなかった場合
は、演算命令を構成する読出段階、実行段階、書込段階
のうちの書込段階にはなにも書込まれていないので、通
常の状態においては、自己診断結果はなにも残らなく、
ＣＰＵにおける処理負担が最小限に抑制される。
は、演算命令を構成する読出段階、実行段階、書込段階
のうちの書込段階にはなにも書込まれていないので、通
常の状態においては、自己診断結果はなにも残らなく、
ＣＰＵにおける処理負担が最小限に抑制される。
【００１６】また、別の発明は、少なくともレジスタ、
データパス、演算器、データ読出書込ユニットが組込ま
れ、入力されたデータに対して演算器を用いて演算する
ＣＰＵの動作を診断するＣＰＵに適用される。
データパス、演算器、データ読出書込ユニットが組込ま
れ、入力されたデータに対して演算器を用いて演算する
ＣＰＵの動作を診断するＣＰＵに適用される。
【００１７】そして、この発明のＣＰＵの自己診断方法
においては、レジスタ、データパス、データ読出書込ユ
ニット等のデータの転送及び一時記憶に関する複数の機
能ブロックに対してデータを還流させるためのスキャン
経路を形成し、このスキャン経路へ試験データを還流さ
せて、このスキャン経路を還流した試験データと還流前
の試験データとを比較し、比較結果が不一致の場合のみ
異常警報出力するようにしている。
においては、レジスタ、データパス、データ読出書込ユ
ニット等のデータの転送及び一時記憶に関する複数の機
能ブロックに対してデータを還流させるためのスキャン
経路を形成し、このスキャン経路へ試験データを還流さ
せて、このスキャン経路を還流した試験データと還流前
の試験データとを比較し、比較結果が不一致の場合のみ
異常警報出力するようにしている。
【００１８】このように構成されたＣＰＵの自己診断方
法においては、ＣＰＵ内におけるレジスタ、データパ
ス、データ読出書込ユニット等のデータの転送及び一時
記憶に関する各機能ブロックを各データが通過する場合
は、これらの各機能ブロックが正常な場合は名データそ
のものが変化することはない。
法においては、ＣＰＵ内におけるレジスタ、データパ
ス、データ読出書込ユニット等のデータの転送及び一時
記憶に関する各機能ブロックを各データが通過する場合
は、これらの各機能ブロックが正常な場合は名データそ
のものが変化することはない。
【００１９】したがって、各機能ブロックを一巡するス
キャン経路を形成して、このスキャン経路に試験データ
を還流させて、還流前の試験データと還流後の試験デー
タとを比較して、不一致の場合は、スキャン経路を構成
するいずれかの機能ブロックに異常が生じたと判断でき
る。よって、ＣＰＵ自体で自己診断できる。
キャン経路を形成して、このスキャン経路に試験データ
を還流させて、還流前の試験データと還流後の試験デー
タとを比較して、不一致の場合は、スキャン経路を構成
するいずれかの機能ブロックに異常が生じたと判断でき
る。よって、ＣＰＵ自体で自己診断できる。
【００２０】
【発明の実施の形態】以下本発明の各実施形態を図面を
用いて説明する。 （第１実施形態）図１は本発明の第１実施形態の自己診
断方法が適用されるＣＰＵの概略構成を示す模式図であ
る。
用いて説明する。 （第１実施形態）図１は本発明の第１実施形態の自己診
断方法が適用されるＣＰＵの概略構成を示す模式図であ
る。
【００２１】レジスタファイル１１から出力された各デ
ータｄ1 ，ｄ2 ，ｄ3 ，ｄ4 は各レジスタ１２ａ，１２
ｂ，１２ｃ，１２ｄに一旦記憶保持される。各レジスタ
１２ａ〜１２ｄに記憶保持さりれた各データｄ1 〜ｄ4
は演算指令に従って出力され、各ゲート１３ａ，１３
ｂ，１３ｃ，１３ｄを介して演算器（ＡＬＵ）１４ａ，
１４ｂへ入力される。この演算器１４ａ，１４ｂは同一
演算機能を有している。例えばこの実施形態において
は、各演算器１４ａ，１４ｂは共に各レジスタ１２ａ〜
１２ｄの出力の総和を演算する。各演算器１４ａ，１４
ｂから出力された演算結果の各データｄ5 ，ｄ6 は元の
レジスタファイル１１へ書込まれると共に、比較器１６
へ入力される。比較器１６は自己診断用命令に従って各
演算器１４ａ，１４ｂの演算結果の各データｄ5 ，ｄ6
を比較して、不一致の場合のみ異常検出警報ｅ1 を出力
する。
ータｄ1 ，ｄ2 ，ｄ3 ，ｄ4 は各レジスタ１２ａ，１２
ｂ，１２ｃ，１２ｄに一旦記憶保持される。各レジスタ
１２ａ〜１２ｄに記憶保持さりれた各データｄ1 〜ｄ4
は演算指令に従って出力され、各ゲート１３ａ，１３
ｂ，１３ｃ，１３ｄを介して演算器（ＡＬＵ）１４ａ，
１４ｂへ入力される。この演算器１４ａ，１４ｂは同一
演算機能を有している。例えばこの実施形態において
は、各演算器１４ａ，１４ｂは共に各レジスタ１２ａ〜
１２ｄの出力の総和を演算する。各演算器１４ａ，１４
ｂから出力された演算結果の各データｄ5 ，ｄ6 は元の
レジスタファイル１１へ書込まれると共に、比較器１６
へ入力される。比較器１６は自己診断用命令に従って各
演算器１４ａ，１４ｂの演算結果の各データｄ5 ，ｄ6
を比較して、不一致の場合のみ異常検出警報ｅ1 を出力
する。
【００２２】このようなハード構成を有するＣＰＵは、
パイプライン方式で複数の演算命令をシステムクロック
に同期して順次実行していく。図２は、パイプライン方
式で順次実行される各演算命令と該当演算命令の実行タ
イミングとプログラムカウンタのカウント値ＰＣとの関
係を示す模式図である。横軸がシステムクロックに対応
する経過時刻ｔを示し、縦軸はプログラムカウンタのカ
ウント値ＰＣを示している。
パイプライン方式で複数の演算命令をシステムクロック
に同期して順次実行していく。図２は、パイプライン方
式で順次実行される各演算命令と該当演算命令の実行タ
イミングとプログラムカウンタのカウント値ＰＣとの関
係を示す模式図である。横軸がシステムクロックに対応
する経過時刻ｔを示し、縦軸はプログラムカウンタのカ
ウント値ＰＣを示している。
【００２３】図示するように、この実施形態における各
演算命令は、演算対象のデータをレジスタファイル１１
または各レジスタ１２ａ〜１２ｄから読出す読出段階
（ステージ）Ｄと、各演算器１４ａ，１４ｂで該当演算
を実際に実行する２つの実行段階（ステージ）Ｅ1 ，Ｅ
2 と、演算結果を例えばレジスタファイル１１に書込む
書込段階（ステージ）Ｗとの合計４段階で構成されてい
る。そして、ＣＰＵにおける周期Ｔ0 のシステムクロッ
クの立上りに同期して各段階（ステージ）が実行され
る。したがって、一つの演算命令は４周期（４Ｔ0 ）で
実行される。
演算命令は、演算対象のデータをレジスタファイル１１
または各レジスタ１２ａ〜１２ｄから読出す読出段階
（ステージ）Ｄと、各演算器１４ａ，１４ｂで該当演算
を実際に実行する２つの実行段階（ステージ）Ｅ1 ，Ｅ
2 と、演算結果を例えばレジスタファイル１１に書込む
書込段階（ステージ）Ｗとの合計４段階で構成されてい
る。そして、ＣＰＵにおける周期Ｔ0 のシステムクロッ
クの立上りに同期して各段階（ステージ）が実行され
る。したがって、一つの演算命令は４周期（４Ｔ0 ）で
実行される。
【００２４】このように構成された複数の演算命令から
なるプログラムはＣＰＵ以外の例えばＲＯＭやＲＡＭ等
の主記憶装置のプロクラムそメモリに記憶保持されてい
る。そして、システムクロックの周期Ｔ0 の２倍の周期
（２Ｔ0 ）で駆動されるプログラムカウンタのカウント
値ＰＣで指定される番地に記憶されている各演算命令１
７が順番に読出されて、ＣＰＵ内のキューに一旦記憶さ
れた後に、各演算命令１７の前記４段階（ステージ）が
前述したシステムクロックに同期して実行される。
なるプログラムはＣＰＵ以外の例えばＲＯＭやＲＡＭ等
の主記憶装置のプロクラムそメモリに記憶保持されてい
る。そして、システムクロックの周期Ｔ0 の２倍の周期
（２Ｔ0 ）で駆動されるプログラムカウンタのカウント
値ＰＣで指定される番地に記憶されている各演算命令１
７が順番に読出されて、ＣＰＵ内のキューに一旦記憶さ
れた後に、各演算命令１７の前記４段階（ステージ）が
前述したシステムクロックに同期して実行される。
【００２５】実施形態のＣＰＵのように同一機能を有し
た複数の演算器１４ａ，１４ｂが組込まれている場合
は、同時に２つの演算命令が周期Ｔ0 のシステムクロッ
クの各立上りに同期して実行開始される。
た複数の演算器１４ａ，１４ｂが組込まれている場合
は、同時に２つの演算命令が周期Ｔ0 のシステムクロッ
クの各立上りに同期して実行開始される。
【００２６】したがって、図２においては、プログラム
カウンタのカウント値ＰＣ＝ｎ、（ｎ＋１）の２つの演
算命令が同時に開始され、開始から４Ｔ0 時間経過のち
に該当２つの演算命令による演算処理が終了する。
カウンタのカウント値ＰＣ＝ｎ、（ｎ＋１）の２つの演
算命令が同時に開始され、開始から４Ｔ0 時間経過のち
に該当２つの演算命令による演算処理が終了する。
【００２７】このように、このコンピュータにおける通
常の業務処理を実行するためのプログラムに含まれる演
算（通常）命令１７は、２つずつ１周期Ｔ0 だけ開始時
刻をずらせながら、順番に実施されていく。そして、各
演算（通常）命令１７の演算結果は順次レジスタファイ
ル１１へ書込まれる。
常の業務処理を実行するためのプログラムに含まれる演
算（通常）命令１７は、２つずつ１周期Ｔ0 だけ開始時
刻をずらせながら、順番に実施されていく。そして、各
演算（通常）命令１７の演算結果は順次レジスタファイ
ル１１へ書込まれる。
【００２８】そして、この実施形態においては、複数の
演算通常）命令１７からなる演算異例列（プログラム）
における所定演算命令数毎に自己診断命令１８が挿入さ
れている。
演算通常）命令１７からなる演算異例列（プログラム）
における所定演算命令数毎に自己診断命令１８が挿入さ
れている。
【００２９】この自己診断命令１８は、１行または複数
行で構成されている。そして、下記ａ．ｂ．ｃの処理
（演算）を実行する命令である。 ａ．各演算器１４ａ，１４ｂに対して同一の演算処理を
実行する。
行で構成されている。そして、下記ａ．ｂ．ｃの処理
（演算）を実行する命令である。 ａ．各演算器１４ａ，１４ｂに対して同一の演算処理を
実行する。
【００３０】ｂ．各演算器１４ａ，１４ｂで得られた演
算結果ｄ5 ，ｄ6 を比較する。 ｃ．比較結果ｄ5 ，ｄ6 が不一致の場合のみ書込段階Ｗ
を用いて異常警報出力する。
算結果ｄ5 ，ｄ6 を比較する。 ｃ．比較結果ｄ5 ，ｄ6 が不一致の場合のみ書込段階Ｗ
を用いて異常警報出力する。
【００３１】このａ〜ｃの処理（演算）を実行する１行
または複数行で形成された各行の命令は、図示するよう
に、演算対象の同一の試験データをレジスタファイルま
たは各レジスタから読出す読出段階（ステージ）Ｄと、
該当演算を各演算器１４ａ，１４ｂで実行する２つの実
行段階（ステージ）Ｅ1 ，Ｅ2 のみで構成されている。
また、別の命令は各演算器で得られた演算結果ｄ5 ，ｄ
6 を読出す読出段階（ステージ）Ｄと、読出した演算結
果ｄ5 ，ｄ6 の比較を実行する２つの実行段階（ステー
ジ）Ｅ1 ，Ｅ2 のみで構成されている。さらに、別の命
令は比較結果を読出す読出段階（ステージ）Ｄと比較結
果が不一致の場合のみ異常警報をレジスタファイル１１
へ書込む書込段階（ステージ）Ｗで構成されている。し
たがって、比較結果が一致の場合は書込段階（ステー
ジ）Ｗは実行されない。
または複数行で形成された各行の命令は、図示するよう
に、演算対象の同一の試験データをレジスタファイルま
たは各レジスタから読出す読出段階（ステージ）Ｄと、
該当演算を各演算器１４ａ，１４ｂで実行する２つの実
行段階（ステージ）Ｅ1 ，Ｅ2 のみで構成されている。
また、別の命令は各演算器で得られた演算結果ｄ5 ，ｄ
6 を読出す読出段階（ステージ）Ｄと、読出した演算結
果ｄ5 ，ｄ6 の比較を実行する２つの実行段階（ステー
ジ）Ｅ1 ，Ｅ2 のみで構成されている。さらに、別の命
令は比較結果を読出す読出段階（ステージ）Ｄと比較結
果が不一致の場合のみ異常警報をレジスタファイル１１
へ書込む書込段階（ステージ）Ｗで構成されている。し
たがって、比較結果が一致の場合は書込段階（ステー
ジ）Ｗは実行されない。
【００３２】したがって、この自己診断命令１８によっ
て、上述したａ，ｂ，ｃの処理が自動的に実行され、各
演算器１４ａ，１４ｂの正常、異常が自動的に判断され
て、異常の場合のみ自己診断結果が記憶されて外部に出
力される。逆に、正常な場合は、比較結果である自己診
断結果は記憶されたり出力されることはない。
て、上述したａ，ｂ，ｃの処理が自動的に実行され、各
演算器１４ａ，１４ｂの正常、異常が自動的に判断され
て、異常の場合のみ自己診断結果が記憶されて外部に出
力される。逆に、正常な場合は、比較結果である自己診
断結果は記憶されたり出力されることはない。
【００３３】このように通常の業務プログラムにおける
通常命令列に対して所定演算命令数毎に自己診断命令１
８を挿入することによって、一定周期でＣＰＵ内に組込
まれた演算器１４ａ，１４ｂに対する自己診断が自動的
に実施される。しかも、この自己診断命令１８を挿入す
る間隔を変更することによつて、自己診断の実行周期を
任意に調整できる。
通常命令列に対して所定演算命令数毎に自己診断命令１
８を挿入することによって、一定周期でＣＰＵ内に組込
まれた演算器１４ａ，１４ｂに対する自己診断が自動的
に実施される。しかも、この自己診断命令１８を挿入す
る間隔を変更することによつて、自己診断の実行周期を
任意に調整できる。
【００３４】したがって、たとえ自己診断の実行周期を
短く設定したとしても、従来のウォッチドッグタイマを
採用した自己診断装置７のように正常状態を異常と判定
することはない。
短く設定したとしても、従来のウォッチドッグタイマを
採用した自己診断装置７のように正常状態を異常と判定
することはない。
【００３５】その結果、自己診断の実行周期を短く設定
することによって、ＣＰＵの異常発生を短時間でかつ正
確に検出でき、このＣＰＵが組込まれたコンピュータの
信頼性を大幅に向上できる。
することによって、ＣＰＵの異常発生を短時間でかつ正
確に検出でき、このＣＰＵが組込まれたコンピュータの
信頼性を大幅に向上できる。
【００３６】また、診断結果が正常の場合においては、
自己診断結果はなにも残らなく、ＣＰＵにおける処理負
担が最小限に抑制される。また、操作者にとっても、正
常な自己診断結果を確認する技術的意味はないので、正
常な自己診断結果を確認する煩わしさから開放される。
自己診断結果はなにも残らなく、ＣＰＵにおける処理負
担が最小限に抑制される。また、操作者にとっても、正
常な自己診断結果を確認する技術的意味はないので、正
常な自己診断結果を確認する煩わしさから開放される。
【００３７】なお、上述した第１実施形態においては、
自己診断命令１８は通常の業務用プログラムの各演算
（通常）命令１７相互間に挿入された状態でＣＰＵ以外
の主記憶装置に書込まれていると説明した。
自己診断命令１８は通常の業務用プログラムの各演算
（通常）命令１７相互間に挿入された状態でＣＰＵ以外
の主記憶装置に書込まれていると説明した。
【００３８】しかし、この自己診断命令１８をＣＰＵ内
の別の専用レジスタに記憶保持して、通常の業務プログ
ラムの各演算（通常）命令１７がプログラムカウンタで
順次読出されてＣＰＵ内のキューに書込まれる時点で、
この自己診断命令１８を所定演算（通常）命令数毎に挿
入することも可能である。
の別の専用レジスタに記憶保持して、通常の業務プログ
ラムの各演算（通常）命令１７がプログラムカウンタで
順次読出されてＣＰＵ内のキューに書込まれる時点で、
この自己診断命令１８を所定演算（通常）命令数毎に挿
入することも可能である。
【００３９】この場合、図２に示すように、自己診断命
令１８はプログラムカウンタのカウント値ＰＣに影響を
与えることはない。 （第２実施形態）図３は本発明の第２実施形態の自己診
断方法が適用されるＣＰＵの概略構成を示す模式図であ
る。
令１８はプログラムカウンタのカウント値ＰＣに影響を
与えることはない。 （第２実施形態）図３は本発明の第２実施形態の自己診
断方法が適用されるＣＰＵの概略構成を示す模式図であ
る。
【００４０】ＣＰＵ内には、図１で示すレジスタファイ
ル１１、各レジスタ１２ａ〜１２ｄ、演算器１４ａ，１
４ｂ、レジスタ１５ａ，１５ｂ等のハード構成部材が収
納されている。
ル１１、各レジスタ１２ａ〜１２ｄ、演算器１４ａ，１
４ｂ、レジスタ１５ａ，１５ｂ等のハード構成部材が収
納されている。
【００４１】しかし、このＣＰＵをデータの流れの観点
から見ると、このＣＰＵは、レジスタ、データパス、演
算器、データ読出書込ユニット、キャッシュメモリ等の
複数の機能ブロックで構成されていると見なせる。
から見ると、このＣＰＵは、レジスタ、データパス、演
算器、データ読出書込ユニット、キャッシュメモリ等の
複数の機能ブロックで構成されていると見なせる。
【００４２】そして、この第２実施形態のＣＰＵの自己
診断方法は、この複数の機能ブロックのうち、データの
転送及び一時記憶等の該当機能ブロックを経由すること
によってもデータが変化しない特性を有する各機能ブロ
ックが正常に動作するか否かを自己診断する。
診断方法は、この複数の機能ブロックのうち、データの
転送及び一時記憶等の該当機能ブロックを経由すること
によってもデータが変化しない特性を有する各機能ブロ
ックが正常に動作するか否かを自己診断する。
【００４３】すなわち、図３に示すように、データの転
送及び一時記憶等の該当機能ブロックを経由することに
よってもデータが変化しない、レジスタファイル２１、
データパス制御部２２ａで制御されるデータパス２２、
読出書込ユニット２３、キャッシュメモリ２４と自己診
断制御部２５とでスキャン経路２６をソフト的に形成す
る。したがって、経由することよって基本的にデータ値
が変化する演算器はこのスキャン経路２６に含まれな
い。
送及び一時記憶等の該当機能ブロックを経由することに
よってもデータが変化しない、レジスタファイル２１、
データパス制御部２２ａで制御されるデータパス２２、
読出書込ユニット２３、キャッシュメモリ２４と自己診
断制御部２５とでスキャン経路２６をソフト的に形成す
る。したがって、経由することよって基本的にデータ値
が変化する演算器はこのスキャン経路２６に含まれな
い。
【００４４】自己診断制御部２５内には、自己診断命令
を実際に実行する実行部２７と、期待値メモリ２８と、
処理結果メモリ２９と、比較部３０とで構成されてい
る。また外部メモリ３１内には、自己診断命令とこの自
己診断に使用する試験データとが記憶されている。
を実際に実行する実行部２７と、期待値メモリ２８と、
処理結果メモリ２９と、比較部３０とで構成されてい
る。また外部メモリ３１内には、自己診断命令とこの自
己診断に使用する試験データとが記憶されている。
【００４５】期待値メモリ２８は外部メモリ３１から読
取ってスキャン経路２６へ還流させる試験データｄS を
期待値として試験終了まで記憶保持する。処理結果メモ
リ２９はスキャン経路２６を一巡した試験データｄQ を
一時記憶する。比較部３０は期待値メモリ２８の試験デ
ータｄS と処理結果メモリ２９の試験データｄQ とを比
較して、両者が不一致の場合のみ、異常検出警報ｅ2 を
出力する。
取ってスキャン経路２６へ還流させる試験データｄS を
期待値として試験終了まで記憶保持する。処理結果メモ
リ２９はスキャン経路２６を一巡した試験データｄQ を
一時記憶する。比較部３０は期待値メモリ２８の試験デ
ータｄS と処理結果メモリ２９の試験データｄQ とを比
較して、両者が不一致の場合のみ、異常検出警報ｅ2 を
出力する。
【００４６】このＣＰＵには例えば１個の演算器が組込
まれており、図１に示しＣＰＵと同様に、業務プログラ
ムを構成する複数の演算（通常）命令１７をパイプライ
ン方式で周期Ｔ0 のシステムクロックの立上りに同期し
て順次実行していく。
まれており、図１に示しＣＰＵと同様に、業務プログラ
ムを構成する複数の演算（通常）命令１７をパイプライ
ン方式で周期Ｔ0 のシステムクロックの立上りに同期し
て順次実行していく。
【００４７】そして、外部から自己診断の割込信号が入
力すると、自己診断制御部２４は図５に示す割込処理を
実行する。すなわち、割込信号が入力すると、現在、実
行段階（ステージ）が実行中である演算（通常）命令１
７に対しては、該当演算（通常）命令１７に対しては最
後のレジスタファイルに対する書込段階（ステージ）Ｗ
までを終了させる（Ｓ１）。
力すると、自己診断制御部２４は図５に示す割込処理を
実行する。すなわち、割込信号が入力すると、現在、実
行段階（ステージ）が実行中である演算（通常）命令１
７に対しては、該当演算（通常）命令１７に対しては最
後のレジスタファイルに対する書込段階（ステージ）Ｗ
までを終了させる（Ｓ１）。
【００４８】次に、読出（ステージ）段階Ｄが実行中又
は終了済みで、かつ実行段階（ステージ）がまだ開始し
ていない演算（通常）命令１７に対しては、該当演算
（通常）命令１７のアドレス値（プログラムカウンタの
カウント値ＰＣ）を読出し（Ｓ２）、そのアドレス値
（プログラムカウンタのカウント値ＰＣ）を記憶保持す
る（Ｓ３）。その後、この実行段階（ステージ）がまだ
開始していない演算命令（通常命令）１７をクリアする
（Ｓ４）。
は終了済みで、かつ実行段階（ステージ）がまだ開始し
ていない演算（通常）命令１７に対しては、該当演算
（通常）命令１７のアドレス値（プログラムカウンタの
カウント値ＰＣ）を読出し（Ｓ２）、そのアドレス値
（プログラムカウンタのカウント値ＰＣ）を記憶保持す
る（Ｓ３）。その後、この実行段階（ステージ）がまだ
開始していない演算命令（通常命令）１７をクリアする
（Ｓ４）。
【００４９】以上の準備処理が終了すると、外部メモリ
３１から自己診断命令を読出して実行部２７で実行す
る。先ず最初に、外部メモリ３１から試験データｄS を
読取って、期待値として期待値メモリ２８へ書込む（Ｓ
５）。そして、この試験データｄS を実行部２７からス
キャン経路２６へ送出し（Ｓ６）、自己診断命令を実行
させる（Ｓ７）。すなわち、スキャン経路２６の各機能
ブロック２１，２２，２３．２４へ動作指令を送出し
て、このスキャン経路２６へ送出した試験データｄS を
還流させる。
３１から自己診断命令を読出して実行部２７で実行す
る。先ず最初に、外部メモリ３１から試験データｄS を
読取って、期待値として期待値メモリ２８へ書込む（Ｓ
５）。そして、この試験データｄS を実行部２７からス
キャン経路２６へ送出し（Ｓ６）、自己診断命令を実行
させる（Ｓ７）。すなわち、スキャン経路２６の各機能
ブロック２１，２２，２３．２４へ動作指令を送出し
て、このスキャン経路２６へ送出した試験データｄS を
還流させる。
【００５０】そして、最終のキャッシュメモリ２４から
読出された試験データｄQ を読取り（Ｓ８）、処理結果
メモリ２９へ書込む（Ｓ９）。次に、処理結果メモリ２
９に記憶されたスキャン経路２６を経由した試験データ
ｄQ と期待値メモリ２８に記憶された期待値としてのス
キャン経路２６を経由する前の試験データｄS とを比較
する（Ｓ１０）。
読出された試験データｄQ を読取り（Ｓ８）、処理結果
メモリ２９へ書込む（Ｓ９）。次に、処理結果メモリ２
９に記憶されたスキャン経路２６を経由した試験データ
ｄQ と期待値メモリ２８に記憶された期待値としてのス
キャン経路２６を経由する前の試験データｄS とを比較
する（Ｓ１０）。
【００５１】両者が一致する場合は（Ｓ１１）、このス
キャン経路２６を形成するレジスタファイル２１、デー
タパス２２、読出書込ユニット２３、キャッシュメモリ
２４の各機能ブロックは正常であると判断する。この場
合、なにも処理をしない。
キャン経路２６を形成するレジスタファイル２１、デー
タパス２２、読出書込ユニット２３、キャッシュメモリ
２４の各機能ブロックは正常であると判断する。この場
合、なにも処理をしない。
【００５２】また、不一致の場合（Ｓ１１）、スキャン
経路２６を形成するレジスタファイル２１、データパス
２２、読出書込ユニット２３、キャッシュメモリ２４の
うちのいずれか一つ又は複数の機能ブロックが異常であ
ると判断できるので、異常検出警報ｅ2 を出力する（Ｓ
１２）。
経路２６を形成するレジスタファイル２１、データパス
２２、読出書込ユニット２３、キャッシュメモリ２４の
うちのいずれか一つ又は複数の機能ブロックが異常であ
ると判断できるので、異常検出警報ｅ2 を出力する（Ｓ
１２）。
【００５３】図５に示すこの割込処理が終了すると、通
常の業務プログラムの各演算（通常）命令１７を先に記
憶保持したアドレス位置（プログラムカウント値ＰＣ）
から再開する。
常の業務プログラムの各演算（通常）命令１７を先に記
憶保持したアドレス位置（プログラムカウント値ＰＣ）
から再開する。
【００５４】このように構成された第２実施形態のＣＰ
Ｕの自己診断方法においては、図４に示すように、通常
の業務プログラムにおける各演算（通常）命令１７をパ
イプライン方式で実行している状態において、外部から
自己診断の割込信号が入力すると、演算（通常）命令１
７の実行を一旦停止して、自己診断命令１８ａを実行す
る。そして、異常を検出した場合のみ異常検出警報ｅ2
が出力され、正常時にはなにも出力されない。
Ｕの自己診断方法においては、図４に示すように、通常
の業務プログラムにおける各演算（通常）命令１７をパ
イプライン方式で実行している状態において、外部から
自己診断の割込信号が入力すると、演算（通常）命令１
７の実行を一旦停止して、自己診断命令１８ａを実行す
る。そして、異常を検出した場合のみ異常検出警報ｅ2
が出力され、正常時にはなにも出力されない。
【００５５】なお、自己診断を実行するための割込信号
は、例えばタイマ等を用いて一定時間間隔で自動的に発
生される。このように構成されたＣＰＵの自己診断方法
においても、ＣＰＵを構成するデータ転送やデータ一時
記憶のための各機能ブロックが一定周期で自動的に自己
診断される。したがって、図１に示した第１実施形態の
自己診断方法とほぼ同様の効果を得ることができる。
は、例えばタイマ等を用いて一定時間間隔で自動的に発
生される。このように構成されたＣＰＵの自己診断方法
においても、ＣＰＵを構成するデータ転送やデータ一時
記憶のための各機能ブロックが一定周期で自動的に自己
診断される。したがって、図１に示した第１実施形態の
自己診断方法とほぼ同様の効果を得ることができる。
【００５６】さらに、上述した自己診断方法が適用され
る複数のＣＰＵを組込んで信頼性を向上させるた二重化
計算機システムにおいて、待機系と指定された側のＣＰ
Ｕで上述した自己診断を実施するように構成することが
できる。この場合、稼働系のＣＰＵは自己診断を実施し
ない。したがって、実祭の教務処理能率を低下させず
に、二重化計算機システム全体の信頼性をさらに向上て
きる、
る複数のＣＰＵを組込んで信頼性を向上させるた二重化
計算機システムにおいて、待機系と指定された側のＣＰ
Ｕで上述した自己診断を実施するように構成することが
できる。この場合、稼働系のＣＰＵは自己診断を実施し
ない。したがって、実祭の教務処理能率を低下させず
に、二重化計算機システム全体の信頼性をさらに向上て
きる、
【００５７】
【発明の効果】以上説明したように本発明のＣＰＵ自己
診断方法においては、ＣＰＵ内部に一定周期で自動的に
実行される自己診断機能を設けている。したがって、短
い周期で定期的により確実な自己診断が実施でき、かつ
異常発生時のみ異常警報が出力され、通常の処理に対す
る影響を極力抑制した状態で、コンピュータ全体の信頼
性を大幅に向上できる。
診断方法においては、ＣＰＵ内部に一定周期で自動的に
実行される自己診断機能を設けている。したがって、短
い周期で定期的により確実な自己診断が実施でき、かつ
異常発生時のみ異常警報が出力され、通常の処理に対す
る影響を極力抑制した状態で、コンピュータ全体の信頼
性を大幅に向上できる。
【図１】 本発明の第１実施形態の自己診断方法が採用
されたＣＰＵの概略構成を示す模式図
されたＣＰＵの概略構成を示す模式図
【図２】 同第１実施形態のＣＰＵにおける各演算命令
のパイプライン処理を示す模式図
のパイプライン処理を示す模式図
【図３】 本発明の第２実施形態の自己診断方法が採用
されたＣＰＵの概略構成を示す模式図
されたＣＰＵの概略構成を示す模式図
【図４】 同第２実施形態のＣＰＵにおける各演算命令
のパイプライン処理を示す模式図
のパイプライン処理を示す模式図
【図５】 同第２実施形態の自己診断方法の動作を示す
流れ図
流れ図
【図６】 従来の自己診断装置が組込まれたコンピュー
タの概略構成図
タの概略構成図
１１，２１…レジスタファイル １２ａ〜１２ｄ，１５ａ，１５ｂ…レジスタ １４ａ，１４ｂ…演算器 １６…比較器 １７…演算（通常）命令 １８，１８ａ…自己診断命令 ２２…データパス ２３…読出書込部 ２４…キャッシュメモリ ２５…自己診断制御部 ２６…スキャン経路 ２７…実行部 ２８…期待値メモリ ２９…処理結果メモリ ３０…比較部 ３１…外部メモリ
Claims (2)
- 【請求項１】 同一演算機能を有した複数の演算器を有
し、少なくとも読出段階、実行段階、書込段階から構成
された複数の演算命令をシステムクロックに同期してパ
イプライン方式で順次実行していくＣＰＵの動作を診断
するＣＰＵの自己診断方法において、 前記複数の各演算命令からなる演算命令列における所定
演算命令数毎に下記ａ，ｂ，ｃの自己診断用命令を実行
するＣＰＵの自己診断方法。 ａ．前記各演算器に対して同一の演算処理を実行させ、 ｂ．各演算器で得られた演算結果を比較し、 ｃ．比較結果が不一致の場合のみ前記書込段階を用いて
異常警報出力する。 - 【請求項２】 少なくともレジスタ、データパス、演算
器、データ読出書込ユニットが組込まれ、入力されたデ
ータに対して前記演算器を用いて演算するＣＰＵの動作
を診断するＣＰＵの自己診断方法において、 前記レジスタ、データパス、データ読出書込ユニット等
のデータの転送及び一時記憶に関する複数の機能ブロッ
クに対してデータを還流させるためのスキャン経路を形
成し、 このスキャン経路へ試験データを還流させて、 このスキャン経路を還流した試験データと還流前の試験
データとを比較し、 比較結果が不一致の場合のみ異常警報出力するＣＰＵの
自己診断方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9170200A JPH1115661A (ja) | 1997-06-26 | 1997-06-26 | Ｃｐｕの自己診断方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9170200A JPH1115661A (ja) | 1997-06-26 | 1997-06-26 | Ｃｐｕの自己診断方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1115661A true JPH1115661A (ja) | 1999-01-22 |
Family
ID=15900533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9170200A Pending JPH1115661A (ja) | 1997-06-26 | 1997-06-26 | Ｃｐｕの自己診断方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1115661A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008515064A (ja) * | 2004-09-29 | 2008-05-08 | インテル・コーポレーション | 冗長マルチスレッド環境でのチェッカ命令の実行 |
| JP2009037499A (ja) * | 2007-08-03 | 2009-02-19 | Furuno Electric Co Ltd | 自動料金収受車載装置およびそれを用いた車載システム |
| JP2012208662A (ja) * | 2011-03-29 | 2012-10-25 | Toyota Motor Corp | マルチスレッド・プロセッサ |
| JP2018206375A (ja) * | 2017-06-07 | 2018-12-27 | エイアールエム リミテッド | プログラマブル命令のバッファリング |
| JP2020165802A (ja) * | 2019-03-29 | 2020-10-08 | 株式会社エヌエスアイテクス | 半導体装置、および半導体装置のテスト方法 |
-
1997
- 1997-06-26 JP JP9170200A patent/JPH1115661A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008515064A (ja) * | 2004-09-29 | 2008-05-08 | インテル・コーポレーション | 冗長マルチスレッド環境でのチェッカ命令の実行 |
| JP4691105B2 (ja) * | 2004-09-29 | 2011-06-01 | インテル・コーポレーション | 冗長マルチスレッド環境でのチェッカ命令の実行 |
| JP2009037499A (ja) * | 2007-08-03 | 2009-02-19 | Furuno Electric Co Ltd | 自動料金収受車載装置およびそれを用いた車載システム |
| JP2012208662A (ja) * | 2011-03-29 | 2012-10-25 | Toyota Motor Corp | マルチスレッド・プロセッサ |
| JP2018206375A (ja) * | 2017-06-07 | 2018-12-27 | エイアールエム リミテッド | プログラマブル命令のバッファリング |
| US11579889B2 (en) | 2017-06-07 | 2023-02-14 | Arm Limited | Programmable instruction buffering for accumulating a burst of instructions |
| JP2020165802A (ja) * | 2019-03-29 | 2020-10-08 | 株式会社エヌエスアイテクス | 半導体装置、および半導体装置のテスト方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0461792B1 (en) | Master/slave checking system | |
| JPH052654A (ja) | マイクロコンピユータの故障検知方法および回路 | |
| JP2000187600A (ja) | ウオッチドッグタイマ方式 | |
| JPS6324440A (ja) | 多重プロセッサ・システム用システム管理装置 | |
| JPH1115661A (ja) | Ｃｐｕの自己診断方法 | |
| JPH07141176A (ja) | コマンドリトライ制御方式 | |
| KR19990057809A (ko) | 오류 방지 시스템 | |
| JP2679575B2 (ja) | 入出力チャネルの障害処理システム | |
| JP3109573B2 (ja) | 障害ｌｓｉ検出方式 | |
| JP2000311155A (ja) | マルチプロセッサシステム及び電子機器 | |
| JP2808985B2 (ja) | 情報処理装置及びデバッグ装置 | |
| JPS6170645A (ja) | 障害原因解析用デ−タ収集装置 | |
| JPS6146535A (ja) | 擬似エラ−設定制御方式 | |
| JPH06214831A (ja) | 中央処理装置の異常検出装置 | |
| JPS6061839A (ja) | 論理装置の故障診断処理方式 | |
| JPS60195649A (ja) | マイクロプログラム制御型デ−タ処理装置におけるエラ−報告方式 | |
| JPH07219609A (ja) | 情報処理装置 | |
| JPH07230432A (ja) | 計算装置 | |
| JPH0341528A (ja) | 計算機における診断装置 | |
| JPS6074052A (ja) | ヒストリ・メモリ制御方式 | |
| JPH01258143A (ja) | マイクロコンピュータ監視方式 | |
| JPH0769846B2 (ja) | エラー処理回路の検証装置 | |
| JPS61177548A (ja) | 再試行制御方式 | |
| JPH0498326A (ja) | マイクロプロセッサ | |
| JPS60258653A (ja) | 情報処理装置 |