JPS6114739A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6114739A JPS6114739A JP59135485A JP13548584A JPS6114739A JP S6114739 A JPS6114739 A JP S6114739A JP 59135485 A JP59135485 A JP 59135485A JP 13548584 A JP13548584 A JP 13548584A JP S6114739 A JPS6114739 A JP S6114739A
- Authority
- JP
- Japan
- Prior art keywords
- package
- lead terminal
- lead
- pin
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体素子チップがパッケージ内に収納され
て成る半導体装置に関し、特に、透明材料により形成さ
れたパッケージ音用いて成る半導体装置に関する。
て成る半導体装置に関し、特に、透明材料により形成さ
れたパッケージ音用いて成る半導体装置に関する。
電子部品としての半導体装置は、取扱い性、チップの保
護、配線基板への装着等の観点より、一般にパッケージ
に収納された形態で供給されている。このパッケージと
しては、金属パッケージ、セラミック・パッケージ、樹
脂封止パッケージ等の種々のものが知られている。
護、配線基板への装着等の観点より、一般にパッケージ
に収納された形態で供給されている。このパッケージと
しては、金属パッケージ、セラミック・パッケージ、樹
脂封止パッケージ等の種々のものが知られている。
ここで、第４図および第５図は、上述のような半導体装
置のそれぞｎ互いに異なる従来例を示す斜視図である。
置のそれぞｎ互いに異なる従来例を示す斜視図である。
これらの第４図、第５図において、リード端子（いわゆ
るピン）Ｍ、５２が突出しており、これらのリード端子
あるいはピンのうちの基準となる端子、例えばいわゆる
第１ピン等全表示するためのマークとして、谷パッケー
ジ４１．５１にはそ九ぞれ例えば凹部４３．５３が形成
されている。
るピン）Ｍ、５２が突出しており、これらのリード端子
あるいはピンのうちの基準となる端子、例えばいわゆる
第１ピン等全表示するためのマークとして、谷パッケー
ジ４１．５１にはそ九ぞれ例えば凹部４３．５３が形成
されている。
すなわち、第４図の例では、１ビン表示マークとなる凹
部４３に最も近いピン４２Ａが第１ピンであり、また第
５図の例では、切欠凹部５３を上方に配置したときのト
ング・ビューにおける左上端のピン５２Ａが第１ビンと
なる。
部４３に最も近いピン４２Ａが第１ピンであり、また第
５図の例では、切欠凹部５３を上方に配置したときのト
ング・ビューにおける左上端のピン５２Ａが第１ビンと
なる。
ところで、例えば受光素子や発光素子等のように、半導
体素子チップに対して外部光を照射したリ、あるいは半
導体素子チップからの光音外部に導出する必要がある場
合には、上記パッケージの少くとも半導体素子チップと
対応する部分を透明とした構造が用いられるが、パッケ
ージの一部に透明材料會用いることによる構造の複雑化
ケ避けたい場合や、部品全体ケ小型化したい場合等にお
いては、パノクージ全体ｋａ明材料で形成することも行
わバでいる。
体素子チップに対して外部光を照射したリ、あるいは半
導体素子チップからの光音外部に導出する必要がある場
合には、上記パッケージの少くとも半導体素子チップと
対応する部分を透明とした構造が用いられるが、パッケ
ージの一部に透明材料會用いることによる構造の複雑化
ケ避けたい場合や、部品全体ケ小型化したい場合等にお
いては、パノクージ全体ｋａ明材料で形成することも行
わバでいる。
このような全体が透明なパッケージ音用いた半導体装置
において、上述した第１ビン等の基準となるリード端子
全表示するために、例えばパッケージ表面に四部や凸部
等を形成しても、パッケージが透明であるため表面の凹
凸が判読し難いという欠点がある。これは、半導体装置
の取扱い時のみならず、配線基板に装着した後でも、パ
ッケージ下部の配線パターンが透けて見えるため、パッ
ケージ表面の凹凸と配線パターンとが視覚的に判別し難
い。そこで、透明パッケージ表面に基準ビン表示用のイ
ンク・マーク會記載することも考えられるが、運搬、取
扱い時等に上記インク・マークのインクによりパッケー
ジ表面が汚れ、受光効率や発光効率等が低下したり、場
合によっては誤動作の原因ともなる虞扛がある。
において、上述した第１ビン等の基準となるリード端子
全表示するために、例えばパッケージ表面に四部や凸部
等を形成しても、パッケージが透明であるため表面の凹
凸が判読し難いという欠点がある。これは、半導体装置
の取扱い時のみならず、配線基板に装着した後でも、パ
ッケージ下部の配線パターンが透けて見えるため、パッ
ケージ表面の凹凸と配線パターンとが視覚的に判別し難
い。そこで、透明パッケージ表面に基準ビン表示用のイ
ンク・マーク會記載することも考えられるが、運搬、取
扱い時等に上記インク・マークのインクによりパッケー
ジ表面が汚れ、受光効率や発光効率等が低下したり、場
合によっては誤動作の原因ともなる虞扛がある。
本発明は、このような実情に鑑み、簡単な構成で透明パ
ッケージ下部いた半導体装置の第１ビン等の基準リード
端子の表示が行え、表面が汚ｎる虞れがなく、明瞭に基
準ビンの判別が行えるとともに、パッケージの表からの
みならず裏からも基準ビンの判別が行えるような半導体
装置の提供を目的とする。
ッケージ下部いた半導体装置の第１ビン等の基準リード
端子の表示が行え、表面が汚ｎる虞れがなく、明瞭に基
準ビンの判別が行えるとともに、パッケージの表からの
みならず裏からも基準ビンの判別が行えるような半導体
装置の提供を目的とする。
すなわち、本発明に係る半導体装置の特徴は、複数本の
リード端子（いわゆるビン）に接続された半導体素子チ
ップが透明パッケージ内に収納されて成る半導体装置に
おいて、複数本のリード端子のうちの基準となるリード
端子、例えば第１ピンの透明パッケージ内部の形状會、
他のリード端子とは異なった視覚的に容易に区別し得る
形状とし、すなわち例えば第１ピンの内部リード部にの
み円形孔を穿設して、基準リード端子表示（例えば１ビ
ン表示）全行うことである。
リード端子（いわゆるビン）に接続された半導体素子チ
ップが透明パッケージ内に収納されて成る半導体装置に
おいて、複数本のリード端子のうちの基準となるリード
端子、例えば第１ピンの透明パッケージ内部の形状會、
他のリード端子とは異なった視覚的に容易に区別し得る
形状とし、すなわち例えば第１ピンの内部リード部にの
み円形孔を穿設して、基準リード端子表示（例えば１ビ
ン表示）全行うことである。
したがって、透明パッケージ内部の各リード端子の形伏
塗透かして見たときに、第１ピン等の基準リード端子の
形状が他の端子の形状と異なっており、視覚的に容易に
区別できるため、基準リード端子の判別がパッケージ表
面からも裏面からも確実に行える。また、パッケージ表
面にインク・マーク等を印刷する必要がなく、表面がイ
ンクにより汚れる虞れがない。
塗透かして見たときに、第１ピン等の基準リード端子の
形状が他の端子の形状と異なっており、視覚的に容易に
区別できるため、基準リード端子の判別がパッケージ表
面からも裏面からも確実に行える。また、パッケージ表
面にインク・マーク等を印刷する必要がなく、表面がイ
ンクにより汚れる虞れがない。
第１図は本発明の第１の実施例となる半導体装置會示す
平面図である。この第１図において、例えば透明樹脂よ
り成る透明パッケージ１内に封止された半導体素子チッ
プ２には、複数個のワイヤ・ボンディング用電極バンド
３が形成されており、これらのボンディング・バンド３
とリード端子４の端部とは、ボンディング・ワイヤ５全
介して電気的に接続されている。リード端子４は複数本
、例えば８本設けられており、これらのリード端子４の
うち基準となる端子、例えば第１ビン４Ａの透明パッケ
ージ１内部には、他のリード端子と異なった区別し得る
形状として、円形孔６が穿設されている。すなわち、透
明パッケージ１内のり−ド０パターンとして、基準リー
ド端子である第１ビン４Ａ以外のリード端子４には、例
えば四角形状の孔７が穿設されていたり、孔無しの形状
となっているのに対し、第１ビン４Ａのみに円形孔６が
形成されている。これらのパッケージ内リード・パター
ンは、透明パッケージ１を透かして外部より明瞭に見る
ことができ、第１ビン４Ａの円形孔６會他のリード端子
の形状から明確に区別して判読できる。
平面図である。この第１図において、例えば透明樹脂よ
り成る透明パッケージ１内に封止された半導体素子チッ
プ２には、複数個のワイヤ・ボンディング用電極バンド
３が形成されており、これらのボンディング・バンド３
とリード端子４の端部とは、ボンディング・ワイヤ５全
介して電気的に接続されている。リード端子４は複数本
、例えば８本設けられており、これらのリード端子４の
うち基準となる端子、例えば第１ビン４Ａの透明パッケ
ージ１内部には、他のリード端子と異なった区別し得る
形状として、円形孔６が穿設されている。すなわち、透
明パッケージ１内のり−ド０パターンとして、基準リー
ド端子である第１ビン４Ａ以外のリード端子４には、例
えば四角形状の孔７が穿設されていたり、孔無しの形状
となっているのに対し、第１ビン４Ａのみに円形孔６が
形成されている。これらのパッケージ内リード・パター
ンは、透明パッケージ１を透かして外部より明瞭に見る
ことができ、第１ビン４Ａの円形孔６會他のリード端子
の形状から明確に区別して判読できる。
ここで、上記第１ビン４Ａ’に指示するためのパッケー
ジ内リード形状は、上記円形孔６に限定されず、例えば
第２図に示す本発明の第２の実施例のように、略Ｕ字状
の切り欠きｌｌｋ第１ビン４Ａに形成してもよい。この
Ｕ字状の切り欠き１１も、他のリード端子４のパッケー
ジ内形状に対比して明瞭に区別できることは勿論である
。
ジ内リード形状は、上記円形孔６に限定されず、例えば
第２図に示す本発明の第２の実施例のように、略Ｕ字状
の切り欠きｌｌｋ第１ビン４Ａに形成してもよい。この
Ｕ字状の切り欠き１１も、他のリード端子４のパッケー
ジ内形状に対比して明瞭に区別できることは勿論である
。
次に、第３図は本発明の第３の実施例を示し、半導体素
子チップ２を透明パッケージ１に対して斜めに傾けた例
を示している。この第３の実施例の半導体装置において
も、透明パッケージ１内のリード・パターンとして、基
準リード端子となる例えば第１ピン４Ａのみに例えば円
形孔６ケ穿設し、他のリード端子４と視覚的に容易に識
別可能としている。
子チップ２を透明パッケージ１に対して斜めに傾けた例
を示している。この第３の実施例の半導体装置において
も、透明パッケージ１内のリード・パターンとして、基
準リード端子となる例えば第１ピン４Ａのみに例えば円
形孔６ケ穿設し、他のリード端子４と視覚的に容易に識
別可能としている。
なお、本発明は上記実施例のみに限定されるものではな
く、例えば基準となるリード端子は第１ピンに限定され
ず、基準リード端子全表示するための形状も円形孔やＵ
字状の切り欠きの他に、他のリード端子と視覚的に明瞭
に区別できる形状であれば何でもよい。これは、基準リ
ード端子以外のリード端子金てに円形孔あるいは四角形
孔を穿設し、基準リード端子のみを孔無しとすることも
含むものである。
く、例えば基準となるリード端子は第１ピンに限定され
ず、基準リード端子全表示するための形状も円形孔やＵ
字状の切り欠きの他に、他のリード端子と視覚的に明瞭
に区別できる形状であれば何でもよい。これは、基準リ
ード端子以外のリード端子金てに円形孔あるいは四角形
孔を穿設し、基準リード端子のみを孔無しとすることも
含むものである。
本発明に係る半導体装置によｎば、透明パッケージ表面
かして見たときに、他の形状と異なる形状のリード端子
、例えば円形孔６の穿設さ扛たものやＵ字状の切り欠き
１１が形成されたもの等全判別することにより、基準と
なるリード端子、例えば第１ピン４Ａ’に明確に認識で
きる。こハは、パッケージが透明であることから、パッ
ケージ表面からのみならず裏面からも同様に第１ピン等
の基準リード端子會明瞭に見分けることができ、ユーザ
がパッケージ會裏面から見ながら使用する場合等でも基
準リード端子の判読が容易に行える。
かして見たときに、他の形状と異なる形状のリード端子
、例えば円形孔６の穿設さ扛たものやＵ字状の切り欠き
１１が形成されたもの等全判別することにより、基準と
なるリード端子、例えば第１ピン４Ａ’に明確に認識で
きる。こハは、パッケージが透明であることから、パッ
ケージ表面からのみならず裏面からも同様に第１ピン等
の基準リード端子會明瞭に見分けることができ、ユーザ
がパッケージ會裏面から見ながら使用する場合等でも基
準リード端子の判読が容易に行える。
また、透明パッケージ表面に凹凸等を形成する場合に比
べて、視覚的に判別し易く、誤認等が生ずる虞れが無く
、確実な基準リード端子の判読が行える。さらに、透明
パッケージ表面にインク・マーク等を付す場合に比べて
、インクによる汚れ等が生じて感度低下２来すような欠
点も回避できる。
べて、視覚的に判別し易く、誤認等が生ずる虞れが無く
、確実な基準リード端子の判読が行える。さらに、透明
パッケージ表面にインク・マーク等を付す場合に比べて
、インクによる汚れ等が生じて感度低下２来すような欠
点も回避できる。
第１図は本発明の第１の実施例金示す平面図、第２図は
本発明の第２の実施例會示す平面図、第３図は本発明の
第３の実施例會示す平面図であり、第４図および第５図
はそ扛ぞれ互いに異なる従来例を示す斜視図である。 １００．透明パッケージ ２・・・半導体素子テップ ４・・・ リード端子 ４Ａ・・・基準リード端子（第１ピン）６・・・円形孔 １１・・・ Ｕ字状の切り欠き
本発明の第２の実施例會示す平面図、第３図は本発明の
第３の実施例會示す平面図であり、第４図および第５図
はそ扛ぞれ互いに異なる従来例を示す斜視図である。 １００．透明パッケージ ２・・・半導体素子テップ ４・・・ リード端子 ４Ａ・・・基準リード端子（第１ピン）６・・・円形孔 １１・・・ Ｕ字状の切り欠き
Claims (1)
- 複数本のリード端子に接続された半導体素子が透明パッ
ケージ内に収納されて成る半導体装置において、上記複
数本のリード端子のうちの基準となるリード端子の上記
透明パッケージ内部の形状を他のリード端子とは異なつ
た形状として基準リード端子表示を行うことを特徴とす
る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59135485A JPS6114739A (ja) | 1984-06-30 | 1984-06-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59135485A JPS6114739A (ja) | 1984-06-30 | 1984-06-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6114739A true JPS6114739A (ja) | 1986-01-22 |
Family
ID=15152821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59135485A Pending JPS6114739A (ja) | 1984-06-30 | 1984-06-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6114739A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02246247A (ja) * | 1989-03-20 | 1990-10-02 | Mitsubishi Electric Corp | 半導体装置 |
| JPH0661410A (ja) * | 1993-01-25 | 1994-03-04 | Mitsubishi Electric Corp | 半導体装置 |
| US6692404B2 (en) | 2001-08-29 | 2004-02-17 | Honda Giken Kogyo Kabushiki Kaisha | Engine control system and method for hybrid vehicle |
| US10351745B2 (en) | 2014-12-23 | 2019-07-16 | Saint-Gobain Ceramics & Plastics, Inc. | Shaped abrasive particles and method of forming same |
| US10358589B2 (en) | 2015-03-31 | 2019-07-23 | Saint-Gobain Abrasives, Inc. | Fixed abrasive articles and methods of forming same |
| US10364383B2 (en) | 2012-01-10 | 2019-07-30 | Saint-Gobain Ceramics & Plastics, Inc. | Abrasive particles having complex shapes and methods of forming same |
| US10428255B2 (en) | 2011-12-30 | 2019-10-01 | Saint-Gobain Ceramics & Plastics, Inc. | Shaped abrasive particle and method of forming same |
| US10557067B2 (en) | 2014-04-14 | 2020-02-11 | Saint-Gobain Ceramics & Plastics, Inc. | Abrasive article including shaped abrasive particles |
| US10563106B2 (en) | 2013-09-30 | 2020-02-18 | Saint-Gobain Ceramics & Plastics, Inc. | Shaped abrasive particles and methods of forming same |
| US10563105B2 (en) | 2017-01-31 | 2020-02-18 | Saint-Gobain Ceramics & Plastics, Inc. | Abrasive article including shaped abrasive particles |
| US11718774B2 (en) | 2016-05-10 | 2023-08-08 | Saint-Gobain Ceramics & Plastics, Inc. | Abrasive particles and methods of forming same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57194559A (en) * | 1981-05-27 | 1982-11-30 | Hitachi Ltd | Semicondcutor device |
-
1984
- 1984-06-30 JP JP59135485A patent/JPS6114739A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57194559A (en) * | 1981-05-27 | 1982-11-30 | Hitachi Ltd | Semicondcutor device |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02246247A (ja) * | 1989-03-20 | 1990-10-02 | Mitsubishi Electric Corp | 半導体装置 |
| JPH0661410A (ja) * | 1993-01-25 | 1994-03-04 | Mitsubishi Electric Corp | 半導体装置 |
| US6692404B2 (en) | 2001-08-29 | 2004-02-17 | Honda Giken Kogyo Kabushiki Kaisha | Engine control system and method for hybrid vehicle |
| US10428255B2 (en) | 2011-12-30 | 2019-10-01 | Saint-Gobain Ceramics & Plastics, Inc. | Shaped abrasive particle and method of forming same |
| US10364383B2 (en) | 2012-01-10 | 2019-07-30 | Saint-Gobain Ceramics & Plastics, Inc. | Abrasive particles having complex shapes and methods of forming same |
| US10563106B2 (en) | 2013-09-30 | 2020-02-18 | Saint-Gobain Ceramics & Plastics, Inc. | Shaped abrasive particles and methods of forming same |
| US10557067B2 (en) | 2014-04-14 | 2020-02-11 | Saint-Gobain Ceramics & Plastics, Inc. | Abrasive article including shaped abrasive particles |
| US10351745B2 (en) | 2014-12-23 | 2019-07-16 | Saint-Gobain Ceramics & Plastics, Inc. | Shaped abrasive particles and method of forming same |
| US10358589B2 (en) | 2015-03-31 | 2019-07-23 | Saint-Gobain Abrasives, Inc. | Fixed abrasive articles and methods of forming same |
| US11718774B2 (en) | 2016-05-10 | 2023-08-08 | Saint-Gobain Ceramics & Plastics, Inc. | Abrasive particles and methods of forming same |
| US10563105B2 (en) | 2017-01-31 | 2020-02-18 | Saint-Gobain Ceramics & Plastics, Inc. | Abrasive article including shaped abrasive particles |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4309605A (en) | Photo-reflective sensor | |
| US5331512A (en) | Surface-mount LED | |
| JPS6114739A (ja) | 半導体装置 | |
| JPS6038868B2 (ja) | 半導体パツケ−ジ | |
| US4180161A (en) | Carrier structure integral with an electronic package and method of construction | |
| KR19980020175A (ko) | 릴(reel)형 인쇄회로기판 | |
| US20040257230A1 (en) | Integrated circuit packages with marked product tracking information | |
| JPS61281559A (ja) | 光検出装置 | |
| KR200243280Y1 (ko) | 반도체패키지용매거진 | |
| KR20040056690A (ko) | 인덱스 홈을 갖는 반도체 칩 패키지 | |
| KR100420434B1 (ko) | 반도체패키지용 회로기판 | |
| JPH03205859A (ja) | 半導体装置 | |
| JP3396752B2 (ja) | 加速度センサ基板 | |
| JPS6316650A (ja) | 集積回路装置 | |
| JP2009094090A (ja) | 半導体素子およびこの半導体素子を搭載した電子機器 | |
| US20040217449A1 (en) | Electronic component packaging | |
| JPS6252952A (ja) | 半導体装置用フラツトパツケ−ジ | |
| JPS63152162A (ja) | 半導体装置 | |
| JPS6245200A (ja) | 半導体装置 | |
| JPH0714022B2 (ja) | 半導体集積回路用パッケ−ジ | |
| JPH09312452A (ja) | Ｌｓｉピン番号識別付き基板 | |
| JPH04113637A (ja) | 半導体パッケージ | |
| JPH062706U (ja) | Ｌｓｉピン番号識別構造 | |
| JPS63185046A (ja) | 半導体集積回路用パツケ−ジ | |
| JP2004228469A (ja) | 半導体素子用パッケージ |