KR20040056690A - 인덱스 홈을 갖는 반도체 칩 패키지 - Google Patents
인덱스 홈을 갖는 반도체 칩 패키지 Download PDFInfo
- Publication number
- KR20040056690A KR20040056690A KR1020020083231A KR20020083231A KR20040056690A KR 20040056690 A KR20040056690 A KR 20040056690A KR 1020020083231 A KR1020020083231 A KR 1020020083231A KR 20020083231 A KR20020083231 A KR 20020083231A KR 20040056690 A KR20040056690 A KR 20040056690A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- index
- package
- chip package
- package body
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 발명은 인덱스 홈을 갖는 반도체 칩 패키지에 관한 것으로서, 반도체 칩이 리드프레임에 실장되어 패키지 몸체로 봉지되고 그 패키지 몸체의 외부로 노출된 리드 부분을 포함하며 패키지 몸체의 외주면에 리드의 핀 기능에 따른 실장 방향을 나타내는 인덱스 핀 표시를 갖는 반도체 칩 패키지에 있어서, 상기 패키지 몸체는 외주면으로부터 상기 리드프레임의 소정 부분을 노출시키는 인덱스 홈이 형성되어 실장 방향을 표시하는 것을 특징으로 한다. 이에 따르면, 실장 방향을 나타내는 인덱스 홈이 리드프레임이 노출되도록 형성됨으로서 패키지 몸체와의 명암차이가 뚜렷하여 기판 실장이 용이하게 이루어질 수 있는 이점(利點)이 있다.
Description
본 발명은 반도체 장치에 관한 것으로서, 더욱 상세하게는 기판에 반도체 장치가 부착될 때 실장 방향의 식별이 용이하도록 하는 인덱스 홈을 갖는 반도체 칩 패키지에 관한 것이다.
일반적으로 반도체 칩 패키지는 리드프레임에 반도체 칩이 실장되어 있고, 그 반도체 칩과 리드프레임의 리드가 본딩와이어에 의해 전기적으로 연결되어 있으며, 반도체 칩과 본딩와이어 및 그 접합 부분들이 에폭시 성형 수지로 형성되는 패키지 몸체에 의해 외부환경으로부터 물리적 및 화학적으로 보호되도록 하고 있으며, 패키지 몸체의 외부로 돌출되는 리드 부분이 실장에 적합한 형태로 성형(forming)되어 있는 구조를 갖는다.
이와 같은 반도체 칩 패키지는 리드의 배치 형태에 따라 SIP(Single In line Package), DIP(Dual In line Package), QFP(Quad Flat Package) 등으로 구분될 수 있으며, 서로 대향하는 2방향 또는 4방향으로 외부와의 접속을 위한 리드들이 배치되어 있는 형태가 많이 사용되고 있다. 종래 반도체 칩 패키지의 구조를 소개하기로 한다.
도 1은 종래 기술에 따른 반도체 칩 패키지를 나타낸 평면도이다.
도 1을 참조하면, 여기에 도시된 종래의 반도체 칩 패키지(110)는 패키지 몸체(115)의 서로 대향하는 2방향으로 외부접속을 위한 리드(113)들이 배열되어 있는 메모리 소자이다. 각각의 리드(113)는 핀 번호가 정해져 있으며 각 핀별로 그 기능이 고정되어 있다. 리드(113)들은 어드레스 핀(address pin), 기능 핀(function pin), GND(ground) 핀, Vcc핀, WE(write enable) 핀, 입출력 핀, 어드레스 핀 등등그 기능이 결정되어 있다. 보통 GND핀과 Vcc핀은 마주보는 변에서 서로 대각선 방향으로 최외곽에 위치한다.
이와 같은 구조의 반도체 칩 패키지(110)는 외부 기판 실장시 각각의 핀 기능에 맞도록 실장이 이루어져야 하는 실장 방향성 제약을 가지고 있다. 이를 위하여 반도체 칩 패키지(110)는 패키지 몸체(115)의 외주면, 통상적으로 상면으로부터 1번 리드의 위치를 표시하는 인덱스 핀(index pin) 표시(119)가 음각 처리되어 형성되어 있다.
그런데, 종래의 반도체 칩 패키지는 실장 방향성 표시 인자로 인덱스 핀 표시가 음각 처리에 의해 형성되기 때문에 패키지 몸체 외주면과 인덱스 핀 표시의 색이 동일하다. 따라서, 사용자는 패키지 실장시 인덱스 핀 표시(119)의 음각 깊이에 의한 차이로 인덱스 핀 표시의 위치을 확인하여야 한다. 그러나, 패키지 몸체와 인덱스 핀 표시의 명암 차이가 크지 않아 실장 방향성 확인이 어렵다. 특히 전문적인 지식이 없는 사용자가 반도체 칩 패키지 사용시 역방향으로 실장할 가능성이 높으며, 그에 따라 반도체 칩 패키지가 정상적으로 동작되지 못할 수 있다. 한편, 패키지 조립 공정에서는 인덱스 핀 표시에 대한 보증을 위하여 육안 검사를 포함한 여러 가지 검사 공정이 필요하여 공정 손실이 발생된다.
따라서, 본 발명의 목적은 전술한 바와 같은 문제점을 극복하기 위하여 보다 용이하게 실장 방향성을 파악할 수 있도록 하는 반도체 칩 패키지를 제공하는 데에 있다.
도 1은 종래 기술에 따른 반도체 칩 패키지를 나타낸 평면도,
도 2는 본 발명에 따른 반도체 칩 패키지의 제 1실시예를 나타낸 평면도,
도 3은 본 발명에 따른 반도체 칩 패키지의 제 2실시예를 나타낸 평면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10,50,110; 반도체 칩 패키지
11,51; 리드프레임
13,53,113; 리드
15,55,115; 패키지 몸체
17,57,117; 제품 정보 표시
19,59,119; 인덱스 핀 표시
21; 인덱스 홈(index groove)
이와 같은 목적을 달성하기 위한 본 발명에 따른 인덱스 홈을 갖는 반도체 칩 패키지는, 반도체 칩이 리드프레임에 실장되어 패키지 몸체로 봉지되고 그 패키지 몸체의 외부로 노출된 리드 부분을 포함하며 패키지 몸체의 외주면에 리드의 핀 기능에 따른 실장 방향을 나타내는 인덱스 핀 표시를 갖는 반도체 칩 패키지에 있어서, 상기 패키지 몸체는 외주면으로부터 상기 리드프레임의 소정 부분을 노출시키는 인덱스 홈이 형성되어 실장 방향을 표시하는 것을 특징으로 한다.
패키지 몸체는 반원형 형태나 직사각형 형태 등 다양한 형태의 인덱스 홈을 갖도록 할 수 있으며 리드프레임은 인덱스 홈과 동일한 형태의 홈이 형성도록 할 수 있다.
이하 첨부 도면을 참조하여 본 발명에 따른 인덱스 홈을 갖는 반도체 칩 패키지를 보다 상세하게 설명하고자 한다.
도 2는 본 발명에 따른 반도체 칩 패키지의 제 1실시예를 나타낸 평면도이고, 도 3은 본 발명에 따른 반도체 칩 패키지의 제 2실시예를 나타낸 평면도이다.
도 2와 도 3에 도시되는 본 발명에 따른 반도체 칩 패키지(10,50)들은 모두 마주보는 장변 부분에 리드(13,53)들이 배치되어 있는 형태의 반도체 칩 패키지이다. 이 반도체 칩 패키지(10,50)들은 도시되지 않았지만 반도체 칩이 리드프레임에 실장되어 와이어본딩 등에 의한 전기적인 연결에 의해 리드와 연결되는 내부 구조를 갖는다. 반도체 칩 패키지(10,50)들의 에폭시 성형 수지로 형성되는 패키지 몸체(15,55)는 이와 같은 내부 구조를 외부환경으로부터 보호한다. 패키지몸체(15,55)의 외부로 노출된 리드(13,53)의 부분이 외부 실장 기판에 실장시 외부접속단자로 이용된다.
패키지 몸체(15,55)의 외주면 중 상면에는 마킹(marking) 공정에 의해 제품 정보 표시(17,57)가 이루어져 있으며 한쪽 모서리 부분에는 패키지 몸체(15,55)로부터 음각 처리된 인덱스 핀 표시(19,59)가 되어 있다. 이 인덱스 핀 표시(19,59)가 위치하는 부분의 리드가 1번 핀이 된다. 또한, 패키지 몸체(15,55)의 단변 부분에는 리드프레임(11,51)이 소정 부분 노출되도록 인덱스 홈(21,71)이 패키지 몸체(15,55)의 측면으로부터 소정깊이로 형성되어 실장 방향성을 나타낸다. 인덱스 홈(21,71)은 다양한 형태를 가질 수 있으나 제 1실시예의 반도체 칩 패키지(10)에서는 반원형 형태의 인덱스 홈(21)을 그리고 제 2실시예에의 반도체 칩 패키지(50)에서는 직사각형 형태의 인덱스 홈(71)을 갖고 있다. 그리고, 제 1실시예의 반도체 칩 패키지(10)에서는 리드프레임(11) 자체가 인덱스 홈(21)과 동일한 형태의 홈이 형성되어 노출되고 제 2실시예의 반도체 칩 패키지(50)에서는 리드프레임(51)의 형태 변화 없이 리드프레임(51)을 노출시키는 직사각형 형태의 인덱스 홈(71)이 형성되어 있다. 리드프레임(11,51)과 패키지 몸체(15,55)간의 명암 차가 명확하여 실장 방향성이 쉽게 확인될 수 있다.
한편, 전술한 실시예에서는 인덱스 핀 표시와 인덱스 홈을 모두 갖는 형태의 반도체 칩 패키지를 소개하였으나, 인덱스 핀 표시를 갖지 않고 리드프레임을 노출시키는 인덱스 홈만을 갖도록 할 수도 있다. 이와 같은 경우 패키지 조립 공정에서 인덱스 핀 표시 보증을 위한 여러 가지 검사 공정이 필요하지 않게 된다.
이상과 같은 본 발명에 의한 인덱스 홈을 갖는 반도체 칩 패키지에 따르면, 실장 방향을 나타내는 인덱스 홈이 리드프레임이 노출되도록 형성됨으로서 패키지 몸체와의 명암차이가 뚜렷하여 기판 실장이 용이하게 이루어질 수 있는 이점(利點)이 있다.
Claims (2)
- 반도체 칩이 리드프레임에 실장되어 패키지 몸체로 봉지되고 그 패키지 몸체의 외부로 노출된 리드 부분을 포함하며 패키지 몸체의 외주면에 리드의 핀 기능에 따른 실장 방향을 나타내는 인덱스 핀 표시를 갖는 반도체 칩 패키지에 있어서, 상기 패키지 몸체는 외주면으로부터 상기 리드프레임의 소정 부분을 노출시키는 인덱스 홈이 형성되어 실장 방향을 표시하는 것을 특징으로 하는 인덱스 홈을 갖는 반도체 칩 패키지.
- 제 1항에 있어서, 상기 리드프레임은 상기 인덱스 홈과 동일한 형태의 홈이 형성된 것을 특징으로 하는 인덱스 홈을 갖는 반도체 칩 패키지.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020083231A KR20040056690A (ko) | 2002-12-24 | 2002-12-24 | 인덱스 홈을 갖는 반도체 칩 패키지 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020083231A KR20040056690A (ko) | 2002-12-24 | 2002-12-24 | 인덱스 홈을 갖는 반도체 칩 패키지 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20040056690A true KR20040056690A (ko) | 2004-07-01 |
Family
ID=37349344
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020083231A KR20040056690A (ko) | 2002-12-24 | 2002-12-24 | 인덱스 홈을 갖는 반도체 칩 패키지 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20040056690A (ko) |
-
2002
- 2002-12-24 KR KR1020020083231A patent/KR20040056690A/ko not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7288837B2 (en) | Semiconductor device and its writing method | |
US20050212108A1 (en) | Semiconductor chip package | |
US7719845B1 (en) | Chamfered memory card module and method of making same | |
KR20130001705U (ko) | 센서 모듈 | |
JPS6114739A (ja) | 半導体装置 | |
KR20040056690A (ko) | 인덱스 홈을 갖는 반도체 칩 패키지 | |
KR101356591B1 (ko) | 변형된 패들을 구비한 쿼드 플랫 노 리드(qfn)집적 회로(ic)패키지 및 패키지 설계 방법 | |
JP2007048989A (ja) | 半導体装置及びそのマーキング方法 | |
KR20070081007A (ko) | 코팅층을 갖는 반도체 칩 패키지와 그 제조 방법 | |
JP2001127236A (ja) | Icパッケージ | |
JP3159950B2 (ja) | 半導体パッケージ実装用ソケット | |
JP2004265960A (ja) | 回路装置およびその製造方法 | |
US20040257230A1 (en) | Integrated circuit packages with marked product tracking information | |
KR900000826Y1 (ko) | 반도체 장치의 팩키지 | |
US20090021921A1 (en) | Memory card and its manufacturing method | |
KR20050079325A (ko) | 반도체 패키지 | |
JPH0753989Y2 (ja) | Icカード用モジュール | |
KR100342811B1 (ko) | 복수개의칩이내장된에어리어어레이범프드반도체패키지 | |
JPH0358453A (ja) | 樹脂封止型半導体集積回路装置 | |
KR100525091B1 (ko) | 반도체 패키지 | |
KR19980019661A (ko) | 홈이 형성된 인쇄회로기판을 이용한 COB(Chip On Board)패키지 | |
JPH1126895A (ja) | 面実装部品 | |
JP2503984Y2 (ja) | 混成集積回路 | |
KR940009603B1 (ko) | 반도체 패키지 및 그 제조방법 | |
JP4049499B2 (ja) | セグメント型表示素子およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |